JP2006121171A - Clock supplying device with frequency correction function - Google Patents
Clock supplying device with frequency correction function Download PDFInfo
- Publication number
- JP2006121171A JP2006121171A JP2004304122A JP2004304122A JP2006121171A JP 2006121171 A JP2006121171 A JP 2006121171A JP 2004304122 A JP2004304122 A JP 2004304122A JP 2004304122 A JP2004304122 A JP 2004304122A JP 2006121171 A JP2006121171 A JP 2006121171A
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- voltage value
- control voltage
- error information
- oscillation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、高精度の発振信号すなわちクロックが必要な通信装置で使用される周波数補正機能付きクロック供給装置に関する。 The present invention relates to a clock supply device with a frequency correction function used in a communication device that requires a highly accurate oscillation signal, that is, a clock.
従来より、高精度のクロックが必要な無線通信装置のクロック供給装置においては、具備する発振器の出力発振信号すなわち出力クロックを、網回線すなわちネットワークの上位装置から抽出された基準発振信号すなわち基準クロックに位相を同期させて使用する。そのため、周波数補正が可能なフェーズロックドループ（ＰＬＬ）が使用される。ＰＬＬは、基準クロックと、制御電圧値で発振周波数を補正できる電圧制御発振器（ＶＣＯ）と、その出力信号である従属クロックと基準クロックの位相誤差を検出する位相比較器と、検出された位相誤差情報に基づいて位相誤差を補正するための制御電圧値を算出し、その算出値をＶＣＯに設定する制御手段（ＣＰＵ）で構成される。ＶＣＯは制御電圧値で発振周波数を補正できるため、その制御電圧値を調整することで基準クロックとの位相差を補正できる。すなわち、ＶＣＯの位相が進んでいれば発振周波数を下げ、遅れていれば発振周波数を上げる。この補正により、最終的に基準クロックとＶＣＯの発振周波数誤差はある一定以内に収まる、すなわち同期状態となる。 Conventionally, in a clock supply device of a wireless communication device that requires a high-precision clock, an output oscillation signal of an oscillator provided, that is, an output clock is used as a reference oscillation signal that is extracted from a network line, that is, a host device of the network. Use with synchronized phases. Therefore, a phase locked loop (PLL) capable of frequency correction is used. The PLL includes a reference clock, a voltage-controlled oscillator (VCO) that can correct the oscillation frequency with a control voltage value, a phase comparator that detects a phase error between the output clock and a dependent clock, and a detected phase error. A control voltage value for correcting the phase error is calculated based on the information, and the control means (CPU) is configured to set the calculated value in the VCO. Since the VCO can correct the oscillation frequency with the control voltage value, the phase difference from the reference clock can be corrected by adjusting the control voltage value. That is, if the phase of the VCO is advanced, the oscillation frequency is decreased, and if it is delayed, the oscillation frequency is increased. By this correction, the oscillation frequency error between the reference clock and the VCO finally falls within a certain range, that is, is in a synchronized state.
なお、この位相誤差情報を補正する制御電圧値は、予め要求される同期状態までの収束時間やＶＣＯの感度、または同期状態の安定性等を考慮してコンピュータシミュレーションにより算出され、更に実測で調整して決定される。 The control voltage value for correcting this phase error information is calculated by computer simulation in consideration of the convergence time required until the synchronization state, the sensitivity of the VCO, the stability of the synchronization state, etc., and further adjusted by actual measurement. To be determined.
また、ＰＬＬはＶＣＯの電源立ち上がり時に、予め所定の発振周波数に対応する制御電圧値を調整して取得し、その値をメモリに記憶する構成をとる場合もある。この初期制御電圧値を立ち上がり時に設定することにより、従属クロックの位相と基準クロックの位相を高速に同期させることが可能となる。 In some cases, the PLL adjusts and acquires a control voltage value corresponding to a predetermined oscillation frequency in advance when the power supply of the VCO is turned on, and stores the value in a memory. By setting the initial control voltage value at the time of rising, the phase of the subordinate clock and the phase of the reference clock can be synchronized at high speed.
ところで、上記従来の方法において、ネットワークが切断された場合や、基準クロック抽出処理部の故障、またはノイズの混入による基準クロック信号のＳＮ比または精度の劣化などにより基準クロックの供給が断たれて同期が外れた時は、クロック供給装置が自立して従属クロックを使用して高精度の自走クロックを生成しなければならない。一般にこの自走クロックは、上記の初期制御電圧値が使用される。しかし、この固定された制御電圧値の精度では動作の継続は困難である。すなわち、自走クロックの発振周波数は制御電圧値を固定しても変動してしまう。この自走クロックの発振周波数が変動する主要因は、ＶＣＯの発振周波数の経年変化特性と温度特性である。しかし、高精度のクロックが必要とされる通信機器のクロック供給装置は恒温槽に内蔵されるため、温度特性は精度上での問題はない。 By the way, in the above-described conventional method, when the network is disconnected, the reference clock supply is cut off due to the failure of the reference clock extraction processing unit, or the deterioration of the SN ratio or accuracy of the reference clock signal due to the mixing of noise. When the clock is off, the clock supply device must be self-supporting to generate a high-accuracy free-running clock using the dependent clock. In general, the initial control voltage value is used for this free-running clock. However, it is difficult to continue the operation with the accuracy of the fixed control voltage value. That is, the oscillation frequency of the free-running clock fluctuates even if the control voltage value is fixed. The main factors that fluctuate the oscillation frequency of the free-running clock are aging characteristics and temperature characteristics of the oscillation frequency of the VCO. However, since a clock supply device for a communication device that requires a high-accuracy clock is built in the thermostatic chamber, the temperature characteristics have no problem in accuracy.
ただし、経年変化特性は時間に依存するため、長期間に渡り基準クロックの供給が断たれると、要求される性能を実現する上で必要な精度が維持できなくなるという課題が発生する。
上記課題に対する解決手段として、従来よりホールドオーバ機能付きクロック供給装置が提案されている（例えば特許文献１）。
この従来のホールドオーバ機能付きクロック供給装置は、基準クロックを複数個備えており、各々を切替えて使用する。その各々が使用されたときの基準クロックと従属クロックの位相を比較し、その比較結果に基づいて位相誤差情報の記憶とＶＣＯの制御電圧値の算出を行う。また、同時に最良の品質を持つ基準クロックを検出し、この最良の品質を持つ基準クロックを使用したときの位相情報を、全ての基準クロックが断たれたときの従属クロックの自走動作時の位相誤差情報として使用してＶＣＯの制御電圧値を算出する。この様に、最良の品質を持つ基準クロックを使用したときの位相誤差情報より電圧制御発振器の制御電圧値を算出して設定することで、基準クロックが断たれたときでも高精度の自走クロックを得ることが可能となる。
As a solution to the above problem, a clock supply device with a holdover function has been proposed (for example, Patent Document 1).
This conventional clock supply device with a holdover function includes a plurality of reference clocks, which are used by switching them. The phases of the reference clock and the subordinate clock when each of them is used are compared, and phase error information is stored and a control voltage value of the VCO is calculated based on the comparison result. At the same time, the reference clock with the best quality is detected, and the phase information when the reference clock with the best quality is used is the phase information during the free-running operation of the dependent clock when all the reference clocks are disconnected. The control voltage value of the VCO is calculated using the error information. In this way, by calculating and setting the control voltage value of the voltage controlled oscillator from the phase error information when using the reference clock with the best quality, a highly accurate free-running clock even when the reference clock is disconnected Can be obtained.
しかしながら、上記従来のホールドオーバ機能付きクロック供給装置は、ＶＣＯの発振周波数の経年変化特性に対する情報を考慮していないため、経年変化特性による精度誤差が補正できないという課題があった。すなわち、全ての基準クロックが断たれたとき、ＶＣＯの発振周波数の自走動作開始時までの経年変化特性による誤差は、最良の品質を持つ基準クロックを使用したときの位相誤差情報を参照することで解消される。しかし、ＶＣＯの発振周波数の経年変化特性は時刻と共に変化するため、自走動作開始以降は発振周波数の経年変化特性による位相誤差が発生する。つまり、従来のホールドオーバ機能付きクロック供給装置では、自走動作開始以降も自走動作開始時までの経年変化特性による誤差情報を解消するように制御されるため、自走動作開始前後の発振周波数の経年変化特性情報が一致しない限り、位相誤差が発生する。 However, since the conventional clock supply device with a holdover function does not take into consideration information on the aging characteristics of the oscillation frequency of the VCO, there is a problem that an accuracy error due to the aging characteristics cannot be corrected. That is, when all the reference clocks are cut off, refer to the phase error information when using the reference clock with the best quality for the error due to the aging characteristics until the start of free-running operation of the VCO oscillation frequency. It is solved with. However, since the secular change characteristic of the oscillation frequency of the VCO changes with time, a phase error due to the secular change characteristic of the oscillation frequency occurs after the start of the free-running operation. In other words, the conventional clock supply device with a holdover function is controlled so as to eliminate error information due to aging characteristics from the start of the free-running operation to the start of the free-running operation. As long as the aging characteristic information does not match, a phase error occurs.
次に図２を用いて従来のクロック供給装置の課題を説明する。図２（Ａ）はＶＣＯの発振周波数の経年変化特性を示す。横軸は時間、縦軸は周波数変動量である。動作開始時は予め指定された目標周波数に調整している。図２（Ａ）に示すとおり、ＶＣＯの発振周波数は時刻の経過と共に単調増加する。なお、単調減少する場合もある。この特性は個々のＶＣＯで異なるため、個別に補正値を求める必要がある。 Next, the problem of the conventional clock supply apparatus will be described with reference to FIG. FIG. 2A shows the aging characteristics of the oscillation frequency of the VCO. The horizontal axis is time, and the vertical axis is the amount of frequency fluctuation. At the start of operation, the target frequency is adjusted in advance. As shown in FIG. 2A, the oscillation frequency of the VCO monotonously increases with time. There may be a monotonous decrease. Since this characteristic is different for each VCO, it is necessary to obtain a correction value individually.
図２（Ｂ）は従来の制御電圧値固定方式のクロック供給装置を用いた場合のＶＣＯの従属クロック周波数の経年変化特性を示す。破線で示す基準クロックが断たれた時刻に、ＶＣＯの初期制御電圧値、すなわち予め所定の周波数に対応する制御電圧値が設定されるため、動作開始時から基準クロックが断たれた時刻までの周波数の経年変化特性分の誤差が発生する。以降、ＶＣＯの周波数の経年変化特性に従う位相誤差が発生する。 FIG. 2B shows the secular change characteristic of the dependent clock frequency of the VCO when the conventional control voltage value fixed type clock supply apparatus is used. Since the initial control voltage value of the VCO, that is, the control voltage value corresponding to a predetermined frequency is set in advance at the time when the reference clock indicated by the broken line is cut off, the frequency from the start of operation to the time when the reference clock is cut off An error corresponding to the secular change characteristic occurs. Thereafter, a phase error according to the aging characteristics of the VCO frequency occurs.
図２（Ｃ）は従来のホールドオーバ機能付きクロック供給装置を用いた場合のＶＣＯ従属クロック周波数の経年変化特性を示す。破線で示す基準クロックが断たれた時刻に、基準クロックと同期したＶＣＯの従属クロックの周波数に対応する制御電圧値が設定される。従って、経年変化特性による周波数誤差は発生しない。しかし、以降は基準クロックが断たれた時刻以前の経年変化特性を補正する様に制御されるため、周波数の経年変化特性による位相誤差が発生する。 FIG. 2C shows the aging characteristics of the VCO dependent clock frequency when a conventional clock supply device with a holdover function is used. At the time when the reference clock indicated by the broken line is cut, a control voltage value corresponding to the frequency of the dependent clock of the VCO synchronized with the reference clock is set. Therefore, a frequency error due to aging characteristics does not occur. However, thereafter, control is performed so as to correct the aging characteristics before the time when the reference clock is cut off, so that a phase error due to the aging characteristics of the frequency occurs.
本発明は、このような従来の課題を解決するためになされたものであり、基準クロックがネットワークの上位装置より抽出されている時の基準クロックとＶＣＯの従属クロックの位相誤差情報を記憶手段に記憶し、記憶された位相誤差情報よりＶＣＯのクロック周波数の経年変化特性の傾向を割り出すことで、計時手段で通知される将来の制御電圧値の設定時の経年変化特性情報を予測する。その予測された経年変化特性による位相誤差情報を補正するための制御電圧値を算出することで、基準クロックが断たれてもＶＣＯの経年変化特性を補正して高精度のクロックを実現する。その結果、図２（Ｄ）で示す特性が得られる優れた周波数補正機能付きクロック供給装置を提供することを目的とする。 The present invention has been made to solve such a conventional problem, and the phase error information of the reference clock and the dependent clock of the VCO when the reference clock is extracted from the host device of the network is stored in the storage means. The trend of the aging characteristics of the clock frequency of the VCO is calculated from the stored phase error information, and the aging characteristics information at the time of setting the future control voltage value notified by the time measuring means is predicted. By calculating the control voltage value for correcting the phase error information based on the predicted aging characteristics, the aging characteristics of the VCO are corrected even when the reference clock is cut off, thereby realizing a highly accurate clock. As a result, an object of the present invention is to provide an excellent clock supply device with a frequency correction function capable of obtaining the characteristics shown in FIG.
本発明は、上記従来の課題を解決するために、網回線から抽出される基準発振信号の有無または異常を検出する基準発振信号監視手段と、発振周波数を制御電圧値で調整可能な電圧制御発振器と、電圧制御発振器より出力される発振信号と基準発振信号の位相比較を行ってその位相誤差情報を検出する位相比較手段と、電圧制御発振器の制御電圧値を設定する制御手段と、時刻を計時して変更可能な特定の周期を検出する計時手段と、電圧制御発振器の発振信号の周波数の経年変化特性による位相誤差情報に基づいてその位相誤差を補正するための制御電圧値を記憶する記憶手段と、で構成され、基準発振信号監視手段が基準発振信号の異常または消失を検出しない時は、制御手段は位相比較手段より通知される位相誤差情報に基づいて、その位相誤差を補正するように電圧制御発振器の制御電圧値を設定し、基準発振信号監視手段が基準発振信号の異常または消失を検出した時は、制御手段は計時手段より通知される特定の周期で、記憶手段に記憶された制御電圧値を電圧制御発振器に設定することを特徴とする構成を採る。 In order to solve the above-mentioned conventional problems, the present invention provides a reference oscillation signal monitoring means for detecting the presence or absence or abnormality of a reference oscillation signal extracted from a network line, and a voltage controlled oscillator capable of adjusting the oscillation frequency with a control voltage value Phase comparison means for comparing the phase of the oscillation signal output from the voltage controlled oscillator and the reference oscillation signal to detect phase error information, control means for setting the control voltage value of the voltage controlled oscillator, and time measurement And a storage means for storing a control voltage value for correcting the phase error based on the phase error information based on the aging characteristics of the frequency of the oscillation signal of the voltage controlled oscillator. And when the reference oscillation signal monitoring means does not detect an abnormality or disappearance of the reference oscillation signal, the control means is based on the phase error information notified from the phase comparison means. When the control voltage value of the voltage controlled oscillator is set so as to correct the phase error, and when the reference oscillation signal monitoring means detects an abnormality or disappearance of the reference oscillation signal, the control means is in a specific cycle notified by the time measuring means. The control voltage value stored in the storage means is set in the voltage controlled oscillator.
また、記憶手段は位相誤差を補正するための制御電圧値を記憶するだけでなく、電圧制御発振器の発振信号の周波数が規定の基準周波数となるように予め設定した初期制御電圧値を記憶し、基準発振信号監視手段が基準発振信号の異常または消失を検出しない時に、電圧制御発振器の発振信号の制御電圧値と初期制御電圧値または位相誤差を補正するための制御電圧値との誤差が一定値以上であるとき、電圧制御発振器の発振信号の制御電圧値を初期制御電圧値とする構成を採る。 Further, the storage means not only stores the control voltage value for correcting the phase error, but also stores an initial control voltage value set in advance so that the frequency of the oscillation signal of the voltage controlled oscillator becomes a specified reference frequency, When the reference oscillation signal monitoring means does not detect abnormality or disappearance of the reference oscillation signal, the error between the control voltage value of the oscillation signal of the voltage controlled oscillator and the initial control voltage value or the control voltage value for correcting the phase error is a constant value. When the above is true, the control voltage value of the oscillation signal of the voltage controlled oscillator is used as the initial control voltage value.
また、制御手段は、記憶手段に電圧制御発振器の発振信号の周波数の経年変化特性による位相誤差情報を記憶し、基準発振信号監視手段が基準発振信号の異常または消失を検出した時は、計時手段より制御電圧値を設定する周期を通知されると、記憶した位相誤差情報に基づいてその位相誤差を補正するための制御電圧値を算出し、その制御電圧値を電圧制御発振器に設定することを特徴とする構成を採る。 Further, the control means stores in the storage means the phase error information based on the aging characteristics of the frequency of the oscillation signal of the voltage controlled oscillator, and when the reference oscillation signal monitoring means detects an abnormality or disappearance of the reference oscillation signal, the timing means When notified of the cycle for setting the control voltage value, the control voltage value for correcting the phase error is calculated based on the stored phase error information, and the control voltage value is set in the voltage controlled oscillator. Uses a characteristic configuration.
また、制御手段は、基準発振信号監視手段が基準発振信号の異常または消失を検出しない時の位相比較手段より通知される位相誤差情報を、計時手段で通知される周期で抽出して記憶手段に記憶し、記憶された位相誤差情報より経年変化特性による位相誤差情報の傾向を割り出すことで、計時手段で通知される将来の制御電圧値を設定する周期に対応する経年変化特性による位相誤差情報を予測し、その予測された経年変化特性による位相誤差情報を補正するための制御電圧値を算出して記憶し、計時手段より制御電圧値を設定する周期を通知されると、対応する制御電圧値を電圧制御発振器に設定することを特徴とする構成を採る。 Further, the control means extracts the phase error information notified from the phase comparison means when the reference oscillation signal monitoring means does not detect an abnormality or disappearance of the reference oscillation signal, and extracts the phase error information in the period notified by the time measuring means to the storage means. The phase error information by the aging characteristics corresponding to the period for setting the future control voltage value notified by the time measuring means is calculated by storing and determining the tendency of the phase error information by the aging characteristics from the stored phase error information. When the control voltage value for predicting and correcting the phase error information due to the predicted aging characteristic is calculated and stored, and the period for setting the control voltage value is notified from the time measuring means, the corresponding control voltage value Is set as a voltage controlled oscillator.
また、記憶手段に記憶される位相比較手段より通知される位相誤差情報は、位相比較手段より通知された位相誤差情報を平均化した位相誤差情報であることを特徴とする構成を採る。 The phase error information notified from the phase comparison means stored in the storage means is phase error information obtained by averaging the phase error information notified from the phase comparison means.
以上の構成で、基準クロックがネットワークの上位装置より抽出されている時の基準クロックとＶＣＯの従属クロックとの位相誤差情報を記憶手段に記憶し、記憶された位相誤差情報よりＶＣＯのクロック周波数の経年変化特性による位相誤差情報の傾向を割り出す。また、位相誤差情報を移動平均処理や積分演算処理を行って平均化して記憶すると、ノイズを除去できるので誤差情報の精度を向上させることが出来る。そして、ＶＣＯのクロック周波数の経年変化特性による位相誤差を補正するための制御電圧値を設定する周期を計時手段に設定する。割り出された経年変化特性の傾向と制御電圧値の設定周期より将来の制御電圧値の設定時の経年変化特性情報を予測し、その予測された経年変化特性による位相誤差情報を補正するための制御電圧値を算出して制御手段がＶＣＯに設定することで、基準クロックが断たれてもＶＣＯの経年変化特性による位相誤差情報を補正して高精度のクロックを実現する事が可能となる。 With the above configuration, the phase error information between the reference clock and the VCO dependent clock when the reference clock is extracted from the host device of the network is stored in the storage means, and the clock frequency of the VCO is calculated from the stored phase error information. Determine trends in phase error information due to aging characteristics. Further, if the phase error information is averaged and stored by performing a moving average process or an integral calculation process, noise can be removed, so that the accuracy of the error information can be improved. Then, the period for setting the control voltage value for correcting the phase error due to the aging characteristics of the clock frequency of the VCO is set in the time measuring means. Predicts aging characteristics information when setting future control voltage values from the determined trend of aging characteristics and control voltage value setting cycle, and corrects phase error information due to the predicted aging characteristics By calculating the control voltage value and setting the control means to the VCO, even if the reference clock is cut off, it is possible to correct the phase error information due to the aging characteristics of the VCO and realize a highly accurate clock.
本発明の周波数補正機能付きクロック供給装置によれば、基準クロックが断たれても、ＶＣＯの発振周波数の経年変化特性による位相誤差情報を予測して補正することが可能となる。従って、長期に渡るＶＣＯ自走動作が必要な場合においても、位相誤差を自動的に補正出来るためメンテナンスフリーを実現できる。 According to the clock supply device with a frequency correction function of the present invention, even if the reference clock is cut off, it is possible to predict and correct the phase error information due to the aging characteristics of the oscillation frequency of the VCO. Accordingly, even when a VCO self-running operation for a long period of time is required, the phase error can be automatically corrected, so that maintenance-free operation can be realized.
以下、本発明の実施するための最良の形態について図面を参照しながら説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
（実施の形態１）
図１から図３を用いて本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置の構成と動作について説明する。
(Embodiment 1)
The configuration and operation of the clock supply device with a frequency correction function according to the first embodiment of the present invention will be described with reference to FIGS.
図１に、本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置の全体構成を示す。図１において、１０１はネットワーク上の上位装置より抽出される基準発振信号すなわち基準クロックを監視してその有無および異常検出を行う基準クロック監視手段、１０４は本発明の周波数補正機能付きクロック供給装置が出力するクロック源となるＶＣＯ、１０３はＶＣＯ１０４の出力クロックを分周する分周器１０３、１０２は分周器１０３の分周されたＶＣＯ１０４の出力クロックと基準クロックとの位相誤差を検出する位相比較器、１０５はＶＣＯ１０４の制御電圧値をディジタル信号からアナログ信号に変換するＤＡ変換器、１０８はＶＣＯ１０４の初期動作時にＤＡ変換器１０５に設定するために、予めＶＣＯ１０４の出力クロックが特定の周波数となるように調整されたＶＣＯ１０４の初期制御電圧値を保持する初期自走ＤＡ設定メモリ、１０９は基準クロックが断たれたときにＶＣＯ１０４が出力するクロックの自走周波数の精度を維持するためにＤＡ変換器１０５に定期的に設定されるＶＣＯ１０４の制御電圧値を保持する自走ＤＡ設定メモリ、１１０は位相比較器１０２から出力される位相誤差情報を取得する周期と自走ＤＡ設定メモリ１０９に記憶された制御電圧値をＤＡ変換器１０５に設定する周期を通知する計時手段、１０６は本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置全体の制御、および位相誤差情報より自走ＤＡ設定メモリ１０９に記憶される制御電圧値を算出して自走ＤＡ設定メモリ１０９に記憶し、更にＶＣＯ１０４の自走動作時に計時手段１１０より通知される周期でＤＡ変換器１０５に算出した制御電圧値を設定するＣＰＵ、１０７はＣＰＵ１０６が演算処理や制御処理で使用するためのＷORK用メモリである。 FIG. 1 shows the overall configuration of a clock supply device with a frequency correction function according to the first embodiment of the present invention. In FIG. 1, reference numeral 101 is a reference clock monitoring means for monitoring a reference oscillation signal, that is, a reference clock extracted from a host device on the network and detecting the presence / absence and abnormality, and 104 is a clock supply apparatus with a frequency correction function of the present invention. A VCO serving as a clock source to output, 103 is a frequency divider 103 that divides the output clock of the VCO 104, and 102 is a phase comparison that detects a phase error between the output clock of the frequency-divided VCO 104 and the reference clock. , 105 is a DA converter that converts the control voltage value of the VCO 104 from a digital signal to an analog signal, and 108 is set to the DA converter 105 during the initial operation of the VCO 104, so that the output clock of the VCO 104 has a specific frequency in advance. Initial self-running that maintains the initial control voltage value of the VCO 104 adjusted to The A setting memory 109 is a self-holding unit for holding the control voltage value of the VCO 104 periodically set in the DA converter 105 in order to maintain the accuracy of the free-running frequency of the clock output from the VCO 104 when the reference clock is cut off. The running DA setting memory 110 is a time measuring means for notifying the period for acquiring the phase error information output from the phase comparator 102 and the period for setting the control voltage value stored in the free running DA setting memory 109 in the DA converter 105. , 106 calculates the control voltage value stored in the free-running DA setting memory 109 from the control of the entire clock supply device with frequency correction function according to the first embodiment of the present invention and the phase error information, and free-running DA Control voltage stored in the setting memory 109 and calculated to the DA converter 105 at a period notified from the time measuring means 110 during the self-running operation of the VCO 104 Setting the CPU, 107 is a WORK memory for CPU106 is used in arithmetic processes and control processes.
以上のように構成された本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置の動作を詳細に説明する。本発明の周波数補正機能付きクロック供給装置が動作を開始すると、まず、ＶＣＯ１０４の出力クロックを特定の周波数に合わせこむために、ＣＰＵ１０６は初期自走ＤＡ設定メモリに記憶された初期制御電圧値をＤＡ変換器１０５に設定する。そしてＶＣＯ１０４は設定された制御電圧値に対応する周波数でクロックを出力する。以下、基準クロック監視手段１０１でネットワーク上の上位装置より抽出される基準クロックが検出されている状態（従属モード）と、検出されない状態（自走モード）について順に説明する。 The operation of the clock supply apparatus with a frequency correction function according to the first embodiment of the present invention configured as described above will be described in detail. When the clock supply device with a frequency correction function of the present invention starts operation, first, in order to adjust the output clock of the VCO 104 to a specific frequency, the CPU 106 DA converts the initial control voltage value stored in the initial free-running DA setting memory. Set to the device 105. The VCO 104 outputs a clock at a frequency corresponding to the set control voltage value. Hereinafter, a state where the reference clock extracted from the host device on the network is detected by the reference clock monitoring unit 101 (subordinate mode) and a state where the reference clock is not detected (self-running mode) will be described in order.
まず、従属モードでは、本発明の周波数補正機能付きクロック供給装置はＰＬＬとして動作する。すなわち、ＶＣＯ１０４の出力クロックは、分周器１０３で分周されたのち、位相比較器１０２で基準クロックと位相比較されて基準クロックと同期する様にクロック周波数を調整される従属クロックとして動作する。まず、計時手段１１０で通知される周期で位相比較器１０２で従属クロックと基準クロックとの位相誤差情報が抽出され、その位相誤差情報を補正する制御電圧値が算出されてＤＡ変換器１０５に設定される。そしてＶＣＯ１０４の出力クロック周波数が調整されることで基準クロックと従属クロックとの位相誤差が解消される。つまり、位相誤差情報は周波数誤差を一定時間積分することで得られるので、一定周期で抽出された位相誤差情報、すなわち位相誤差の微分情報より周波数誤差情報が得られる。この位相誤差情報に対応する周波数誤差情報を補正する制御電圧値をＤＡ変換器１０５に設定して周波数誤差を補正する。周波数誤差情報が解消されると、次は抽出される位相誤差情報を補正する制御電圧値をＤＡ変換器１０５に設定することで位相誤差が解消されて、基準クロックと従属クロックが同期する。 First, in the subordinate mode, the clock supply device with a frequency correction function of the present invention operates as a PLL. That is, the output clock of the VCO 104 is frequency-divided by the frequency divider 103 and then operated as a subordinate clock whose phase is compared with the reference clock by the phase comparator 102 and the clock frequency is adjusted to synchronize with the reference clock. First, the phase error information of the dependent clock and the reference clock is extracted by the phase comparator 102 at the period notified by the time measuring means 110, and the control voltage value for correcting the phase error information is calculated and set in the DA converter 105. Is done. Then, the phase error between the reference clock and the subordinate clock is eliminated by adjusting the output clock frequency of the VCO 104. That is, since the phase error information is obtained by integrating the frequency error for a fixed time, the frequency error information can be obtained from the phase error information extracted at a fixed period, that is, differential information of the phase error. A control voltage value for correcting the frequency error information corresponding to the phase error information is set in the DA converter 105 to correct the frequency error. When the frequency error information is eliminated, the phase error is eliminated by setting a control voltage value for correcting the extracted phase error information in the DA converter 105, and the reference clock and the subordinate clock are synchronized.
また、この従属モードでは、ＣＰＵ１０６は長周期に渡り位相誤差情報をＷORK用メモリ１０７に記憶し、ＶＣＯ１０４のクロック周波数の経年変化特性の傾向を割り出す。そして自走モード動作時に使用するため、計時手段１１０で通知される周期でＤＡ変換器１０５に設定する制御電圧値を算出し自走ＤＡ設定メモリ１０９に記憶する。なお、本実施例では、位相誤差情報を補正する制御電圧値を算出する演算手段の実現は一般に困難であるので、予め位相誤差情報に対する制御電圧値を算出し、その算出結果をＷORK用メモリ１０７上の不揮発性メモリに記憶する方法で実現している。ＣＰＵ１０６は位相誤差情報よりＶＣＯ１０４の制御電圧値を算出するときは、この不揮発性メモリに記憶された算出結果の情報を参照する。 In this subordinate mode, the CPU 106 stores phase error information in the WORK memory 107 over a long period, and determines the tendency of the aging characteristics of the clock frequency of the VCO 104. Then, the control voltage value set in the DA converter 105 is calculated and stored in the free-running DA setting memory 109 at the period notified by the time measuring means 110 for use during the free-running mode operation. In this embodiment, since it is generally difficult to realize a calculation means for calculating the control voltage value for correcting the phase error information, the control voltage value for the phase error information is calculated in advance, and the calculation result is stored in the WORK memory 107. This is realized by the method of storing in the above nonvolatile memory. When the CPU 106 calculates the control voltage value of the VCO 104 from the phase error information, the CPU 106 refers to the calculation result information stored in the nonvolatile memory.
次に図３（Ａ）を用いてＣＰＵ１０６が自走ＤＡ設定メモリ１０９に記憶する制御電圧値を算出する方法を説明する。ＣＰＵ１０６はＷORK用メモリ１０７に記憶した位相誤差情報を使用してＶＣＯ１０４のクロック周波数の経年変化特性に対応する位相誤差情報の傾向を近似する関数（スプライン関数Ｆ（Ｘ））を算出する。本実施例では、この関数を３次スプライン補間法を用いて算出する。３次スプライン補間法については、例えば非特許文献１に詳しく開示されている。 Next, a method for calculating the control voltage value stored in the free-running DA setting memory 109 by the CPU 106 will be described with reference to FIG. The CPU 106 uses the phase error information stored in the WORK memory 107 to calculate a function (spline function F (X)) that approximates the tendency of the phase error information corresponding to the aging characteristics of the clock frequency of the VCO 104. In this embodiment, this function is calculated using a cubic spline interpolation method. The cubic spline interpolation method is disclosed in detail in Non-Patent Document 1, for example.
図３（Ａ）において、Ｐ１、Ｐ２、Ｐ３は、それぞれ計時手段１１０より通知される周期のＡｉ、Ａｊ、Ａｋでサンプリングされた位相誤差情報である。最新の位相誤差情報はＰ３である。以降、Ｂ０からＢＮ＋１は計時手段１０より通知される将来のサンプリング周期、Ｐ３からＰＮ＋１は各サンプリング周期Ｂ０からＢＮ＋１に対応してサンプリングされる位相誤差情報である。ＣＰＵ６は位相誤差情報Ｐ１、Ｐ２、Ｐ３を使用して区間ＡｊからＡｋにおけるスプライン関数Ｆｊ（Ｘ）を算出する。算出されたスプライン関数Ｆｊ（Ｘ）より区間Ｂ０からＢＮの位相誤差情報（それぞれＰ４からＰＮ）を算出し、補正する制御電圧値をＷORK用メモリ１０７上の不揮発性メモリより読み出す。そして自走ＤＡメモリ１０９に記憶する制御電圧値を更新する。計時手段１１０より次の周期が通知されると、最新の位相誤差情報はＰ４となるため、ＣＰＵ１０６は位相誤差情報Ｐ２、Ｐ３、Ｐ４を使用して区間ＡｋからＢ０におけるスプライン関数Ｆｋ（Ｘ）を算出する。以下同様に区間Ｂ１からＢＮ＋１の位相誤差情報（それぞれＰ５からＰＮ＋１）を算出し、自走ＤＡメモリ１０９に記憶する制御電圧値を更新する。 In FIG. 3A, P1, P2, and P3 are phase error information sampled at periods Ai, Aj, and Ak notified from the time measuring unit 110, respectively. The latest phase error information is P3. Hereinafter, B0 to BN + 1 are future sampling periods notified from the time measuring means 10, and P3 to PN + 1 are phase error information sampled corresponding to each sampling period B0 to BN + 1. The CPU 6 calculates the spline function Fj (X) in the sections Aj to Ak using the phase error information P1, P2, and P3. From the calculated spline function Fj (X), phase error information (P4 to PN, respectively) of the sections B0 to BN is calculated, and the control voltage value to be corrected is read from the nonvolatile memory on the WORK memory 107. Then, the control voltage value stored in the free-running DA memory 109 is updated. When the next period is notified from the time measuring means 110, the latest phase error information becomes P4. Therefore, the CPU 106 uses the phase error information P2, P3, and P4 to calculate the spline function Fk (X) from the section Ak to B0. calculate. Thereafter, similarly, phase error information (P5 to PN + 1, respectively) for the sections B1 to BN + 1 is calculated, and the control voltage value stored in the free-running DA memory 109 is updated.
なお、本方法においては、ＶＣＯ１０６のクロック周波数の経年変化特性による位相誤差情報の傾向を正確に割り出すために、高精度の位相誤差情報が必要となる。位相比較器１０２より出力される位相誤差情報は雑音等により変動してしまうため、高精度の位相誤差情報を取得する必要がある場合はＣＰＵ１０６で平均化処理を行う。平均化処理を行う場合のＣＰＵ１０６の位相誤差情報を取得する処理を図３（B）を用いて説明する。ＣＰＵ１０６は計時手段１１０の周期を制御し、図３（B）に示す様にＴ１とＴ２の２種類の周期を切り替える。Ｔ１は計時手段１１０の周期、そしてＴ２はＤＡ変換回路１０５に設定する電圧値を算出するために必要な位相誤差情報の平均化処理を行うために必要な位相誤差情報のサンプリング周期である。ＣＰＵ１０６は計時手段１１０の周期Ｔ１とＴ２を切替えることで、平均化回数を位相誤差情報の取得周期毎に設定することが可能となる。例えば、図２（Ａ）に示す様にＶＣＯ１０４の動作開始時は、周波数の経年変化特性の単位時間に対する変化量が大きいため平均化回数を減らし、十分に時間が経過すると平均化回数を増やすことで位相誤差情報の精度が向上する。 In this method, high-accuracy phase error information is required to accurately determine the tendency of the phase error information due to the aging characteristics of the clock frequency of the VCO 106. Since the phase error information output from the phase comparator 102 fluctuates due to noise or the like, the CPU 106 performs an averaging process when it is necessary to acquire highly accurate phase error information. A process of acquiring phase error information of the CPU 106 when performing the averaging process will be described with reference to FIG. The CPU 106 controls the cycle of the time measuring means 110 and switches between two types of cycles, T1 and T2, as shown in FIG. T1 is a period of the time measuring means 110, and T2 is a sampling period of the phase error information necessary for averaging the phase error information necessary for calculating the voltage value set in the DA conversion circuit 105. The CPU 106 can set the number of times of averaging for each acquisition period of the phase error information by switching between the periods T1 and T2 of the time measuring means 110. For example, as shown in FIG. 2 (A), when the operation of the VCO 104 is started, the amount of change with respect to the unit time of the frequency aging characteristic is large, so the number of averaging is reduced, and the number of averaging is increased when sufficient time has passed. This improves the accuracy of the phase error information.
ところで、従属モードにおいてもノイズ等により同期状態が外れてしまう場合が発生する。これは従属クロックと基準クロックとの位相誤差情報が予め設定しておいたしきい値以上となる状態をＣＰＵ１０６で検出することで検知できる。この場合、予め予測位相誤差が算出できていれば次に説明する自走モードと同じ動作となり、算出できていなければ、ＣＰＵ１０６が初期自走ＤＡ設定メモリ１０９に記憶された初期制御電圧値をＤＡ変換器１０５に設定する。 By the way, even in the subordinate mode, the synchronization state may be lost due to noise or the like. This can be detected by the CPU 106 detecting a state in which the phase error information between the dependent clock and the reference clock is equal to or greater than a preset threshold value. In this case, if the predicted phase error can be calculated in advance, the operation is the same as the self-running mode described below. If not, the CPU 106 can set the initial control voltage value stored in the initial free-running DA setting memory 109 to DA Set in the converter 105.
次に自走モードの動作を説明する。自走モードでは自走ＤＡ設定メモリ１０９に記憶された制御電圧値を使用してＶＣＯ１０４のクロック周波数の経年変化特性による位相誤差を補正する。その結果、長期に渡るＶＣＯ１０４の自走動作が必要な場合においても、位相誤差を自動的に補正出来るため高精度の自走クロックを実現する事が可能となる。ＣＰＵ１０６は基準クロック監視手段１０１より基準クロックが断たれたことを通知されると、位相比較器１０２の動作を停止する。従って、次に基準クロック監視手段１０１が基準クロックを検出するまで位相比較器１０２の位相誤差情報は使用されない。代わりに自走ＤＡ設定メモリ１０９に記憶された制御電圧値を用いてＶＣＯ１０４の自走周波数が制御される。 Next, the operation in the free-running mode will be described. In the free-running mode, the control voltage value stored in the free-running DA setting memory 109 is used to correct the phase error due to the aging characteristics of the clock frequency of the VCO 104. As a result, even when the self-running operation of the VCO 104 is required for a long time, the phase error can be automatically corrected, so that a highly accurate free-running clock can be realized. When the CPU 106 is notified by the reference clock monitoring means 101 that the reference clock has been cut off, the CPU 106 stops the operation of the phase comparator 102. Therefore, the phase error information of the phase comparator 102 is not used until the reference clock monitoring unit 101 detects the reference clock next time. Instead, the free-running frequency of the VCO 104 is controlled using the control voltage value stored in the free-running DA setting memory 109.
次に図３（Ａ）を用いて、ＣＰＵ１０６が自走ＤＡ設定メモリ１０９に記憶された制御電圧値を使用してＶＣＯ１０４のクロック周波数の経年変化特性による位相誤差を補正する方法を説明する。本例では、図３（Ａ）の周期Ａｋの直後に基準クロックが断たれた場合を想定する。計時手段１１０よりＤＡ変換器５に制御電圧値を設定する周期（本例では図３（Ａ）のＢ０）を通知されると、ＣＰＵ１０６はその周期に相当する位相誤差情報（本例では図３のＰ４）に対する制御電圧値を自走ＤＡ設定メモリ１０９より読み出し、ＤＡ変換器１０５に設定する。そして次に読み出す周期（本例では図３（Ａ）のＢ１）とその周期に相当する位相誤差情報（本例では図３（Ａ）のＰ５）に対する制御電圧値を決める。次の設定周期（Ｂ１）が通知されると自走ＤＡ設定メモリ１０９より所定の制御電圧値を読み出し、その値をＤＡ変換器１０５に設定する。この様に、予め算出された制御電圧値によりＶＣＯ１０４の自走周波数が補正されるので、自走モードでも高精度の自走周波数でＶＣＯ１０４を動作させることが可能となる。 Next, a method in which the CPU 106 corrects the phase error due to the aging characteristics of the clock frequency of the VCO 104 using the control voltage value stored in the free-running DA setting memory 109 will be described with reference to FIG. In this example, it is assumed that the reference clock is cut off immediately after the period Ak in FIG. When the clock means 110 notifies the DA converter 5 of the cycle for setting the control voltage value (B0 in FIG. 3A in this example), the CPU 106 receives the phase error information corresponding to that cycle (in this example, FIG. 3). The control voltage value for P4) is read from the free-running DA setting memory 109 and set in the DA converter 105. Then, a control voltage value is determined for the next read cycle (B1 in FIG. 3A in this example) and the phase error information corresponding to the cycle (P5 in FIG. 3A in this example). When the next set cycle (B 1) is notified, a predetermined control voltage value is read from the free-running DA setting memory 109 and the value is set in the DA converter 105. In this way, since the free-running frequency of the VCO 104 is corrected by the control voltage value calculated in advance, the VCO 104 can be operated at a highly accurate free-running frequency even in the free-running mode.
なお、本実施例ではクロック周波数の経年変化特性の傾向を正確に割り出すために、従属モード時の基準クロックと従属クロックとの位相誤差情報を検出し、その位相誤差情報より３次スプライン関数を算出して使用する方法を採用したが、他のスプライン関数を使用する方法でも実現可能である。 In this embodiment, in order to accurately determine the tendency of the aging characteristics of the clock frequency, phase error information between the reference clock and the dependent clock in the dependent mode is detected, and a cubic spline function is calculated from the phase error information. However, it can be realized by using other spline functions.
また、本実施例では位相誤差情報を補正する制御電圧値を自走ＤＡ設定メモリ１０９に記憶する構成としたが、制御電圧値の代わりに位相誤差情報を自走ＤＡ設定メモリ１０９に記憶し、ＣＰＵ１０６がＤＡ変換器１０５に制御電圧値を設定するときに、自走ＤＡ設定メモリ１０９より位相誤差情報を読み出し、対応する制御電圧値を算出して自走ＤＡ設定メモリ１０９に設定する構成でも実現可能である。 In this embodiment, the control voltage value for correcting the phase error information is stored in the free-running DA setting memory 109. However, instead of the control voltage value, the phase error information is stored in the free-running DA setting memory 109. Also realized when the CPU 106 sets the control voltage value in the DA converter 105 by reading the phase error information from the free-running DA setting memory 109 and calculating the corresponding control voltage value and setting it in the free-running DA setting memory 109 Is possible.
また、本実施例では、ＷＯＲＫ用メモリ１０７、初期自走ＤＡ設定メモリ１０８、自走ＤＡ設定メモリ１０９の３つのメモリを使用したが、これらを１つにまとめて、例えばＷＯＲＫ用メモリ１０７だけを使用する構成とし、上記各メモリに記憶する情報をＷＯＲＫ用メモリ１０７のメモリマップ上で指定する方法としても実現可能である。 Further, in this embodiment, three memories, ie, the WORK memory 107, the initial free-running DA setting memory 108, and the free-running DA setting memory 109 are used. It can be realized as a configuration in which the information stored in each memory is specified on the memory map of the WORK memory 107.
以上のように、本実施の形態により、基準クロックが断たれても、ＶＣＯ１０４の発振周波数の経年変化特性による位相誤差を予測して補正することが可能となる。従って、長期に渡るＶＣＯ１０４の自走動作が必要な場合においても、位相誤差を自動的に補正することが出来る。 As described above, according to this embodiment, it is possible to predict and correct the phase error due to the aging characteristics of the oscillation frequency of the VCO 104 even if the reference clock is cut off. Therefore, even when the self-running operation of the VCO 104 is required for a long time, the phase error can be automatically corrected.
本発明にかかる周波数補正機能付きクロック供給装置は、ネットワーク上の上位装置より供給される基準クロックが断たれても、ＶＣＯの発振周波数の経年変化特性による位相誤差を予測して補正することで、長期に渡るＶＣＯの自走動作が必要な場合においても、位相誤差を自動的に補正出来ることが出来る。 The clock supply device with a frequency correction function according to the present invention predicts and corrects the phase error due to the aging characteristics of the oscillation frequency of the VCO even when the reference clock supplied from the host device on the network is cut off, Even when the VCO needs to run for a long time, the phase error can be automatically corrected.
以上の様に、基準クロックが断たれても高精度なＶＣＯの自走クロックが生成できるため、携帯電話の基地局や通信回線の交換局などに搭載され、ネットワーク上の上位装置より供給される基準クロックが断たれた時も高精度のクロックが必要とされる周波数補正機能付きクロック供給装置として有用である。 As described above, since a highly accurate VCO free-running clock can be generated even if the reference clock is cut off, it is mounted on a cellular phone base station, a communication line switching station, etc., and supplied from a host device on the network. This is useful as a clock supply device with a frequency correction function that requires a highly accurate clock even when the reference clock is cut off.
１０１ 基準クロック監視手段
１０２ 位相比較器
１０３ 分周器
１０４ ＶＣＯ
１０５ ＤＡ変換器
１０６ ＣＰＵ
１０７ ＷＯＲＫ用メモリ
１０８ 初期自走ＤＡ設定メモリ
１０９ 自走ＤＡ設定メモリ
１１０ 計時手段
101 Reference clock monitoring means 102 Phase comparator 103 Divider 104 VCO
105 DA converter 106 CPU
107 memory for WORK 108 initial free running DA setting memory 109 free running DA setting memory 110 clocking means
Claims (5)
発振周波数を制御電圧値で調整可能な電圧制御発振器と、
前記電圧制御発振器より出力される発振信号と前記基準発振信号の位相比較を行ってその位相誤差情報を検出する位相比較手段と、
前記電圧制御発振器の制御電圧値を設定する制御手段と、
時刻を計時して変更可能な特定の周期を検出する計時手段と、
前記電圧制御発振器の発振信号の周波数の経年変化特性による位相誤差情報に基づいてその位相誤差を補正するための制御電圧値を記憶する記憶手段と、で構成され、
前記基準発振信号監視手段が前記基準発振信号の異常または消失を検出しない時は、前記制御手段は前記位相比較手段より通知される位相誤差情報に基づいて、その位相誤差を補正するように前記電圧制御発振器の制御電圧値を設定し、
前記基準発振信号監視手段が前記基準発振信号の異常または消失を検出した時は、前記制御手段は前記計時手段より通知される特定の周期で、前記記憶手段に記憶された制御電圧値を前記電圧制御発振器に設定することを特徴とする周波数補正機能付きクロック供給装置。 A reference oscillation signal monitoring means for detecting the presence or absence of a reference oscillation signal extracted from a network line; and
A voltage-controlled oscillator whose oscillation frequency can be adjusted by the control voltage value;
Phase comparison means for performing phase comparison between the oscillation signal output from the voltage controlled oscillator and the reference oscillation signal and detecting phase error information thereof;
Control means for setting a control voltage value of the voltage controlled oscillator;
A time measuring means for detecting a specific cycle that can be changed by measuring the time;
Storage means for storing a control voltage value for correcting the phase error based on the phase error information based on the aging characteristics of the frequency of the oscillation signal of the voltage controlled oscillator,
When the reference oscillation signal monitoring unit does not detect abnormality or disappearance of the reference oscillation signal, the control unit corrects the phase error based on the phase error information notified from the phase comparison unit. Set the control voltage value of the controlled oscillator,
When the reference oscillation signal monitoring unit detects an abnormality or disappearance of the reference oscillation signal, the control unit sets the control voltage value stored in the storage unit to the voltage at a specific period notified from the time measuring unit. A clock supply device with a frequency correction function, wherein the clock supply device is set to a controlled oscillator.
前記基準発振信号監視手段が前記基準発振信号の異常または消失を検出しない時に、
前記電圧制御発振器の発振信号の制御電圧値と前記初期制御電圧値または前記位相誤差を補正するための前記制御電圧値との誤差が一定値以上であるとき、
前記電圧制御発振器の発振信号の制御電圧値を前記初期制御電圧値とする請求項１記載の周波数補正機能付きクロック供給装置。 The storage means not only stores the control voltage value for correcting the phase error, but also stores an initial control voltage value set in advance so that the frequency of the oscillation signal of the voltage controlled oscillator becomes a specified reference frequency. And
When the reference oscillation signal monitoring means does not detect abnormality or disappearance of the reference oscillation signal,
When the error between the control voltage value of the oscillation signal of the voltage controlled oscillator and the initial control voltage value or the control voltage value for correcting the phase error is a certain value or more,
2. The clock supply device with a frequency correction function according to claim 1, wherein a control voltage value of an oscillation signal of the voltage controlled oscillator is the initial control voltage value.
前記計時手段より前記制御電圧値を設定する周期を通知されると、記憶した前記位相誤差情報に基づいてその位相誤差を補正するための制御電圧値を算出し、その制御電圧値を前記電圧制御発振器に設定することを特徴とする請求項２記載の周波数補正機能付きクロック供給装置。 The control means stores in the storage means phase error information due to the aging characteristics of the frequency of the oscillation signal of the voltage controlled oscillator, and when the reference oscillation signal monitoring means detects an abnormality or disappearance of the reference oscillation signal. ,
When the period for setting the control voltage value is notified by the time measuring means, a control voltage value for correcting the phase error is calculated based on the stored phase error information, and the control voltage value is calculated by the voltage control. 3. The clock supply device with a frequency correction function according to claim 2, wherein the clock supply device is set to an oscillator.
記憶された前記位相誤差情報より前記経年変化特性による位相誤差情報の傾向を割り出すことで、前記計時手段で通知される将来の前記制御電圧値を設定する周期に対応する前記経年変化特性による位相誤差情報を予測し、その予測された前記経年変化特性による位相誤差情報を補正するための前記制御電圧値を算出して記憶し、
前記計時手段より前記制御電圧値を設定する周期を通知されると、対応する前記制御電圧値を前記電圧制御発振器に設定することを特徴とする請求項２記載の周波数補正機能付きクロック供給装置。 The control means extracts the phase error information notified from the phase comparison means when the reference oscillation signal monitoring means does not detect abnormality or disappearance of the reference oscillation signal at a period notified by the time measuring means. Stored in the storage means,
By determining the tendency of the phase error information due to the aging characteristics from the stored phase error information, the phase error due to the aging characteristics corresponding to a period for setting the future control voltage value notified by the time measuring means Predicting information, calculating and storing the control voltage value for correcting phase error information due to the predicted aging characteristics,
3. The clock supply device with a frequency correction function according to claim 2, wherein when the period for setting the control voltage value is notified from the time measuring means, the corresponding control voltage value is set in the voltage controlled oscillator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004304122A JP2006121171A (en) | 2004-10-19 | 2004-10-19 | Clock supplying device with frequency correction function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004304122A JP2006121171A (en) | 2004-10-19 | 2004-10-19 | Clock supplying device with frequency correction function |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006121171A true JP2006121171A (en) | 2006-05-11 |
Family
ID=36538681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004304122A Pending JP2006121171A (en) | 2004-10-19 | 2004-10-19 | Clock supplying device with frequency correction function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006121171A (en) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008078452A1 (en) * | 2006-12-26 | 2008-07-03 | Nihon Dempa Kogyo Co., Ltd. | Oscillation frequency control circuit |
| JP2009111967A (en) * | 2007-10-12 | 2009-05-21 | Denso Corp | Data reception apparatus and microcomputer |
| WO2009081516A1 (en) * | 2007-12-25 | 2009-07-02 | Nihon Dempa Kogyo Co., Ltd. | Oscillation frequency control circuit |
| JP2010056699A (en) * | 2008-08-27 | 2010-03-11 | Furuno Electric Co Ltd | Reference signal generating device |
| JP2010130147A (en) * | 2008-11-26 | 2010-06-10 | Furuno Electric Co Ltd | Reference signal generator |
| JP2010130146A (en) * | 2008-11-26 | 2010-06-10 | Furuno Electric Co Ltd | Reference signal generator |
| JP2010193337A (en) * | 2009-02-20 | 2010-09-02 | Furuno Electric Co Ltd | Reference signal generating apparatus |
| JP2010279235A (en) * | 2009-06-01 | 2010-12-09 | Mitsubishi Electric Corp | Current differential relay |
| JP2011024274A (en) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | Oscillation frequency control circuit |
| JP2011024207A (en) * | 2009-07-06 | 2011-02-03 | Nortel Networks Ltd | System and method for built in self test for timing module holdover |
| JP2011061421A (en) * | 2009-09-09 | 2011-03-24 | Mitsubishi Electric Engineering Co Ltd | Digital phase locked loop |
| US8099621B2 (en) | 2007-10-12 | 2012-01-17 | Denso Corporation | Data reception apparatus and microcomputer having the same |
| JP2012078967A (en) * | 2010-09-30 | 2012-04-19 | Canon Inc | Power supply control apparatus and image forming apparatus |
| JP2015195578A (en) * | 2014-03-19 | 2015-11-05 | 日本電波工業株式会社 | variation prediction circuit and aging compensation circuit |
| JP2016063392A (en) * | 2014-09-18 | 2016-04-25 | セイコーエプソン株式会社 | Reference signal generator |
| JP2017123628A (en) * | 2016-01-06 | 2017-07-13 | セイコーエプソン株式会社 | Circuit device, oscillator, electronic apparatus, and movable body |
| CN109617528A (en) * | 2018-12-05 | 2019-04-12 | 深圳忆联信息***有限公司 | It is a kind of for correcting the method and its system of active oscillator frequency |
| CN114430272A (en) * | 2020-10-29 | 2022-05-03 | 爱普存储技术(杭州)有限公司 | Clock generation unit with frequency calibration function and related electronic system |
-
2004
- 2004-10-19 JP JP2004304122A patent/JP2006121171A/en active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008078452A1 (en) * | 2006-12-26 | 2008-07-03 | Nihon Dempa Kogyo Co., Ltd. | Oscillation frequency control circuit |
| US8099621B2 (en) | 2007-10-12 | 2012-01-17 | Denso Corporation | Data reception apparatus and microcomputer having the same |
| JP2009111967A (en) * | 2007-10-12 | 2009-05-21 | Denso Corp | Data reception apparatus and microcomputer |
| JP4625494B2 (en) * | 2007-12-25 | 2011-02-02 | 日本電波工業株式会社 | Oscillation frequency control circuit |
| JP2009159013A (en) * | 2007-12-25 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | Oscillation frequency control circuit |
| WO2009081516A1 (en) * | 2007-12-25 | 2009-07-02 | Nihon Dempa Kogyo Co., Ltd. | Oscillation frequency control circuit |
| US7884657B2 (en) | 2007-12-25 | 2011-02-08 | Nihon Dempa Kogyo Co., Ltd | Oscillation frequency control circuit |
| JP2010056699A (en) * | 2008-08-27 | 2010-03-11 | Furuno Electric Co Ltd | Reference signal generating device |
| JP2010130147A (en) * | 2008-11-26 | 2010-06-10 | Furuno Electric Co Ltd | Reference signal generator |
| JP2010130146A (en) * | 2008-11-26 | 2010-06-10 | Furuno Electric Co Ltd | Reference signal generator |
| JP2010193337A (en) * | 2009-02-20 | 2010-09-02 | Furuno Electric Co Ltd | Reference signal generating apparatus |
| JP2010279235A (en) * | 2009-06-01 | 2010-12-09 | Mitsubishi Electric Corp | Current differential relay |
| JP2011024207A (en) * | 2009-07-06 | 2011-02-03 | Nortel Networks Ltd | System and method for built in self test for timing module holdover |
| JP2011061421A (en) * | 2009-09-09 | 2011-03-24 | Mitsubishi Electric Engineering Co Ltd | Digital phase locked loop |
| JP2012078967A (en) * | 2010-09-30 | 2012-04-19 | Canon Inc | Power supply control apparatus and image forming apparatus |
| JP2011024274A (en) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | Oscillation frequency control circuit |
| JP2015195578A (en) * | 2014-03-19 | 2015-11-05 | 日本電波工業株式会社 | variation prediction circuit and aging compensation circuit |
| JP2016063392A (en) * | 2014-09-18 | 2016-04-25 | セイコーエプソン株式会社 | Reference signal generator |
| JP2017123628A (en) * | 2016-01-06 | 2017-07-13 | セイコーエプソン株式会社 | Circuit device, oscillator, electronic apparatus, and movable body |
| CN106961251A (en) * | 2016-01-06 | 2017-07-18 | 精工爱普生株式会社 | Circuit arrangement, oscillator, electronic equipment and moving body |
| CN106961251B (en) * | 2016-01-06 | 2022-03-22 | 精工爱普生株式会社 | Circuit device, oscillator, electronic apparatus, and moving object |
| CN109617528A (en) * | 2018-12-05 | 2019-04-12 | 深圳忆联信息***有限公司 | It is a kind of for correcting the method and its system of active oscillator frequency |
| CN114430272A (en) * | 2020-10-29 | 2022-05-03 | 爱普存储技术(杭州)有限公司 | Clock generation unit with frequency calibration function and related electronic system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006121171A (en) | Clock supplying device with frequency correction function | |
| US11705914B2 (en) | Phase detectors with alignment to phase information lost in decimation | |
| US11038511B2 (en) | Apparatus and methods for system clock compensation | |
| JP4468196B2 (en) | Digital PLL circuit | |
| JP2004516740A (en) | Vibration circuit and method for calibration | |
| JP4569572B2 (en) | Clock signal generating apparatus and radio base station | |
| JP5556412B2 (en) | Timing synchronization apparatus and timing synchronization method | |
| JP5398200B2 (en) | Reference signal generator | |
| JP5072115B2 (en) | Reference frequency generator | |
| JP4224686B2 (en) | Mobile radio communication apparatus and operation method | |
| JP2007013878A (en) | Synchronous oscillation apparatus and synchronous oscillation method | |
| JP4824801B2 (en) | Digital phase synchronization circuit | |
| JP3592269B2 (en) | Phase locked loop | |
| JP3542978B2 (en) | Frequency synchronization device and frequency synchronization control method | |
| JP2017153024A (en) | Reference frequency generation device | |
| US20210111725A1 (en) | Phase-locked loop apparatus and method for clock synchronization | |
| JP2016225880A (en) | Time synchronization device, time synchronization method, and time synchronization program | |
| JP6052877B2 (en) | Phase synchronization circuit, time synchronization device, phase synchronization method, and phase synchronization program | |
| JP2012129879A (en) | Synchronization signal generation device and synchronization signal generation method | |
| US20230216507A1 (en) | Electrical circuit | |
| JP5064358B2 (en) | Reference signal generator | |
| JP2009218653A (en) | Frequency correction circuit and radio communication apparatus using the same | |
| JP2000004152A (en) | Time frequency reference signal generator and reference time frequency generating device, and reference time generating device using the same | |
| JP5064359B2 (en) | Reference signal generator | |
| CN118232840A (en) | Frequency generation device and operation method thereof |