JP2006121171A - 周波数補正機能付きクロック供給装置 - Google Patents

周波数補正機能付きクロック供給装置 Download PDF

Info

Publication number
JP2006121171A
JP2006121171A JP2004304122A JP2004304122A JP2006121171A JP 2006121171 A JP2006121171 A JP 2006121171A JP 2004304122 A JP2004304122 A JP 2004304122A JP 2004304122 A JP2004304122 A JP 2004304122A JP 2006121171 A JP2006121171 A JP 2006121171A
Authority
JP
Japan
Prior art keywords
phase error
voltage value
control voltage
error information
oscillation signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004304122A
Other languages
English (en)
Inventor
Akio Ebara
暁夫 江原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004304122A priority Critical patent/JP2006121171A/ja
Publication of JP2006121171A publication Critical patent/JP2006121171A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】基準クロックが断たれても、VCOのクロック周波数の経年変化特性を補正して高精度の自走クロックを実現出来る周波数補正機能付きクロック供給装置を提供する。
【解決手段】基準クロックが取得出来ている時、CPU106は位相比較器2より出力される位相誤差情報より、予め計時手段110で通知される周期毎にVCO104のクロック周波数の経年変化特性による位相誤差情報を予測して算出し、その位相誤差を補正する制御電圧値を自走DA設定メモリ109に記憶する。基準クロックが断たれると、CPU106は位相比較器102の出力である位相誤差情報を参照せず、代わりに計時手段110で通知される周期毎に、対応する位相誤差情報を補正する制御電圧値を自走DA設定メモリ109より読み出してDA変換器105に設定することで、VCO104のクロック周波数の経年変化特性を補正して高精度の自走クロックを実現する事が可能である。
【選択図】図1

Description

本発明は、高精度の発振信号すなわちクロックが必要な通信装置で使用される周波数補正機能付きクロック供給装置に関する。
従来より、高精度のクロックが必要な無線通信装置のクロック供給装置においては、具備する発振器の出力発振信号すなわち出力クロックを、網回線すなわちネットワークの上位装置から抽出された基準発振信号すなわち基準クロックに位相を同期させて使用する。そのため、周波数補正が可能なフェーズロックドループ(PLL)が使用される。PLLは、基準クロックと、制御電圧値で発振周波数を補正できる電圧制御発振器(VCO)と、その出力信号である従属クロックと基準クロックの位相誤差を検出する位相比較器と、検出された位相誤差情報に基づいて位相誤差を補正するための制御電圧値を算出し、その算出値をVCOに設定する制御手段(CPU)で構成される。VCOは制御電圧値で発振周波数を補正できるため、その制御電圧値を調整することで基準クロックとの位相差を補正できる。すなわち、VCOの位相が進んでいれば発振周波数を下げ、遅れていれば発振周波数を上げる。この補正により、最終的に基準クロックとVCOの発振周波数誤差はある一定以内に収まる、すなわち同期状態となる。
なお、この位相誤差情報を補正する制御電圧値は、予め要求される同期状態までの収束時間やVCOの感度、または同期状態の安定性等を考慮してコンピュータシミュレーションにより算出され、更に実測で調整して決定される。
また、PLLはVCOの電源立ち上がり時に、予め所定の発振周波数に対応する制御電圧値を調整して取得し、その値をメモリに記憶する構成をとる場合もある。この初期制御電圧値を立ち上がり時に設定することにより、従属クロックの位相と基準クロックの位相を高速に同期させることが可能となる。
ところで、上記従来の方法において、ネットワークが切断された場合や、基準クロック抽出処理部の故障、またはノイズの混入による基準クロック信号のSN比または精度の劣化などにより基準クロックの供給が断たれて同期が外れた時は、クロック供給装置が自立して従属クロックを使用して高精度の自走クロックを生成しなければならない。一般にこの自走クロックは、上記の初期制御電圧値が使用される。しかし、この固定された制御電圧値の精度では動作の継続は困難である。すなわち、自走クロックの発振周波数は制御電圧値を固定しても変動してしまう。この自走クロックの発振周波数が変動する主要因は、VCOの発振周波数の経年変化特性と温度特性である。しかし、高精度のクロックが必要とされる通信機器のクロック供給装置は恒温槽に内蔵されるため、温度特性は精度上での問題はない。
ただし、経年変化特性は時間に依存するため、長期間に渡り基準クロックの供給が断たれると、要求される性能を実現する上で必要な精度が維持できなくなるという課題が発生する。
上記課題に対する解決手段として、従来よりホールドオーバ機能付きクロック供給装置が提案されている(例えば特許文献1)。
この従来のホールドオーバ機能付きクロック供給装置は、基準クロックを複数個備えており、各々を切替えて使用する。その各々が使用されたときの基準クロックと従属クロックの位相を比較し、その比較結果に基づいて位相誤差情報の記憶とVCOの制御電圧値の算出を行う。また、同時に最良の品質を持つ基準クロックを検出し、この最良の品質を持つ基準クロックを使用したときの位相情報を、全ての基準クロックが断たれたときの従属クロックの自走動作時の位相誤差情報として使用してVCOの制御電圧値を算出する。この様に、最良の品質を持つ基準クロックを使用したときの位相誤差情報より電圧制御発振器の制御電圧値を算出して設定することで、基準クロックが断たれたときでも高精度の自走クロックを得ることが可能となる。
特開2002−232407号公報(図1) 市田浩三、吉本富士市 共著、「スプライン関数とその応用」、初版第8刷、教育出版発行、1990年8月8日
しかしながら、上記従来のホールドオーバ機能付きクロック供給装置は、VCOの発振周波数の経年変化特性に対する情報を考慮していないため、経年変化特性による精度誤差が補正できないという課題があった。すなわち、全ての基準クロックが断たれたとき、VCOの発振周波数の自走動作開始時までの経年変化特性による誤差は、最良の品質を持つ基準クロックを使用したときの位相誤差情報を参照することで解消される。しかし、VCOの発振周波数の経年変化特性は時刻と共に変化するため、自走動作開始以降は発振周波数の経年変化特性による位相誤差が発生する。つまり、従来のホールドオーバ機能付きクロック供給装置では、自走動作開始以降も自走動作開始時までの経年変化特性による誤差情報を解消するように制御されるため、自走動作開始前後の発振周波数の経年変化特性情報が一致しない限り、位相誤差が発生する。
次に図2を用いて従来のクロック供給装置の課題を説明する。図2(A)はVCOの発振周波数の経年変化特性を示す。横軸は時間、縦軸は周波数変動量である。動作開始時は予め指定された目標周波数に調整している。図2(A)に示すとおり、VCOの発振周波数は時刻の経過と共に単調増加する。なお、単調減少する場合もある。この特性は個々のVCOで異なるため、個別に補正値を求める必要がある。
図2(B)は従来の制御電圧値固定方式のクロック供給装置を用いた場合のVCOの従属クロック周波数の経年変化特性を示す。破線で示す基準クロックが断たれた時刻に、VCOの初期制御電圧値、すなわち予め所定の周波数に対応する制御電圧値が設定されるため、動作開始時から基準クロックが断たれた時刻までの周波数の経年変化特性分の誤差が発生する。以降、VCOの周波数の経年変化特性に従う位相誤差が発生する。
図2(C)は従来のホールドオーバ機能付きクロック供給装置を用いた場合のVCO従属クロック周波数の経年変化特性を示す。破線で示す基準クロックが断たれた時刻に、基準クロックと同期したVCOの従属クロックの周波数に対応する制御電圧値が設定される。従って、経年変化特性による周波数誤差は発生しない。しかし、以降は基準クロックが断たれた時刻以前の経年変化特性を補正する様に制御されるため、周波数の経年変化特性による位相誤差が発生する。
本発明は、このような従来の課題を解決するためになされたものであり、基準クロックがネットワークの上位装置より抽出されている時の基準クロックとVCOの従属クロックの位相誤差情報を記憶手段に記憶し、記憶された位相誤差情報よりVCOのクロック周波数の経年変化特性の傾向を割り出すことで、計時手段で通知される将来の制御電圧値の設定時の経年変化特性情報を予測する。その予測された経年変化特性による位相誤差情報を補正するための制御電圧値を算出することで、基準クロックが断たれてもVCOの経年変化特性を補正して高精度のクロックを実現する。その結果、図2(D)で示す特性が得られる優れた周波数補正機能付きクロック供給装置を提供することを目的とする。
本発明は、上記従来の課題を解決するために、網回線から抽出される基準発振信号の有無または異常を検出する基準発振信号監視手段と、発振周波数を制御電圧値で調整可能な電圧制御発振器と、電圧制御発振器より出力される発振信号と基準発振信号の位相比較を行ってその位相誤差情報を検出する位相比較手段と、電圧制御発振器の制御電圧値を設定する制御手段と、時刻を計時して変更可能な特定の周期を検出する計時手段と、電圧制御発振器の発振信号の周波数の経年変化特性による位相誤差情報に基づいてその位相誤差を補正するための制御電圧値を記憶する記憶手段と、で構成され、基準発振信号監視手段が基準発振信号の異常または消失を検出しない時は、制御手段は位相比較手段より通知される位相誤差情報に基づいて、その位相誤差を補正するように電圧制御発振器の制御電圧値を設定し、基準発振信号監視手段が基準発振信号の異常または消失を検出した時は、制御手段は計時手段より通知される特定の周期で、記憶手段に記憶された制御電圧値を電圧制御発振器に設定することを特徴とする構成を採る。
また、記憶手段は位相誤差を補正するための制御電圧値を記憶するだけでなく、電圧制御発振器の発振信号の周波数が規定の基準周波数となるように予め設定した初期制御電圧値を記憶し、基準発振信号監視手段が基準発振信号の異常または消失を検出しない時に、電圧制御発振器の発振信号の制御電圧値と初期制御電圧値または位相誤差を補正するための制御電圧値との誤差が一定値以上であるとき、電圧制御発振器の発振信号の制御電圧値を初期制御電圧値とする構成を採る。
また、制御手段は、記憶手段に電圧制御発振器の発振信号の周波数の経年変化特性による位相誤差情報を記憶し、基準発振信号監視手段が基準発振信号の異常または消失を検出した時は、計時手段より制御電圧値を設定する周期を通知されると、記憶した位相誤差情報に基づいてその位相誤差を補正するための制御電圧値を算出し、その制御電圧値を電圧制御発振器に設定することを特徴とする構成を採る。
また、制御手段は、基準発振信号監視手段が基準発振信号の異常または消失を検出しない時の位相比較手段より通知される位相誤差情報を、計時手段で通知される周期で抽出して記憶手段に記憶し、記憶された位相誤差情報より経年変化特性による位相誤差情報の傾向を割り出すことで、計時手段で通知される将来の制御電圧値を設定する周期に対応する経年変化特性による位相誤差情報を予測し、その予測された経年変化特性による位相誤差情報を補正するための制御電圧値を算出して記憶し、計時手段より制御電圧値を設定する周期を通知されると、対応する制御電圧値を電圧制御発振器に設定することを特徴とする構成を採る。
また、記憶手段に記憶される位相比較手段より通知される位相誤差情報は、位相比較手段より通知された位相誤差情報を平均化した位相誤差情報であることを特徴とする構成を採る。
以上の構成で、基準クロックがネットワークの上位装置より抽出されている時の基準クロックとVCOの従属クロックとの位相誤差情報を記憶手段に記憶し、記憶された位相誤差情報よりVCOのクロック周波数の経年変化特性による位相誤差情報の傾向を割り出す。また、位相誤差情報を移動平均処理や積分演算処理を行って平均化して記憶すると、ノイズを除去できるので誤差情報の精度を向上させることが出来る。そして、VCOのクロック周波数の経年変化特性による位相誤差を補正するための制御電圧値を設定する周期を計時手段に設定する。割り出された経年変化特性の傾向と制御電圧値の設定周期より将来の制御電圧値の設定時の経年変化特性情報を予測し、その予測された経年変化特性による位相誤差情報を補正するための制御電圧値を算出して制御手段がVCOに設定することで、基準クロックが断たれてもVCOの経年変化特性による位相誤差情報を補正して高精度のクロックを実現する事が可能となる。
本発明の周波数補正機能付きクロック供給装置によれば、基準クロックが断たれても、VCOの発振周波数の経年変化特性による位相誤差情報を予測して補正することが可能となる。従って、長期に渡るVCO自走動作が必要な場合においても、位相誤差を自動的に補正出来るためメンテナンスフリーを実現できる。
以下、本発明の実施するための最良の形態について図面を参照しながら説明する。
(実施の形態1)
図1から図3を用いて本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置の構成と動作について説明する。
図1に、本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置の全体構成を示す。図1において、101はネットワーク上の上位装置より抽出される基準発振信号すなわち基準クロックを監視してその有無および異常検出を行う基準クロック監視手段、104は本発明の周波数補正機能付きクロック供給装置が出力するクロック源となるVCO、103はVCO104の出力クロックを分周する分周器103、102は分周器103の分周されたVCO104の出力クロックと基準クロックとの位相誤差を検出する位相比較器、105はVCO104の制御電圧値をディジタル信号からアナログ信号に変換するDA変換器、108はVCO104の初期動作時にDA変換器105に設定するために、予めVCO104の出力クロックが特定の周波数となるように調整されたVCO104の初期制御電圧値を保持する初期自走DA設定メモリ、109は基準クロックが断たれたときにVCO104が出力するクロックの自走周波数の精度を維持するためにDA変換器105に定期的に設定されるVCO104の制御電圧値を保持する自走DA設定メモリ、110は位相比較器102から出力される位相誤差情報を取得する周期と自走DA設定メモリ109に記憶された制御電圧値をDA変換器105に設定する周期を通知する計時手段、106は本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置全体の制御、および位相誤差情報より自走DA設定メモリ109に記憶される制御電圧値を算出して自走DA設定メモリ109に記憶し、更にVCO104の自走動作時に計時手段110より通知される周期でDA変換器105に算出した制御電圧値を設定するCPU、107はCPU106が演算処理や制御処理で使用するためのWORK用メモリである。
以上のように構成された本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置の動作を詳細に説明する。本発明の周波数補正機能付きクロック供給装置が動作を開始すると、まず、VCO104の出力クロックを特定の周波数に合わせこむために、CPU106は初期自走DA設定メモリに記憶された初期制御電圧値をDA変換器105に設定する。そしてVCO104は設定された制御電圧値に対応する周波数でクロックを出力する。以下、基準クロック監視手段101でネットワーク上の上位装置より抽出される基準クロックが検出されている状態(従属モード)と、検出されない状態(自走モード)について順に説明する。
まず、従属モードでは、本発明の周波数補正機能付きクロック供給装置はPLLとして動作する。すなわち、VCO104の出力クロックは、分周器103で分周されたのち、位相比較器102で基準クロックと位相比較されて基準クロックと同期する様にクロック周波数を調整される従属クロックとして動作する。まず、計時手段110で通知される周期で位相比較器102で従属クロックと基準クロックとの位相誤差情報が抽出され、その位相誤差情報を補正する制御電圧値が算出されてDA変換器105に設定される。そしてVCO104の出力クロック周波数が調整されることで基準クロックと従属クロックとの位相誤差が解消される。つまり、位相誤差情報は周波数誤差を一定時間積分することで得られるので、一定周期で抽出された位相誤差情報、すなわち位相誤差の微分情報より周波数誤差情報が得られる。この位相誤差情報に対応する周波数誤差情報を補正する制御電圧値をDA変換器105に設定して周波数誤差を補正する。周波数誤差情報が解消されると、次は抽出される位相誤差情報を補正する制御電圧値をDA変換器105に設定することで位相誤差が解消されて、基準クロックと従属クロックが同期する。
また、この従属モードでは、CPU106は長周期に渡り位相誤差情報をWORK用メモリ107に記憶し、VCO104のクロック周波数の経年変化特性の傾向を割り出す。そして自走モード動作時に使用するため、計時手段110で通知される周期でDA変換器105に設定する制御電圧値を算出し自走DA設定メモリ109に記憶する。なお、本実施例では、位相誤差情報を補正する制御電圧値を算出する演算手段の実現は一般に困難であるので、予め位相誤差情報に対する制御電圧値を算出し、その算出結果をWORK用メモリ107上の不揮発性メモリに記憶する方法で実現している。CPU106は位相誤差情報よりVCO104の制御電圧値を算出するときは、この不揮発性メモリに記憶された算出結果の情報を参照する。
次に図3(A)を用いてCPU106が自走DA設定メモリ109に記憶する制御電圧値を算出する方法を説明する。CPU106はWORK用メモリ107に記憶した位相誤差情報を使用してVCO104のクロック周波数の経年変化特性に対応する位相誤差情報の傾向を近似する関数(スプライン関数F(X))を算出する。本実施例では、この関数を3次スプライン補間法を用いて算出する。3次スプライン補間法については、例えば非特許文献1に詳しく開示されている。
図3(A)において、P1、P2、P3は、それぞれ計時手段110より通知される周期のAi、Aj、Akでサンプリングされた位相誤差情報である。最新の位相誤差情報はP3である。以降、B0からBN+1は計時手段10より通知される将来のサンプリング周期、P3からPN+1は各サンプリング周期B0からBN+1に対応してサンプリングされる位相誤差情報である。CPU6は位相誤差情報P1、P2、P3を使用して区間AjからAkにおけるスプライン関数Fj(X)を算出する。算出されたスプライン関数Fj(X)より区間B0からBNの位相誤差情報(それぞれP4からPN)を算出し、補正する制御電圧値をWORK用メモリ107上の不揮発性メモリより読み出す。そして自走DAメモリ109に記憶する制御電圧値を更新する。計時手段110より次の周期が通知されると、最新の位相誤差情報はP4となるため、CPU106は位相誤差情報P2、P3、P4を使用して区間AkからB0におけるスプライン関数Fk(X)を算出する。以下同様に区間B1からBN+1の位相誤差情報(それぞれP5からPN+1)を算出し、自走DAメモリ109に記憶する制御電圧値を更新する。
なお、本方法においては、VCO106のクロック周波数の経年変化特性による位相誤差情報の傾向を正確に割り出すために、高精度の位相誤差情報が必要となる。位相比較器102より出力される位相誤差情報は雑音等により変動してしまうため、高精度の位相誤差情報を取得する必要がある場合はCPU106で平均化処理を行う。平均化処理を行う場合のCPU106の位相誤差情報を取得する処理を図3(B)を用いて説明する。CPU106は計時手段110の周期を制御し、図3(B)に示す様にT1とT2の2種類の周期を切り替える。T1は計時手段110の周期、そしてT2はDA変換回路105に設定する電圧値を算出するために必要な位相誤差情報の平均化処理を行うために必要な位相誤差情報のサンプリング周期である。CPU106は計時手段110の周期T1とT2を切替えることで、平均化回数を位相誤差情報の取得周期毎に設定することが可能となる。例えば、図2(A)に示す様にVCO104の動作開始時は、周波数の経年変化特性の単位時間に対する変化量が大きいため平均化回数を減らし、十分に時間が経過すると平均化回数を増やすことで位相誤差情報の精度が向上する。
ところで、従属モードにおいてもノイズ等により同期状態が外れてしまう場合が発生する。これは従属クロックと基準クロックとの位相誤差情報が予め設定しておいたしきい値以上となる状態をCPU106で検出することで検知できる。この場合、予め予測位相誤差が算出できていれば次に説明する自走モードと同じ動作となり、算出できていなければ、CPU106が初期自走DA設定メモリ109に記憶された初期制御電圧値をDA変換器105に設定する。
次に自走モードの動作を説明する。自走モードでは自走DA設定メモリ109に記憶された制御電圧値を使用してVCO104のクロック周波数の経年変化特性による位相誤差を補正する。その結果、長期に渡るVCO104の自走動作が必要な場合においても、位相誤差を自動的に補正出来るため高精度の自走クロックを実現する事が可能となる。CPU106は基準クロック監視手段101より基準クロックが断たれたことを通知されると、位相比較器102の動作を停止する。従って、次に基準クロック監視手段101が基準クロックを検出するまで位相比較器102の位相誤差情報は使用されない。代わりに自走DA設定メモリ109に記憶された制御電圧値を用いてVCO104の自走周波数が制御される。
次に図3(A)を用いて、CPU106が自走DA設定メモリ109に記憶された制御電圧値を使用してVCO104のクロック周波数の経年変化特性による位相誤差を補正する方法を説明する。本例では、図3(A)の周期Akの直後に基準クロックが断たれた場合を想定する。計時手段110よりDA変換器5に制御電圧値を設定する周期(本例では図3(A)のB0)を通知されると、CPU106はその周期に相当する位相誤差情報(本例では図3のP4)に対する制御電圧値を自走DA設定メモリ109より読み出し、DA変換器105に設定する。そして次に読み出す周期(本例では図3(A)のB1)とその周期に相当する位相誤差情報(本例では図3(A)のP5)に対する制御電圧値を決める。次の設定周期(B1)が通知されると自走DA設定メモリ109より所定の制御電圧値を読み出し、その値をDA変換器105に設定する。この様に、予め算出された制御電圧値によりVCO104の自走周波数が補正されるので、自走モードでも高精度の自走周波数でVCO104を動作させることが可能となる。
なお、本実施例ではクロック周波数の経年変化特性の傾向を正確に割り出すために、従属モード時の基準クロックと従属クロックとの位相誤差情報を検出し、その位相誤差情報より3次スプライン関数を算出して使用する方法を採用したが、他のスプライン関数を使用する方法でも実現可能である。
また、本実施例では位相誤差情報を補正する制御電圧値を自走DA設定メモリ109に記憶する構成としたが、制御電圧値の代わりに位相誤差情報を自走DA設定メモリ109に記憶し、CPU106がDA変換器105に制御電圧値を設定するときに、自走DA設定メモリ109より位相誤差情報を読み出し、対応する制御電圧値を算出して自走DA設定メモリ109に設定する構成でも実現可能である。
また、本実施例では、WORK用メモリ107、初期自走DA設定メモリ108、自走DA設定メモリ109の3つのメモリを使用したが、これらを1つにまとめて、例えばWORK用メモリ107だけを使用する構成とし、上記各メモリに記憶する情報をWORK用メモリ107のメモリマップ上で指定する方法としても実現可能である。
以上のように、本実施の形態により、基準クロックが断たれても、VCO104の発振周波数の経年変化特性による位相誤差を予測して補正することが可能となる。従って、長期に渡るVCO104の自走動作が必要な場合においても、位相誤差を自動的に補正することが出来る。
本発明にかかる周波数補正機能付きクロック供給装置は、ネットワーク上の上位装置より供給される基準クロックが断たれても、VCOの発振周波数の経年変化特性による位相誤差を予測して補正することで、長期に渡るVCOの自走動作が必要な場合においても、位相誤差を自動的に補正出来ることが出来る。
以上の様に、基準クロックが断たれても高精度なVCOの自走クロックが生成できるため、携帯電話の基地局や通信回線の交換局などに搭載され、ネットワーク上の上位装置より供給される基準クロックが断たれた時も高精度のクロックが必要とされる周波数補正機能付きクロック供給装置として有用である。
本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置の全体構成図 従来のクロック供給装置の課題を示す図 本発明の第一の実施の形態にかかる周波数補正機能付きクロック供給装置の位相誤差情報を算出する方法を示す図
符号の説明
101 基準クロック監視手段
102 位相比較器
103 分周器
104 VCO
105 DA変換器
106 CPU
107 WORK用メモリ
108 初期自走DA設定メモリ
109 自走DA設定メモリ
110 計時手段

Claims (5)

  1. 網回線から抽出される基準発振信号の有無または異常を検出する基準発振信号監視手段と、
    発振周波数を制御電圧値で調整可能な電圧制御発振器と、
    前記電圧制御発振器より出力される発振信号と前記基準発振信号の位相比較を行ってその位相誤差情報を検出する位相比較手段と、
    前記電圧制御発振器の制御電圧値を設定する制御手段と、
    時刻を計時して変更可能な特定の周期を検出する計時手段と、
    前記電圧制御発振器の発振信号の周波数の経年変化特性による位相誤差情報に基づいてその位相誤差を補正するための制御電圧値を記憶する記憶手段と、で構成され、
    前記基準発振信号監視手段が前記基準発振信号の異常または消失を検出しない時は、前記制御手段は前記位相比較手段より通知される位相誤差情報に基づいて、その位相誤差を補正するように前記電圧制御発振器の制御電圧値を設定し、
    前記基準発振信号監視手段が前記基準発振信号の異常または消失を検出した時は、前記制御手段は前記計時手段より通知される特定の周期で、前記記憶手段に記憶された制御電圧値を前記電圧制御発振器に設定することを特徴とする周波数補正機能付きクロック供給装置。
  2. 前記記憶手段は前記位相誤差を補正するための前記制御電圧値を記憶するだけでなく、前記電圧制御発振器の発振信号の周波数が規定の基準周波数となるように予め設定した初期制御電圧値を記憶し、
    前記基準発振信号監視手段が前記基準発振信号の異常または消失を検出しない時に、
    前記電圧制御発振器の発振信号の制御電圧値と前記初期制御電圧値または前記位相誤差を補正するための前記制御電圧値との誤差が一定値以上であるとき、
    前記電圧制御発振器の発振信号の制御電圧値を前記初期制御電圧値とする請求項1記載の周波数補正機能付きクロック供給装置。
  3. 前記制御手段は、前記記憶手段に前記電圧制御発振器の発振信号の周波数の経年変化特性による位相誤差情報を記憶し、前記基準発振信号監視手段が前記基準発振信号の異常または消失を検出した時は、
    前記計時手段より前記制御電圧値を設定する周期を通知されると、記憶した前記位相誤差情報に基づいてその位相誤差を補正するための制御電圧値を算出し、その制御電圧値を前記電圧制御発振器に設定することを特徴とする請求項2記載の周波数補正機能付きクロック供給装置。
  4. 前記制御手段は、前記基準発振信号監視手段が前記基準発振信号の異常または消失を検出しない時の前記位相比較手段より通知される前記位相誤差情報を、前記計時手段で通知される周期で抽出して前記記憶手段に記憶し、
    記憶された前記位相誤差情報より前記経年変化特性による位相誤差情報の傾向を割り出すことで、前記計時手段で通知される将来の前記制御電圧値を設定する周期に対応する前記経年変化特性による位相誤差情報を予測し、その予測された前記経年変化特性による位相誤差情報を補正するための前記制御電圧値を算出して記憶し、
    前記計時手段より前記制御電圧値を設定する周期を通知されると、対応する前記制御電圧値を前記電圧制御発振器に設定することを特徴とする請求項2記載の周波数補正機能付きクロック供給装置。
  5. 前記記憶手段に記憶される前記位相比較手段より通知される前記位相誤差情報は、前記位相比較手段より通知された前記位相誤差情報を平均化した位相誤差情報であることを特徴とする請求項4記載の周波数補正機能付きクロック供給装置。
JP2004304122A 2004-10-19 2004-10-19 周波数補正機能付きクロック供給装置 Pending JP2006121171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004304122A JP2006121171A (ja) 2004-10-19 2004-10-19 周波数補正機能付きクロック供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304122A JP2006121171A (ja) 2004-10-19 2004-10-19 周波数補正機能付きクロック供給装置

Publications (1)

Publication Number Publication Date
JP2006121171A true JP2006121171A (ja) 2006-05-11

Family

ID=36538681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304122A Pending JP2006121171A (ja) 2004-10-19 2004-10-19 周波数補正機能付きクロック供給装置

Country Status (1)

Country Link
JP (1) JP2006121171A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078452A1 (ja) * 2006-12-26 2008-07-03 Nihon Dempa Kogyo Co., Ltd. 発振周波数制御回路
JP2009111967A (ja) * 2007-10-12 2009-05-21 Denso Corp データ受信装置およびマイクロコンピュータ
WO2009081516A1 (ja) * 2007-12-25 2009-07-02 Nihon Dempa Kogyo Co., Ltd. 発振周波数制御回路
JP2010056699A (ja) * 2008-08-27 2010-03-11 Furuno Electric Co Ltd 基準信号発生装置
JP2010130147A (ja) * 2008-11-26 2010-06-10 Furuno Electric Co Ltd 基準信号発生装置
JP2010130146A (ja) * 2008-11-26 2010-06-10 Furuno Electric Co Ltd 基準信号発生装置
JP2010193337A (ja) * 2009-02-20 2010-09-02 Furuno Electric Co Ltd 基準信号発生装置
JP2010279235A (ja) * 2009-06-01 2010-12-09 Mitsubishi Electric Corp 電流差動リレー
JP2011024207A (ja) * 2009-07-06 2011-02-03 Nortel Networks Ltd タイミング・モジュールのホールドオーバのための内蔵自己検査のシステム及び方法
JP2011024274A (ja) * 2010-11-05 2011-02-03 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路
JP2011061421A (ja) * 2009-09-09 2011-03-24 Mitsubishi Electric Engineering Co Ltd デジタル位相同期回路
US8099621B2 (en) 2007-10-12 2012-01-17 Denso Corporation Data reception apparatus and microcomputer having the same
JP2012078967A (ja) * 2010-09-30 2012-04-19 Canon Inc 電源制御装置及び画像形成装置
JP2015195578A (ja) * 2014-03-19 2015-11-05 日本電波工業株式会社 変動量予測回路及びエージング補償回路
JP2016063392A (ja) * 2014-09-18 2016-04-25 セイコーエプソン株式会社 基準信号生成装置
JP2017123628A (ja) * 2016-01-06 2017-07-13 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
CN109617528A (zh) * 2018-12-05 2019-04-12 深圳忆联信息***有限公司 一种用于修正有源振荡器频率的方法及其***
CN114430272A (zh) * 2020-10-29 2022-05-03 爱普存储技术(杭州)有限公司 具有频率校准功能的时钟产生单元及其相关的电子***

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078452A1 (ja) * 2006-12-26 2008-07-03 Nihon Dempa Kogyo Co., Ltd. 発振周波数制御回路
JP2009111967A (ja) * 2007-10-12 2009-05-21 Denso Corp データ受信装置およびマイクロコンピュータ
US8099621B2 (en) 2007-10-12 2012-01-17 Denso Corporation Data reception apparatus and microcomputer having the same
US7884657B2 (en) 2007-12-25 2011-02-08 Nihon Dempa Kogyo Co., Ltd Oscillation frequency control circuit
WO2009081516A1 (ja) * 2007-12-25 2009-07-02 Nihon Dempa Kogyo Co., Ltd. 発振周波数制御回路
JP2009159013A (ja) * 2007-12-25 2009-07-16 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路
JP4625494B2 (ja) * 2007-12-25 2011-02-02 日本電波工業株式会社 発振周波数制御回路
JP2010056699A (ja) * 2008-08-27 2010-03-11 Furuno Electric Co Ltd 基準信号発生装置
JP2010130147A (ja) * 2008-11-26 2010-06-10 Furuno Electric Co Ltd 基準信号発生装置
JP2010130146A (ja) * 2008-11-26 2010-06-10 Furuno Electric Co Ltd 基準信号発生装置
JP2010193337A (ja) * 2009-02-20 2010-09-02 Furuno Electric Co Ltd 基準信号発生装置
JP2010279235A (ja) * 2009-06-01 2010-12-09 Mitsubishi Electric Corp 電流差動リレー
JP2011024207A (ja) * 2009-07-06 2011-02-03 Nortel Networks Ltd タイミング・モジュールのホールドオーバのための内蔵自己検査のシステム及び方法
JP2011061421A (ja) * 2009-09-09 2011-03-24 Mitsubishi Electric Engineering Co Ltd デジタル位相同期回路
JP2012078967A (ja) * 2010-09-30 2012-04-19 Canon Inc 電源制御装置及び画像形成装置
JP2011024274A (ja) * 2010-11-05 2011-02-03 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路
JP2015195578A (ja) * 2014-03-19 2015-11-05 日本電波工業株式会社 変動量予測回路及びエージング補償回路
JP2016063392A (ja) * 2014-09-18 2016-04-25 セイコーエプソン株式会社 基準信号生成装置
JP2017123628A (ja) * 2016-01-06 2017-07-13 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
CN106961251A (zh) * 2016-01-06 2017-07-18 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体
CN106961251B (zh) * 2016-01-06 2022-03-22 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体
CN109617528A (zh) * 2018-12-05 2019-04-12 深圳忆联信息***有限公司 一种用于修正有源振荡器频率的方法及其***
CN114430272A (zh) * 2020-10-29 2022-05-03 爱普存储技术(杭州)有限公司 具有频率校准功能的时钟产生单元及其相关的电子***

Similar Documents

Publication Publication Date Title
JP2006121171A (ja) 周波数補正機能付きクロック供給装置
US11705914B2 (en) Phase detectors with alignment to phase information lost in decimation
US11038511B2 (en) Apparatus and methods for system clock compensation
JP4468196B2 (ja) デジタルpll回路
JP2004516740A (ja) 較正のための振動回路と方法
JP4569572B2 (ja) クロック信号生成装置および無線基地局
JP5556412B2 (ja) タイミング同期装置、タイミング同期方法
JP5398200B2 (ja) 基準信号発生装置
JP5072115B2 (ja) 基準周波数発生器
JP4224686B2 (ja) 移動無線通信装置及び動作方法
JP2012060583A (ja) クロック発生装置
JP2007013878A (ja) 同期式発振装置及び同期式発振方法
JP4824801B2 (ja) デジタル位相同期回路
JP3592269B2 (ja) 位相同期回路
JP3542978B2 (ja) 周波数同期装置および周波数同期制御方法
JP2017153024A (ja) 基準周波数発生装置
US20210111725A1 (en) Phase-locked loop apparatus and method for clock synchronization
JP2016225880A (ja) 時刻同期装置、時刻同期方法及び時刻同期プログラム
JP6052877B2 (ja) 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム
JP2012129879A (ja) 同期信号生成装置および同期信号生成方法
US20230216507A1 (en) Electrical circuit
JP5064358B2 (ja) 基準信号発生装置
JP2009218653A (ja) 周波数補正回路及びそれを用いた無線通信装置
JP2000004152A (ja) 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置
JP5064359B2 (ja) 基準信号発生装置