JP2006114585A - 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器 - Google Patents

隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2006114585A
JP2006114585A JP2004298450A JP2004298450A JP2006114585A JP 2006114585 A JP2006114585 A JP 2006114585A JP 2004298450 A JP2004298450 A JP 2004298450A JP 2004298450 A JP2004298450 A JP 2004298450A JP 2006114585 A JP2006114585 A JP 2006114585A
Authority
JP
Japan
Prior art keywords
pattern
recess
groove
drain electrode
functional liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004298450A
Other languages
English (en)
Inventor
Toshimitsu Hirai
利充 平井
Mari Sakai
真理 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004298450A priority Critical patent/JP2006114585A/ja
Priority to US11/223,015 priority patent/US7667232B2/en
Priority to DE602005027789T priority patent/DE602005027789D1/de
Priority to EP05021029A priority patent/EP1648210B1/en
Priority to KR1020050091828A priority patent/KR100715298B1/ko
Priority to TW094134897A priority patent/TW200627548A/zh
Priority to CNB2005101085934A priority patent/CN100531520C/zh
Publication of JP2006114585A publication Critical patent/JP2006114585A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract


【課題】 細い線状の微細パターンを、精度よく安定して形成することができるバンク構造体、パターン形成方法、及び電気光学装置、電子機器を提供する。
【解決手段】 機能液により形成するパターンに対応した凹部が設けられた隔壁構造体であって、第１パターン４０に対応して設けられた第１凹部５６と、第１凹部５６の一部に第１凹部５６よりも幅が広く、かつ、外周の少なくとも一部に円弧を有する形状に設けられた第２パターンに対応した第２凹部５７と、を備えることを特徴とする。
【選択図】 図３

Description

本発明は、隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器
に関する。
電子回路又は集積回路等に使用される所定パターンからなる配線等を形成する方法としては、例えば、フォトリソグラフィー法が広く利用されている。このフォトリソグラフィー法は、真空装置、露光装置等の大規模な設備が必要となる。そして、上記装置では所定パターンからなる配線等を形成するために、複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高いという課題がある。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に所定パターンからなる配線等を形成する方法が提案されている（例えば、特許文献１、特許文献２参照）。このインクジェット法では、パターン用の液体材料（機能液）を基板に直接パターン配置し、その後熱処理やレーザー照射を行ってパターンに変換する。従って、この方法によれば、フォトリソグラフィー工程が不要となり、プロセスが大幅に簡略化されるとともに、パターン位置に原材料を直接配置することができるので、使用量も削減できるというメリットがある。
特開平１１−２７４６７１号公報 特開２０００−２１６３３０号公報
さて、近年、デバイスを構成する回路の高密度化が進み、例えば配線についてもさらなる微細化、細線化が要求されている。上述した液滴吐出法を用いたパターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細なパターンを安定的に形成するのが困難であった。特に、パターンを導電膜とする場合には、上述した液滴の広がりによって、液だまり（バルジ）が生じ、それが断線や短絡等の不具合の発生原因となるおそれがあった。
そこで、配線の形成領域を区画するバンクを形成し、このバンク表面が撥液化された状態で配線の形成領域に向けて機能液を吐出することによって、液滴吐出法によって吐出した機能液の飛翔径よりも幅が狭い配線を形成する技術も提案されている。このように、配線の形成領域を区画するバンクを形成することによって、機能液の一部がバンクの上面に吐出された場合であっても、バンク上面は撥液処理されているため、配線の形成領域に全てに機能液が流れ込むようになっている。
しかしながら、近年、機能液の一部がバンクの上面に触れると、バンクの上面に微細な残渣が残ることが確認された。例えば機能液が導電性を有している場合には残渣も導電性を有していることとなり、上述のようにバンクの上面に残渣が残ると、配線パターン自体の電気的特性やこの配線を用いたデバイスの特性が変化することが懸念される。
本発明は、上記課題に鑑みてなされたものであり、細い線状の微細パターンを、精度よく安定して形成することができるバンク構造体、パターン形成方法、及び電気光学装置、電子機器を提供することを目的とする。
本願発明は、上記課題を解決するために、機能液により形成するパターンに対応した凹部が設けられた隔壁構造体であって、第１パターンに対応して設けられた第１凹部と、前記第１凹部の一部に前記第１凹部よりも幅が広く、かつ、外周の少なくとも一部に円弧を有する形状に設けられた第２パターンに対応した第２凹部と、を備えることを特徴とする。
ここで、第１凹部の幅とは、第１凹部の長手方向に対して直交する方向の第１凹部の一端部から他端部までの距離である。第２凹部の幅とは、第２凹部の中心を通過する軸と第２凹部の外周とが重なる点の一端部と他端部の距離が最小となる距離である。
一般的に、パターン形成時の機能液の濡れ広がりを防止するために設けられる隔壁の凹部は、矩形状に形成されている。また、パターンを液滴吐出法により形成する場合、液滴吐出装置から吐出される機能液の着弾形状は円形状である。従って、例えば、第１パターンの幅が、吐出される機能液の飛翔径の幅よりも狭い場合、機能液の一部が隔壁上面に残留する。これに対して、本発明によれば、第２凹部は、第１凹部より幅が広く、かつ、外周の少なくとも一部に円弧を有する形状である。従って、第２凹部の幅は、液滴吐出装置から吐出される機能液の飛翔径に対応した大きさとなる。そのため、吐出される機能液は、第２凹部からはみ出さずに収容される。これにより、所望の形状を有するパターンを形成することができるとともに、隔壁上面の残渣による短絡等を防止し、所望の電気的特性を有するパターンを実現することができる。
また本発明の隔壁構造体は、前記第２凹部が、平面視正円形状であることも好ましい。
この構成によれば、機能液を配置する領域の形状が、吐出される機能液の平面的な形状と等しくなる。ここで、例えば、第２凹部を矩形状とした場合、吐出される機能液が第２凹部の角部に濡れ広がりにくく、所望の形状を有するパターンを形成することができない場合がある。従って、第２凹部の形状を正円形状とすることで、機能液の吐出領域を最小面積とすることができ、機能液のコスト削減を図ることができる。さらに、吐出された機能液を、隔壁上面にはみ出させることなく、第２凹部に収容することができる。
また本発明の隔壁構造体は、前記第１パターンに接続され、かつ、前記第１パターンよりも幅が広い第３パターンに対応して設けられた第３凹部を備えることも好ましい。
一般的に、微細パターンである第１パターンを形成する場合、微細パターンの幅が機能液の飛翔径よりも小さいときには、直接、第１パターンに対応する凹部に機能液を吐出することは困難である。これに対して、本発明では、第３凹部は、第１パターンよりも幅広に形成されている。従って、第３凹部に吐出される機能液を、毛細管現象を利用することによって、第３凹部よりも狭いパターンである第１凹部に配置することができる。さらに、第１凹部は、一端が第２凹部に接続され、他端が第３凹部に接続されている。従って、第１凹部の両端から機能液が流入され、第１凹部の全体に均一に機能液を濡れ広がらせることができる。よって、所望の形状を有するパターンを形成することができ、電気的特性に優れたパターンを形成することができる。
また本発明の隔壁構造体は、前記第２パターンに接続されて設けられた第３パターンに対応した第３凹部を備えることも好ましい。
この構成によれば、第３パターンに対応した第３凹部は、第２パターンに接続されて設けられている。そのため、吐出される機能液の飛翔径が第１凹部の幅よりも大きい場合でも、第２凹部によって、吐出される機能液を隔壁からはみ出さずに収容して、第３凹部に機能液を濡れ広がらせることができる。よって、所望の形状を有するパターンを形成することができ、電気的特性に優れたパターンを形成することができる。
また本発明の隔壁構造体の形成方法は、基板上に複数のパターンに対応した凹部を有する隔壁構造体を形成する方法であって、前記基板上に隔壁材を塗布する工程と、前記隔壁材に第１パターンに対応した第１凹部を形成する工程と、前記隔壁材に前記第１凹部の一部に前記第１凹部よりも幅が広く、かつ、外周の少なくとも一部に円弧を有する形状に設けられた第２パターンに対応した第２凹部を形成する工程と、を有することを特徴とする。
本発明の隔壁構造体の形成方法によれば、第２凹部は、第１凹部より幅が広く、かつ、外周の少なくとも一部に円弧を有する形状である。従って、第２凹部の幅は、液滴吐出装置から吐出される機能液の飛翔径に対応した大きさとなる。そのため、吐出される機能液は、第２凹部からはみ出さずに収容される。これにより、所望の形状を有するパターンを形成することができるとともに、隔壁上面の残渣による短絡等を防止し、所望の電気的特性を有するパターンを実現することができる。
本発明のデバイスは、基板上に設けられた半導体層と、前記半導体層に接続されるソース電極及びドレイン電極と、絶縁層を介して前記半導体層に対向して設けられたゲート電極と、を備えるデバイスであって、上述した隔壁構造体と、前記隔壁構造体の前記第１及び第２凹部の各々の内部に配置されたパターンと、を備え、前記第１パターンが前記ドレイン電極であることを特徴とする。
上述したバンク構造体を用いることにより、バンク上面に機能液の残渣を残すことなく、所望の形状を有するドレイン電極を形成することができる。これにより、バンク上面に形成される配線等の短絡、断線等を防止して、電気的特性の優れたデバイスを提供することができる。
本発明のデバイスは、基板上に設けられた半導体層と、前記半導体層に接続されるソース電極及びドレイン電極と、絶縁層を介して前記半導体層に対向して設けられたゲート電極と、を備えるデバイスであって、上述した隔壁構造体と、前記隔壁構造体の前記第１、第２及び第３凹部の各々の内部に配置されたパターンと、を備え、前記第１パターンが前記ゲート電極であり、前記第３パターンが前記ゲート配線であることを特徴とする。
上述したバンク構造体を用いることにより、バンク上面に機能液の残渣を残すことなく、所望の形状を有するゲート配線及びゲート電極を形成することができる。これにより、バンク上面に形成される配線等の短絡、断線等を防止して、電気的特性の優れたデバイスを提供することができる。
本発明のデバイスは、基板上に設けられた半導体層と、前記半導体層に接続されるソース電極及びドレイン電極と、絶縁層を介して前記半導体層に対向して設けられたゲート電極と、を備えるデバイスであって、上述した隔壁構造体と、前記隔壁構造体の前記第１、第２及び第３凹部の各々の内部に配置されたパターンと、を備え、前記第１パターンが前記ソース配線であり、前記第３パターンが前記ソース電極であることを特徴とする。
上述したバンク構造体を用いることにより、バンク上面に機能液の残渣を残すことなく、所望の形状を有するソース配線及びソース電極を形成することができる。これにより、バンク上面に形成される配線等の短絡、断線等を防止して、電気的特性の優れたデバイスを提供することができる。
また本発明のデバイスは、前記ソース電極と前記半導体層とが平面的に重畳する面積と、前記ドレイン電極と前記半導体層とが平面的に重畳する面積とを略等しくすることも好ましい。
この構成によれば、信号遅延のない電気的特性に優れたデバイスを実現することができる。
また、本発明の電気光学装置は、上記デバイスを備えることを特徴とする。さらに、本発明の電子機器は、上記電気光学装置を備えることを特徴とする。
本発明によれば、電気的特性に優れたデバイスを備えているため、品質や性能の向上を図った電気光学装置及び電子機器を実現することができる。
ここで、本発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、無機ＥＬを用いる無機ＥＬ装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置：Field Emission Display）等がある。
［第１の実施の形態］
以下、本発明の最良の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさととするため、各層や各部材ごとに縮尺を適宜変更している。
（液滴吐出装置）
まず、本実施形態において、薄膜パターンを形成するための液滴吐出装置について図１を参照して説明する。
図１は、本発明のパターン形成方法に用いられる装置の一例として、液滴吐出法によって基板上に液体材料を配置する液滴吐出装置（インクジェット装置）ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
ステージ７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
Ｘ軸方向駆動軸４には、Ｘ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、液滴吐出ヘッド１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸５は、基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ２に液滴吐出ヘッド１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３にステージ７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構８は、液滴吐出ヘッド１をクリーニングするものである。クリーニング機構８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構８は、Ｙ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。従って、液滴吐出ヘッド１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。
このようにすれば、液滴吐出ヘッド１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Ｐとノズル面との距離を任意に調節することができるようにしてもよい。
図２は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図２において、液体材料（配線パターン用インク、機能液）を収容する液体室２１に隣接してピエゾ素子２２が設置されている。液体室２１には、液体材料を収容する材料タンクを含む液体材料供給系２３を介して液体材料が供給される。
ピエゾ素子２２は駆動回路２４に接続されており、この駆動回路２４を介してピエゾ素子２２に電圧を印加し、ピエゾ素子２２を変形させることにより、液体室２１が変形し、ノズル２５から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子２２の歪み速度が制御される。
なお、液体材料の吐出原理としては、上述した圧電体素子であるピエゾ素子を用いてインクを吐出させるピエゾ方式の他にも、液体材料を加熱し発生した泡（バブル）により液体材料を吐出させるバブル方式等、公知の様々な技術を適用することができる。このうち、上述したピエゾ方式では、液体材料に熱を加えないため、材料の組成等に影響を与えないという利点を有する。
ここで、機能液Ｌは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。導電性微粒子としては、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーテイング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
（バンク構造体）
次に、図３を参照して１画素を構成するバンク構造について詳細に説明する。図３は、１画素（ＴＦＴを含む）を構成するバンク構造を模式的に示した平面図である。図３では、本実施形態の理解を容易とするため、実際に１画素を構成する際に使用するバンク構造のみを抽出し、説明する。また、図３においては、便宜上、異なる層に形成される各バンクを共通にして図示及び説明をする。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
まず、図３に示す第１層目について、図３及び図４（ａ）を参照して詳細に説明する。
図４（ａ）は、図３に示す１画素を構成するバンク構造の１層目を抽出し拡大して示した平面図である。図３、４（ａ）に示すように、１画素を構成する１層目のバンク３４には、ゲート配線に対応するゲート配線溝部５５ａ（第３凹部）とゲート電極に対応するゲート電極溝部５６ａ（第１凹部）とが形成されている。
ゲート配線溝部５５ａは、Ｘ軸方向に延在して形成され、幅Ｈ１を有している。ゲート配線溝部５５ａの幅Ｈ１は、上述した液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と等しいか、あるいは大きくなるように形成されている。従って、ゲート配線溝部５５ａは、吐出される機能液Ｌがバンク３４上面からはみ出さないような構造となっている。
ゲート電極溝部５６ａは、Ｙ軸方向に延在して形成され、ゲート電極溝部５６ａの基端部は、ゲート配線溝部５５ａに対して略垂直に接続されている。また、ゲート電極溝部５６ａは幅Ｈ２を有しており、このゲート電極溝部５６ａの幅Ｈ２は、上記ゲート配線溝部５５ａの幅Ｈ１よりも狭く形成されている。詳細には、液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径よりも小さく形成されている。そのため、直接、ゲート電極溝部５６ａに対して、機能液Ｌを吐出することは困難である。そこで、本実施形態においては、ゲート配線溝部５５ａに吐出される機能液Ｌを毛細管現象により、ゲート電極溝部５６ａに供給することができるような構造となっている。
本実施形態においては、ゲート電極溝部５６ａの先端部には、ゲート電極補助溝部５７ａ（第２凹部）が平面視正円形状に形成されている。このゲート電極補助溝部５７ａは、ゲート電極溝部５６ａの一部を構成している。また、ゲート電極補助溝部５７ａの正円形状の幅は、液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と略等しいか、あるいは大きくなるように形成されている。即ち、本実施形態において、ゲート電極補助溝部５７ａは、機能液Ｌが吐出される領域Ｓ１となっており、機能液Ｌがバンク３４上面からはみ出さないような構造となっている。
このようにゲート電極補助溝部５７ａを設けることにより、ゲート電極溝部５６ａは、一端がゲート配線溝部５５ａに接続され、他端がゲート電極補助溝部５７ａに接続される。そして、ゲート配線溝部５５ａとゲート電極補助溝部５７ａとは、上述したように、機能液Ｌが吐出される領域となっている。そのため、ゲート電極溝部５６ａは、両端部から機能液Ｌがバンク３４上面にはみ出すことなく供給される。これにより、ゲート電極溝部５６ａの全体に機能液Ｌを濡れ広がらせることができ、所望の形状を有するパターンを形成することができる。
次に、図３に示す第２層目について、図３及び図４（ｂ）を参照して詳細に説明する。
図４（ｂ）は、図３に示す１画素を構成するバンク構造の２層目を抽出し拡大して示した平面図である。図３、４（ｂ）に示すように、１画素を構成する２層目のバンク３４には、ゲート配線及び電極用バンクの上層に、ソース配線に対応するソース配線溝部４２ａ（第２凹部）と、ソース電極溝部４３ａ（第３凹部）と、ドレイン電極に対応するドレイン電極溝部４４ａ（第１凹部）が形成されている。なお、ソース配線及び電極、ドレイン電極用バンクは、後述するように、ソース配線及び電極、ドレイン電極が形成された後に除去される。
ソース配線溝部４２ａは、Ｘ軸方向に延在するとともに、上述したゲート配線溝部５５ａに交差して形成されている。また、ソース配線溝部４２ａは幅Ｈ３を有しており、液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径よりも狭く形成されている。なお、ソース配線溝部４２ａの幅Ｈ３は、上述したゲート配線溝部５５ａのように、機能液Ｌの飛翔径と等しいか、あるいは大きく形成することも好ましい。
また、ソース電極溝部４３ａは、図３、図４（ｂ）に示すように、ソース配線溝部４２ａと上記ゲート配線溝部５５ａとの交差点近傍に、ソース配線溝部４２からＸ軸方向に延出して形成されている。
なお、本実施形態において、ソース配線溝部４２ａと、ソース電極溝部４３ａとを合わせた領域は、吐出される機能液Ｌの飛翔径よりも狭く、微細パターンとなっている。
ソース配線溝部４２ａには、ソース配線補助溝部４８ａ（第２凹部）が形成されている。図３、４（ｂ）に示すように、ソース配線補助溝部４８ａは、平面視正円形状に設けられ、ソース配線溝部４２ａとソース電極溝部４３ａの一部に重畳して設けられている。そして、ソース電極溝部４８の一部は、ソース電極溝部４３ａに対向して、ソース配線溝部４２ａから平面視半球状に延出して設けられている。ここで、ソース配線補助溝部４８ａの幅は、上述した液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と等しいか、あるいは大きくなるように形成されている。従って、ソース配線補助溝部４８ａは、機能液Ｌが吐出される領域Ｓ３となっており、機能液Ｌがバンク３４上面からはみ出さないような構造となっている。
また、図３、４（ｂ）に示すように、ソース電極溝部４３ａ，４３ａ間には、第２ソース配線補助溝部４７ａ（第２凹部）が形成されている。ソース配線補助溝部４７ａは、ソース配線溝部４２ａに略垂直に接続され、Ｘ軸方向に延在して形成されている。このソース配線補助溝部４７ａは、平面視正円形状に形成され、液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と略等しいか、あるいは大きくなるように形成されている。即ち、本実施形態において、ソース配線補助溝部４７ａは、機能液Ｌを吐出するための領域Ｓ３となっている。従って、このソース配線補助溝部４７ａに、機能液Ｌを吐出することにより、溝部から機能液Ｌをはみ出さずに配置することができ、ソース配線溝部４２ａに機能液Ｌを供給することができるようになっている。
続けて、図３、図４（ｃ）に示す２層目のバンクに形成されるドレイン電極溝部４４ａについて説明する。図４（ｃ）は、図３に示す１画素を構成するバンク構造の３層目を抽出し拡大して示した平面図である。図３の第２層目のバンク３４には、ドレイン電極に対応するドレイン電極溝部４４ａ（第１凹部）が形成されている。
ドレイン電極溝部４４ａは、ソース電極溝部４３ａに対向して形成されている。また、ドレイン電極溝部４４ａは、ソース電極溝部４３ａと同様に矩形状に形成され、ソース電極溝部４３ａとドレイン電極溝部４４ａの平面的な面積が略等しくなるように形成されている。
ドレイン電極溝部４４ａには、ドレイン電極補助溝部６２ａが形成されている。このドレイン電極補助溝部６２ａは、平面視正円形状をしており、その一部がドレイン電極溝部４４ａに重畳して設けられている。そして、ドレイン電極補助溝部６２ａは、ドレイン電極溝部４４ａから平面視半円形状に延出して形成されている。ここで、ドレイン電極補助溝部６２ａの幅は、上述した液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と等しいか、あるいは大きくなるように形成されている。本実施形態においては、ドレイン電極補助溝部６２ａは、機能液Ｌが吐出される領域Ｓ４となっており、機能液Ｌがバンク３４上面からはみ出さないような構造となっている。
次に、図３の第３層目について、図３を参照して詳細に説明する。
図３に示すように、画素電極に対応する画素電極溝部４５ａは、ゲート配線溝部５５ａとソース配線溝部４２ａとに区画される領域に形成されている。そして、画素電極溝部４５ａは、ドレイン電極溝部４４ａやドレイン電極補助溝部６２ａに一部が重畳するように形成されている。
本実施形態によれば、機能液Ｌを配置する領域（ゲート電極補助溝部５７ａ）の形状が、吐出される機能液Ｌの飛翔径の形状と等しくなる。従って、吐出された機能液Ｌを、バンク３４上面等にはみ出させることなく、ゲート電極補助溝部５７ａに収容して、ゲート電極溝部５６ａに供給することができる。ソース配線補助溝部４７ａ，４８ａ及びドレイン電極補助部６２についても、ゲート電極補助溝部５７ａと同様の作用効果を奏する。
（バンク構造体及びパターンの形成方法）
図５（ａ）〜（ｄ）、図６（ａ）〜（ｃ）は、バンク構造体及びパターンの形成方法を工程順に示した断面図である。なお、図５（ａ）〜（ｄ）は、図３に示すバンク構造体のＡ−Ａ‘線に沿った断面部分、即ち、ゲート電極溝部、ゲート配線溝部及びパターンの形成方法の工程を示した図である。図３に示すその他のバンク構造体を構成するソース電極溝部、ソース配線溝部、ドレイン電極溝部等の形成工程については、ゲート電極形成工程と同様であるため、本実施形態においては省略して説明している。
（バンク材塗布工程）
まず、図５（ａ）に示すように、スピンコート法により、基板４８の全面にバンク材を塗布する。基板４８としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板等の各種材料を使用することができる。また、バンク材は、感光性のポリシラザン、アクリル樹脂やポリイミド等からなる絶縁材料を用いることができる。これにより、バング材がレジストの機能を兼ね備えるため、レジスト塗布工程を省略することができる。
なお、この基板４８の基板表面に半導体膜、金属膜、誘電体膜、有機膜等の下地層を形成することも好ましい。また、上記バンク材の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート等の各種方法を適用することが可能である。
次に、図５（ｂ）、図６（ａ）に示すように、フォトリソグラフィー処理により、ゲート配線溝部５５ａ、ゲート電極溝部５６ａ及びゲート電極補助溝部５７ａを形成する。なお、以下のフォトリソグラフィー処理において現像処理に用いられている光化学反応としては、ポジ型のレジストを前提にしている。
具体的には、まず、露光装置により、フォトマスクを用いて、所定のマスクパターンをバンク３４に転写する。ここで、フォトマスクには、以下のようなパターンが開口されたマスクを用いている。ゲート配線溝部５５ａに対応する領域においては、ゲート配線溝部５５ａの幅Ｈ１が、液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と等しくなるか、あるいは、大きくなるように開口されたマスクを用いている。また、ゲート電極溝部５６ａに対応する領域においては、ゲート電極溝部ａの幅Ｈ２が液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径よりも狭くなるように開口されたマスクを用いている。さらに、ゲート電極補助溝部５７ａに対応する領域においては、ゲート電極補助溝部５７ａの形状が、平面視正円形状であり、この正円形状の幅が、液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と略等しくなるか、あるいは大きくなるように開口されたマスクを用いている。
続けて、マスクパターンを転写（露光処理）したバンク３４を現像処理する。本実施形態においては、ポジ型レジスト（バンク３４）を使用しているため、露光光が照射された領域のバンク３４が溶解する。これにより、図６（ａ）に示すように、バンク３４に、ゲート配線溝部５５ａ、ゲート電極溝部５６ａ及びゲート電極補助溝部５７ａが形成される。
（撥液化処理工程）
次に、基板４８の全面に塗布したバンク材の表面を、ＣＦ４、ＳＦ５、ＣＨＦ３等のフッ素含有ガスを処理ガスとしたプラズマ処理する。このプラズマ処理によりバンク材の表面を撥液性にする。撥液化処理法としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４ プラズマ処理法）を採用することができる。ＣＦ４ プラズマ処理の条件は、例えばプラズマパワーが５０〜１０００Ｗ、４フッ化メタンガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。
なお、上記処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。
（残渣処理工程）
次に、ゲート配線溝部５５ａ、ゲート電極溝部５６ａが形成されたバンク形成時のレジスト（有機物）残渣を除去するために、基板４８に対して残渣処理を施す。残渣処理の方法としては、現像液、酸等による各種方法を採用することができる。
（機能液配置工程）
次に、図５（ｃ）、図６（ｂ）に示すように、液滴吐出装置ＩＪにより、ゲート配線溝部５５ａ及びゲート電極溝部５６ａに配線パターン形成材料である機能液Ｌを吐出する。なお、本実施形態において、ゲート電極溝部５６ａは微細配線パターンであるため、液滴吐出装置ＩＪでは機能液Ｌを直接吐出することは困難である。従って、ゲート電極溝部５６ａへの機能液Ｌの吐出は、上述したように、ゲート配線溝部５５ａに配置した機能液Ｌを毛細管現象によってゲート電極溝部５６ａに流入させる方法により行う。
具体的には、まず、図５（ｃ）、図６（ｂ）に示すように、ゲート配線溝部５５ａに機能液Ｌを吐出する。ここで、吐出する機能液Ｌの一部は、ゲート配線溝部５５ａとゲート電極溝部５６ａとの接続部、詳細には、ゲート電極溝部５６ａの幅Ｈ２の中心をＹ軸方向に通過する軸と、ゲート配線溝部５５ａの幅Ｈ１の中点をＸ軸方向に通過する軸と、が交差する領域に吐出する。即ち、吐出された機能液Ｌが、毛細管現象により、最短距離でゲート電極溝部５６ａに流入する領域に機能液Ｌを吐出する。続けて、同様にして、液滴吐出装置ＩＪにより、ゲート電極補助溝部５７ａの領域Ｓ１に機能液Ｌを吐出する。
液滴吐出装置ＩＪによってゲート配線溝部５５ａに配置された機能液Ｌは、図５（ｃ）、図６（ｂ）に示すように、ゲート配線溝部５５ａ内部において濡れ広がる。同様に、ゲート電極補助溝部５７ａに配置された機能液Ｌは、図５（ｃ）、図６（ｂ）に示すように、ゲート電極補助溝部５７ａ内部において濡れ広がる。
そして、ゲート配線溝部５５ａ及びゲート電極補助溝部５７ａに濡れ広がると同時に、機能液Ｌは、図６（ｃ）に示すように、毛細管現象により、ゲート電極溝部５６ａに流入する。従って、ゲート電極溝部５６ａの両端から機能液Ｌを供給することができる。このような工程により、ゲート電極５６が形成される。同様に、ゲート配線溝部５５ａに機能液Ｌが濡れ広がることにより、ゲート配線５５が形成される。なお、本実施形態においては、ゲート電極補助溝部５７ａに配置された機能液Ｌによって形成されたパターン（以下、ゲート電極補助部５７と称する（第２凹部））は、ゲート電極５６として機能し、ゲート電極５６の一部を構成している。
（中間乾燥工程）
次に、ゲート配線溝部５５ａ，ゲート電極溝部５６に機能液Ｌを配置してゲート配線５５，ゲート電極溝部５６を形成した後、必要に応じて乾燥処理を行う。中間乾燥工程後、所望の膜厚にするために、機能液配置工程を繰り返しても良い。乾燥処理は、例えば、基板４８を加熱する通常のホットプレート、電気炉、ランプアニールその他の各種方法により行うことが可能である。ここで、ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌ等のエキシマレーザー等を光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。
（焼成工程）
機能液Ｌの吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング材がコーティングされている場合には、このコーティング材も除去する必要がある。そのため、吐出工程後の基板には熱処理及び／又は光処理が施される。
熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、水素、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。
例えば、有機物からなるコーティング材を除去するためには、約３００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行うことが好ましい。
以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、所定の厚みの導電性膜に変換されることで、図５（ｄ）に示すように、連続した膜としての導電性パターン、即ちゲート電極５６、ゲート配線５５を形成することができる。
本実施形態のバンク構造体の形成方法によれば、機能液Ｌを配置する領域（ゲート電極補助溝部５７ａ）の形状は、吐出される機能液Ｌの飛翔径の形状と等しくなる。従って、吐出された機能液Ｌを、ゲート電極補助溝部５７ａに収容して、バンク３４上面等にはみ出させることなく、ゲート電極溝部５６ａに供給することができる。
<画素の構造>
次に、上述した本実施形態のバンク構造を利用して形成した画素及び画素の形成方法について図７〜図９を参照して説明する。
図７は、本実施形態の１画素４０の構造を示した平面図である。
図７に示すように、画素４０は、基板４８上に、Ｘ軸方向に延在するゲート配線５５（第３パターン）と、ゲート配線５５からＹ軸方向に延出して形成されるゲート電極５６（第１パターン）とを備えている。また、画素４０は、ゲート配線５５に交差してＹ軸方向に形成されるソース配線４２（第１パターン）と、ソース配線４２からＸ軸方向に延出して形成されるソース電極４３（第３パターン）とを備え、さらに、ソース電極４３に対向して形成されるドレイン電極４４（第１パターン）と、ドレイン電極４４に接続される画素電極４５とを備えている。
ゲート電極５６は、図７に示すように、先端部に平面視正円形状に形成されている。このゲート電極５６の先端部は、上述した、機能液Ｌを吐出するためのゲート電極補助部５７である。このように、本実施形態において、ゲート電極補助部５７は、ゲート電極５６に接続され、ゲート電極５６として機能しており、ゲート電極５６の一部を構成している。
同様に、ソース配線４２は、図７に示すように、一部に平面視半円形状に延出する部分と、平面視円形状に延出する部分とが形成されている。これらの部分は、上述した、機能液Ｌを吐出するためのソース配線補助溝部４７ａ，４８ａに形成されたパターン４７，４８（以下、ソース配線補助部４７，４８と称する（第２凹部））である。このように、本実施形態において、ソース配線補助溝部４７，４８は、ソース配線４２に接続され、ソース配線４２として機能しており、ソース配線４２の一部を構成している。
さらに、同様に、ドレイン電極４４は、図７に示すように、一部に平面視半円形状に延出する部分が形成されている。この部分は、上述した、機能液Ｌを吐出するためのドレイン配線補助溝部６２ａに形成されたパターン６２（以下、ドレイン電極補助部６２と称する（第２凹部））である。このように、本実施形態において、ドレイン電極補助部６２は、ドレイン電極に接続され、ドレイン電極４４として機能しており、ドレイン電極４４の一部を構成している。
また、画素電極４５は、コンタクトホール４９を介して、ドレイン電極４４と電気的に接続されている。
ここで、図７に示すように、ゲート電極５６の幅は、ゲート配線５５の幅よりも狭く形成されている。例えば、ゲート電極５６の幅は１０μｍであり、ゲート配線５５の幅は２０μｍである。また、ソース電極４３の幅は、ソース配線４２の幅よりも狭く形成されている。例えば、ソース電極４３の幅は１０μｍであり、ソース配線４２の幅は２０μｍである。このように形成することにより、機能液Ｌを直接吐出することができない微細パターン（ゲート電極５６，ソース電極４３）であっても、毛細管現象を利用することにより、機能液Ｌを微細パターンに流入させることができる。
また、図７及び後述する図８に示すように、ゲート電極５６とソース電極４３及びドレイン電極４４との間にはアモルファスシリコン膜４６（半導体層）が形成されている。本実施形態においては、ソース電極４３とアモルファスシリコン膜４６とが平面的に重畳する面積と、ドレイン電極４４とアモルファスシリコン膜４６とが平面的に重畳する面積とが略等しくなっている。これにより、電気的特性に優れたＴＦＴ３０を実現することができる。
このように、ゲート電極補助部５７、ソース配線補助部４８及びドレイン電極補助部６２は、機能液Ｌの飛翔径よりと略等しい幅を有する円形状である。そのため、機能液Ｌを吐出する領域を最小面積とすることができ、機能液Ｌのコスト低減を図ることができる。さらに、ゲート電極補助部５７においては、隣接して形成される画素電極４５の開口率を低下を最小限に抑えることができる。
<画素の形成方法>
図８（ａ）〜（ｅ）は、図７に示すＡ−Ａ‘線に沿った画素の形成工程を示した断面図である。
本実施形態においては、上述したバンク構造体及びパターンの形成方法を利用して、ボトムゲート型のＴＦＴ３０のゲート電極、ソース電極、ドレイン電極等を有する画素を形成する。なお、以下の説明においては、上述した図５（ａ）〜（ｄ）及び図６（ａ）〜（ｃ）に示すパターン形成工程と同様の工程を経るため、かかる工程についての説明は省略する。また、上記実施形態に示す構成要素と共通の構成要素については同一の符号を付す。
図８（ａ）に示すように、図５（ａ）〜（ｄ）に示す工程により形成された配線パターンを含むバンク平坦面上に、プラズマＣＶＤ法等により、ゲート絶縁膜３９を成膜する。ここで、ゲート絶縁膜３９は窒化シリコンからなる。次に、ゲート絶縁膜３９上にアモルファスシリコン膜を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、図８（ａ）に示すように、所定形状にパターニングしてアモルファスシリコン膜４６を形成する。
次に、アモルファスシリコン膜４６上にコンタクト層４７（ｎ+シリコン膜）を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、図８（ａ）に示すように所定形状にパターニングする。
次に、図８（ｂ）に示すように、スピンコート法等により、コンタクト層４７上を含む全面にバンク材３４ｂを塗布する。ここで、バンク材３４ｂを構成する材料としては、形成後に光透過性と撥液性を備える必要があるため、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。そして、このバンク材３４ｂに撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す。また、このような処理の代わりに、バンクの素材自体に予め撥液成分（フッ素基等）を充填しておくことも好ましい。この場合には、ＣＦ４プラズマ処理等を省略することができる。以上のようにして撥液化されたバンク材３４ｂの機能液Ｌに対する接触角としては、４０度以上を確保することが好ましい。
次に、１画素ピッチの１／２０〜１／１０となるソース・ドレイン電極用バンク３４ｂを形成する。具体的には、まず、フォトリソグラフィー処理により、ゲート絶縁膜３９の上面に塗布したバンク材３４のソース電極４３に対応する位置にソース電極用溝部４３ａを形成し、同様にドレイン電極４４に対応する位置にドレイン電極用溝部４４ａを形成する。
次に、ソース・ドレイン電極用バンク３４ｂに形成したソース電極用溝部４３ａ及びドレイン電極用溝部４４ａに機能液Ｌを配置して、ソース電極４３及びドレイン電極４４を形成する。具体的には、まず、液滴吐出装置ＩＪによって、ソース配線用溝部に機能液Ｌを配置する（図示省略）。ソース電極用溝部４３ａの幅は、ソース配線用溝部の幅よりも狭く形成されている。そのため、ソース配線用溝部に配置した機能液Ｌは、毛細管現象によりソース電極用溝部４３ａに流入する。これにより、図８（ｃ）に示すように、ソース電極４３が形成される。同様の方法により、ドレイン電極４４が形成される。
次に、図８（ｃ）に示すように、ソース電極４３及びドレイン電極４４を形成した後、ソース・ドレイン電極用バンク３４ｂを除去する。そして、コンタクト層４７上に残ったソース電極４３及びドレイン電極４４の各々をマスクとして、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のＮ＋型シリコン膜をエッチングする。このエッチング処理により、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のＮ＋シリコン膜が除去され、Ｎ＋シリコン膜の下層に形成されるアモルファスシリコン膜４６の一部が露出する。このようにして、ソース電極４３の下層には、Ｎ＋シリコンからなるソース領域３２が形成され、ドレイン電極４４の下層には、Ｎ＋シリコンからなるドレイン領域３３が形成される。そして、これらのソース領域３２及びドレイン領域３３の下層には、アモルファスシリコンからなるチャネル領域（アモルファスシリコン膜４６）が形成される。
以上説明した工程により、ボトムゲート型のＴＦＴ３０を形成する。
次に、図８（ｄ）に示すように、ソース電極４３、ドレイン電極４４、ソース領域３２、ドレイン領域３３、及び露出したシリコン層上に、蒸着法、スパッタ法等によりパッシベーション膜３８（保護膜）を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、後述する画素電極４５が形成されるゲート絶縁膜３９上のパッシベーション膜３８を除去する。同時に、画素電極４５とソース電極４３とを電気的に接続するために、ドレイン電極４４上のパッシベーション膜３８にコンタクトホール４９を形成する。
次に、図８（ｅ）に示すように、画素電極４５が形成されるゲート絶縁膜３９を含む領域に、バンク材を塗布する。ここで、バンク材は、上述したように、アクリル樹脂、ポリイミド樹脂等の材料を含有している。続けて、このバンク材（画素電極バンク用３４ｃ）上面にプラズマ処理等により撥液処理を施す。次に、フォトリソグラフィー処理により、画素電極４５が形成される領域に画素電極用溝部を形成し、画素電極バンク用３４ｃを形成する。
次に、インクジェット法により、上記画素電極バンク用３４ｃに区画された領域にＩＴＯ（Indium Tin Oxide）からなる画素電極４５を形成する。また、画素電極４５を上述したコンタクトホール４９に充填させることによって、画素電極４５とドレイン電極４４との電気的接続が確保される。なお、本実施形態においては、画素電極バンク用３４ｃの上面に撥液処理を施す。そのため、画素電極４５を画素電極用溝部からはみ出すことなく形成することができる。
［第２の実施の形態］
以下に、本実施形態について図面を参照して説明する。本実施形態においては、ＴＦＴ３０を構成するドレイン電極４４に対応するドレイン電極溝部４４ａの構造について説明する。
上記第１実施形態においては、ドレイン電極に対応するドレイン電極溝部４４ａを平面視矩形状に形成していた。これに対して、本実施形態においては、ドレイン電極溝部４４４４ａの形状を平面視Ｌ字状に形成している点において異なる。その他の基本構成は第１の実施形態と同様であり、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図９（ａ）、（ｂ）は、本実施形態のドレイン電極４４に対応するドレイン電極溝部４４ａの構造を示した平面図である。ここで、ドレイン電極溝部４４ａの内側とは、Ｌ字状のドレイン電極溝部４４ａの長辺が交差する鋭角側であり、外側とは、内側とは反対側の領域である。
図９（ａ）に示すように、ドレイン電極補助溝部６２ａは、Ｌ字状に形成されるドレイン電極溝部４４ａの屈曲部の内側に、平面視円形状に形成されている。詳細には、ドレイン電極補助溝部６２ａは、ドレイン電極溝部４４ａの一部に重畳して形成され、ドレイン電極溝部４４ａの屈曲部から平面視扇形状に延出した状態となっている。このように、ドレイン電極補助溝部６２ａは、ドレイン電極溝部４４ａに接続され、ドレイン電極４４の一部を構成している。また、ドレイン電極補助溝部６２ａの幅は、液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と略等しいか、あるいは大きくなるように形成されている。即ち、本実施形態において、ドレイン電極補助溝部６２ａは、機能液Ｌを吐出するための領域Ｓ４となり、機能液Ｌがバンク３４上面からはみ出さないような構造となっている。
また、ドレイン電極溝部４４ａに形成するドレイン電極補助溝部６２ａを図９（ａ）に示す位置と異なる位置に形成することも好ましい。具体的には、Ｌ字状に形成されるドレイン電極溝部４４ａの両先端部の内側に、平面視円形状に形成されている。詳細には、ドレイン電極補助溝部６２ａは、ドレイン電極溝部４４ａの一部に重畳して形成され、ドレイン電極溝部４４ａから内側方向に半円形状に延出した状態となっている。このように、ドレイン電極補助溝部６２ａは、ドレイン電極溝部４４ａに接続され、ドレイン電極４４の一部を構成している。また、ドレイン電極補助溝部６２ａの幅は、液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径と略等しいか、あるいは大きくなるように形成されている。即ち、本実施形態において、ドレイン電極補助溝部６２ａは、機能液Ｌを吐出するための領域Ｓ４となり、機能液Ｌがバンク３４上面からはみ出さないような構造となっている。
このように、ドレイン電極４４がＬ字状に形成され、ドレイン電極４４の幅が、吐出される機能液Ｌの飛翔径よりも小さい場合であっても、ドレイン電極補助溝部６２ａを設けることにより、バンク３４上面に機能液Ｌの残渣を残すことなく、所望の形状のドレイン電極４４を形成することができる。
<電気光学装置>
次に、上記バンク構造を有するパターン形成方法により形成した画素を備える本発明の電気光学装置の一例である液晶表示装置について説明する。
図１０は、本発明にかかる液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図である。図１１は図１０のＨ−Ｈ’線に沿う断面図である。図１２は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
図１１及び図１２において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図１２に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループごとに供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図１２に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
次に、上記電気光学装置（液晶表示装置１００）とは別の実施形態について説明する。
図１３は、上記バンク構造及びパターン形成方法により形成した画素を備える有機ＥＬ装置の側断面図である。以下、図１３を参照しながら、有機ＥＬ装置の概略構成を説明する。
図１３において、有機ＥＬ装置４０１は、基板４１１、回路素子部４２１、画素電極４３１、バンク部４４１、発光素子４５１、陰極４６１（対向電極）、及び封止基板４７１から構成された有機ＥＬ素子４０２に、フレキシブル基板（図示略）の配線及び駆動ＩＣ（図示略）を接続したものである。回路素子部４２１は、アクティブ素子であるＴＦＴ６０が基板４１１上に形成され、複数の画素電極４３１が回路素子部４２１上に整列して構成されたものである。そして、ＴＦＴ６０を構成するゲート配線６１が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極４３１間にはバンク部４４１が格子状に形成されており、バンク部４４１により生じた凹部開口４４４に、発光素子４５１が形成されている。なお、発光素子４５１は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機ＥＬ装置４０１は、フルカラー表示を実現するものとなっている。陰極４６１は、バンク部４４１及び発光素子４５１の上部全面に形成され、陰極４６１の上には封止用基板４７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置４０１の製造プロセスは、バンク部４４１を形成するバンク部形成工程と、発光素子４５１を適切に形成するためのプラズマ処理工程と、発光素子４５１を形成する発光素子形成工程と、陰極４６１を形成する対向電極形成工程と、封止用基板４７１を陰極４６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口４４４、すなわち画素電極４３１上に正孔注入層４５２及び発光層４５３を形成することにより発光素子４５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層４５２を形成するための液状体材料を各画素電極４３１上に吐出する第１吐出工程と、吐出された液状体材料を乾燥させて正孔注入層４５２を形成する第１乾燥工程とを有している。また、発光層形成工程は、発光層４５３を形成するための液状体材料を正孔注入層４５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層４５３を形成する第２乾燥工程とを有している。なお、発光層４５３は、前述したように赤、緑、青の３色に対応する材料によって３種類のものが形成されるようになっており、したがって前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。
また、本発明にかかるデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
<電子機器>
次に、本発明の電子機器の具体例について説明する。
図１４は、携帯電話の一例を示した斜視図である。図１４において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１４に示す電子機器は、上記実施形態のバンク構造を有するパターン形成方法により形成された液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
次に、本発明のバンク構造を有するパターン形成方法によって形成されるパターンを、アンテナ回路に適用した例について説明する。
図１５は、本実施形態例に係る非接触型カード媒体を示しており、非接触型カード媒体４００は、カード基体４０２とカードカバー４１８から成る筐体内に、半導体集積回路チップ４０８とアンテナ回路４１２を内蔵し、図示されない外部の送受信機と電磁波又は静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
本実施形態では、上記アンテナ回路４１２が、本発明のパターン形成方法に基づいて形成されている。そのため、上記アンテナ回路４１２の微細化や細線化が図られ、高い品質や性能を得ることができる。
なお、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明はかかる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態においては、機能液を吐出するための吐出領域の形状を平面視円形に形成した。これに代えて、吐出領域の形状を外周の少なくとも一部に円弧を有する形状に形成することも好ましい。具体的には、楕円形状、トラック形状等の種々の形状を採用することが可能である。
また、上記実施形態においては、フォトリソグラフィー処理及びエッチング処理により、バンクに所望の溝部（例えば、ゲート電極溝部等）を形成していた。これに代えて、レーザーを用いてバンクにパターニングすることにより、所望の溝部を形成することも好ましい。
図１は、本発明の液滴吐出装置の概略構成を示す斜視図である。 図２は、ピエゾ方式による液状体の吐出原理を説明するための図である。 図３は、バンク構造を模式的に示す平面図である。 図４の（ａ）〜（ｃ）は、ゲート電極、ソース電極及びドレイン電極の各々に対応するバンクの構造を模式的に示す平面図である。 図５の（ａ）〜（ｄ）は、配線パターンの形成方法を示す断面図である。 図６の（ａ）〜（ｃ）は、配線パターンの形成方法を示す断面図である。 図７は、表示領域である１画素を模式的に示す平面図である。 図８の（ａ）〜（ｅ）は、１画素の形成工程を示す断面図である。 図９の（ａ）、（ｂ）は、別の実施形態のドレイン電極に対応するバンク構造を模式的に示す平面図である。 図１０は、液晶表示装置を対向基板の側から見た平面図である。 図１１は、図１０のＨ−Ｈ’線に沿う液晶表示装置の断面図である。 図１２は、液晶表示装置の等価回路図である。 図１３は、有機ＥＬ装置の部分拡大断面図である。 図１４は、本発明の電子機器の具体例を示す図である。 図１５は、非接触型カード媒体の分解斜視図である。
符号の説明
Ｌ…機能液、 ３４…バンク（隔壁）、 ４２…ソース配線（第１パターン）、 ４２ａ…ソース配線溝部（第１凹部）、 ４３…ソース電極（第３パターン）、 ４３ａ…ソース電極溝部（第３パターン）、 ４８…ソース配線補助部（第２パターン）、 ４８ａ…ソース配線補助溝部（第２凹部）、 ４４…ドレイン電極（第１パターン）、 ４４ａ…ドレイン電極溝部（第１凹部）、 ４６…アモルファスシリコン膜（半導体層）、 ４９…ドレイン電極補助部（第２パターン）、 ４９ａ…ドレイン電極補助溝部（第２凹部）、 ５５…ゲート配線（第３パターン）、 ５５ａ…ゲート配線溝部（第３凹部）、 ５６…ゲート電極（第１パターン）、 ５６ａ…ゲート電極溝部（第１凹部）、 ５７…ゲート電極補助溝部（第２凹部）、 ５７ａ…ゲート電極補助部（第２パターン）、 ６２…ドレイン電極補助部（第２パターン）、 ６２ａ…ドレイン電極補助溝部（第２凹部）

Claims (11)

  1. 機能液により形成するパターンに対応した凹部が設けられた隔壁構造体であって、
    第１パターンに対応して設けられた第１凹部と、
    前記第１凹部の一部に前記第１凹部よりも幅が広く、かつ、外周の少なくとも一部に円弧を有する形状に設けられた第２パターンに対応した第２凹部と、
    を備えることを特徴とする隔壁構造体。
  2. 前記第２凹部が、平面視正円形状であることを特徴とする請求項１に記載の隔壁構造体。
  3. 前記第１パターンに接続され、かつ、前記第１パターンよりも幅が広い第３パターンに対応して設けられた第３凹部を備えることを特徴とする請求項１又は請求項２に記載の隔壁構造体。
  4. 前記第２パターンに接続されて設けられた第３パターンに対応した第３凹部を備えることを特徴とする請求項１又は請求項２に記載の隔壁構造体。
  5. 基板上に複数のパターンに対応した凹部を有する隔壁構造体を形成する方法であって、
    前記基板上に隔壁材を塗布する工程と、
    前記隔壁材に第１パターンに対応した第１凹部を形成する工程と、
    前記隔壁材に前記第１凹部の一部に前記第１凹部よりも幅が広く、かつ、外周の少なくとも一部に円弧を有する形状に設けられた第２パターンに対応した第２凹部を形成する工程と、
    を有することを特徴とする隔壁構造体の形成方法。
  6. 基板上に設けられた半導体層と、前記半導体層に接続されるソース電極及びドレイン電極と、絶縁層を介して前記半導体層に対向して設けられたゲート電極と、を備えるデバイスであって、
    前記請求項１又は請求項２に記載の隔壁構造体と、前記隔壁構造体の前記第１及び第２凹部の各々の内部に配置されたパターンと、を備え、
    前記第１パターンが前記ドレイン電極であることを特徴とするデバイス。
  7. 基板上に設けられた半導体層と、前記半導体層に接続されるソース電極及びドレイン電極と、絶縁層を介して前記半導体層に対向して設けられたゲート電極と、を備えるデバイスであって、
    前記請求項３に記載の隔壁構造体と、前記隔壁構造体の前記第１、第２及び第３凹部の各々の内部に配置されたパターンと、を備え、
    前記第１パターンが前記ゲート電極であり、前記第３パターンが前記ゲート配線であることを特徴とするデバイス。
  8. 基板上に設けられた半導体層と、前記半導体層に接続されるソース電極及びドレイン電極と、絶縁層を介して前記半導体層に対向して設けられたゲート電極と、を備えるデバイスであって、
    前記請求項４に記載の隔壁構造体と、前記隔壁構造体の前記第１、第２及び第３凹部の各々の内部に配置されたパターンと、を備え、
    前記第１パターンが前記ソース配線であり、前記第３パターンが前記ソース電極である
    ことを特徴とするデバイス。
  9. 前記ソース電極と前記半導体層とが平面的に重畳する面積と、前記ドレイン電極と前記半導体層とが平面的に重畳する面積とが略等しいことを特徴とする請求項７又は請求項８に記載のデバイス。
  10. 請求項６乃至請求項９のいずれか１項に記載のデバイスを備えることを特徴とする電気光学装置。
  11. 請求項１０に記載の電気光学装置を備えることを特徴とする電子機器。
JP2004298450A 2004-10-13 2004-10-13 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器 Pending JP2006114585A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004298450A JP2006114585A (ja) 2004-10-13 2004-10-13 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器
US11/223,015 US7667232B2 (en) 2004-10-13 2005-09-12 Bank structure, method of forming bank structure, device, electro-optical device and electronic apparatus
DE602005027789T DE602005027789D1 (de) 2004-10-13 2005-09-27 Überhöhungsstruktur zur Erzeugung von Drahtformungsgebieten
EP05021029A EP1648210B1 (en) 2004-10-13 2005-09-27 Bank structure for defining wire-formation regions
KR1020050091828A KR100715298B1 (ko) 2004-10-13 2005-09-30 반도체 디바이스, 액정 표시 장치, 유기 ｅｌ장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법
TW094134897A TW200627548A (en) 2004-10-13 2005-10-06 Bank structure, method of forming bank structure, device, electro-optical device and electronic apparatus
CNB2005101085934A CN100531520C (zh) 2004-10-13 2005-10-10 隔壁结构体及其形成方法、器件、电光学装置及电子仪器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004298450A JP2006114585A (ja) 2004-10-13 2004-10-13 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006245756A Division JP4042798B2 (ja) 2006-09-11 2006-09-11 配線パターンの形成方法及びデバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2006114585A true JP2006114585A (ja) 2006-04-27

Family

ID=35520744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004298450A Pending JP2006114585A (ja) 2004-10-13 2004-10-13 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器

Country Status (7)

Country Link
US (1) US7667232B2 (ja)
EP (1) EP1648210B1 (ja)
JP (1) JP2006114585A (ja)
KR (1) KR100715298B1 (ja)
CN (1) CN100531520C (ja)
DE (1) DE602005027789D1 (ja)
TW (1) TW200627548A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006208750A (ja) * 2005-01-28 2006-08-10 Future Vision:Kk 表示装置用基板とその製造方法、及びこの表示装置用基板を用いた表示装置
JP2007017820A (ja) * 2005-07-11 2007-01-25 Future Vision:Kk 表示装置とその製造方法
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
WO2020065859A1 (ja) * 2018-09-27 2020-04-02 シャープ株式会社 表示装置及び表示装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4235921B2 (ja) * 2006-09-21 2009-03-11 株式会社フューチャービジョン 液晶表示パネルの製造方法および液晶表示パネル
CN108539043B (zh) * 2018-04-12 2020-07-17 京东方科技集团股份有限公司 一种oled显示面板及其制造方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445495B2 (ja) * 1997-07-23 2003-09-08 株式会社東芝 半導体装置
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
EP1446835A2 (en) * 2001-09-24 2004-08-18 Koninklijke Philips Electronics N.V. Assembly for a thin-film optical device, organic electroluminescent display device and method of manufaturing same
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP3623209B2 (ja) 2002-06-18 2005-02-23 松下電器産業株式会社 半導体装置及びその製造方法
JP4098039B2 (ja) * 2002-08-30 2008-06-11 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4090954B2 (ja) 2003-07-08 2008-05-28 株式会社リコー 基板、基板用基体及び基板の製造方法並びに該製造方法に用いられる版

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006208750A (ja) * 2005-01-28 2006-08-10 Future Vision:Kk 表示装置用基板とその製造方法、及びこの表示装置用基板を用いた表示装置
JP2007017820A (ja) * 2005-07-11 2007-01-25 Future Vision:Kk 表示装置とその製造方法
JP4658721B2 (ja) * 2005-07-11 2011-03-23 株式会社フューチャービジョン 表示装置の製造方法
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
WO2020065859A1 (ja) * 2018-09-27 2020-04-02 シャープ株式会社 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
EP1648210B1 (en) 2011-05-04
CN100531520C (zh) 2009-08-19
KR100715298B1 (ko) 2007-05-08
CN1764351A (zh) 2006-04-26
TW200627548A (en) 2006-08-01
EP1648210A1 (en) 2006-04-19
KR20060051893A (ko) 2006-05-19
US7667232B2 (en) 2010-02-23
DE602005027789D1 (de) 2011-06-16
US20060078830A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100726272B1 (ko) 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기
JP4240018B2 (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4507978B2 (ja) 膜パターンの形成方法
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP4200981B2 (ja) バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2007053333A (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
KR100715298B1 (ko) 반도체 디바이스, 액정 표시 장치, 유기 ｅｌ장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
JP4075929B2 (ja) パターン形成方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2007288203A (ja) 薄膜トランジスタ
JP2004330165A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060818