CN112117186A - 晶圆切割方法 - Google Patents
晶圆切割方法 Download PDFInfo
- Publication number
- CN112117186A CN112117186A CN201911243833.XA CN201911243833A CN112117186A CN 112117186 A CN112117186 A CN 112117186A CN 201911243833 A CN201911243833 A CN 201911243833A CN 112117186 A CN112117186 A CN 112117186A
- Authority
- CN
- China
- Prior art keywords
- cutting
- dicing
- wafer
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 289
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 claims abstract description 132
- 238000002955 isolation Methods 0.000 claims abstract description 109
- 230000000149 penetrating effect Effects 0.000 claims abstract description 16
- 239000002313 adhesive film Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 229910003460 diamond Inorganic materials 0.000 claims description 12
- 239000010432 diamond Substances 0.000 claims description 12
- 239000002245 particle Substances 0.000 claims description 10
- 238000003698 laser cutting Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000008569 process Effects 0.000 description 33
- 239000010408 film Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005299 abrasion Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
一种晶圆切割方法，包括：获得待切割晶圆，待切割晶圆包括隔离层及位于隔离层上的半导体器件层，待切割晶圆包括切割道区域；从隔离层背向半导体器件层的一侧对切割道区域的隔离层进行第一切割，形成贯穿隔离层的第一切割槽；从半导体器件层背向隔离层的一侧，对第一切割槽位置处的半导体器件层进行第二切割，形成贯穿待切割晶圆的切割道，并获得多个分立的芯片。本发明在进行第一切割时，半导体器件层能够对隔离层提供支撑力，从而减小第一切割槽位置处的崩边开口的横向尺寸，相应的，在完成第二切割后，切割道位置处的崩边开口的横向尺寸也较小，从而提高切割后所获得的芯片的良率。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种晶圆切割方法。
背景技术
晶圆是指硅半导体集成电路制作所用的硅晶片，在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能的集成电路(integrated circuit，IC)器件。在完成半导体晶圆的制备后，需要对芯片进行切割处理，将半导体晶圆分为多个芯片，其中，切割处理在切割道区域中进行。
目前的晶圆切割方法主要包括：首先对晶圆背面进行背面减薄(backsidegrinding)处理，接着利用切割刀片，沿着切割道区域，自晶圆正面向晶圆背面进行切割，以获得多个独立的芯片。其中，晶圆正面是指在半导体衬底上形成元件、叠层、互连线以及焊垫等的表面，而另一面则成为晶圆背面。
随着芯片尺寸的变小，切割道区域的宽度也逐步缩小，而切割道区域的宽度的缩小，给切割(die saw)工艺也带来了严峻的挑战。
发明内容
本发明实施例解决的问题是提供一种晶圆切割方法，提高切割后所获得的芯片的良率。
为解决上述问题，本发明实施例提供一种晶圆切割方法，包括：获得待切割晶圆，所述待切割晶圆包括隔离层以及位于所述隔离层上的半导体器件层，所述待切割晶圆包括切割道区域；从所述隔离层背向所述半导体器件层的一侧，对所述切割道区域的所述隔离层进行第一切割，形成贯穿所述隔离层的第一切割槽；在所述第一切割后，从所述半导体器件层背向所述隔离层的一侧，对所述第一切割槽位置处的所述半导体器件层进行第二切割，形成贯穿所述待切割晶圆的切割道，并获得多个分立的芯片。
可选的，进行所述第二切割之前，还包括：将所述隔离层的表面贴附于第一胶膜层上。
可选的，所述待切割晶圆包括位于所述半导体器件层一侧的晶圆正面；进行所述第一切割之前，还包括：将所述晶圆正面贴附于第二胶膜层上。
可选的，获得所述待切割晶圆之前，还包括：提供基于SOI衬底制造的半导体晶圆，所述半导体晶圆包括底部半导体层、位于所述底部半导体层上的隔离层、以及位于所述隔离层上的半导体器件层；获得所述待切割晶圆的步骤包括：以所述隔离层作为停止层，通过减薄处理的方式去除所述底部半导体层。
可选的，从所述半导体器件层背向所述隔离层的一侧，对所述第一切割槽位置处的所述半导体器件层进行第二切割之前，还包括：采用红外对准的方式，确定所述半导体器件层中与所述第一切割槽相对应的位置。
可选的，利用机械切割或激光切割，进行所述第一切割；利用机械切割或激光切割，进行所述第二切割。
可选的，利用机械切割进行所述第一切割和第二切割，所述第一切割所采用的切割刀具设有第一切割刀片，所述第二切割所采用的切割刀具设有第二切割刀片；所述第一切割刀片和第二切割刀片的材料均包括金刚石。
可选的，所述金刚石的颗粒粒径为2微米至3微米。
可选的，对所述第一切割槽位置处的所述半导体器件层进行第二切割的步骤中，在所述半导体器件层中形成第二切割槽，所述第一切割槽和第二切割槽构成所述切割道；所述第一切割槽的宽度大于所述第二切割槽的宽度。
可选的，所述第一切割槽的宽度与所述第二切割槽的宽度的差值大于5微米。
可选的，利用机械切割进行所述第一切割，所述第一切割的参数包括：切割速度为15mm/s至25mm/s，轴转速为30000rpm至40000rpm。
可选的，利用机械切割进行所述第二切割，所述第二切割的参数包括：切割速度为5mm/s至15mm/s，轴转速为30000rpm至40000rpm。
可选的，进行所述第一切割的过程中，所述第一切割的切割深度大于所述隔离层的厚度。
可选的，所述第一切割的切割深度与所述隔离层的厚度的差值为25微米至35微米。
可选的，进行所述第二切割后，所述第二切割的切割深度大于所述半导体器件层的厚度。
可选的，所述第二切割的切割深度与所述半导体器件层的厚度的差值为25微米至40微米。
可选的，所述第一胶膜层包括芯片键合膜。
可选的，所述第二胶膜层包括UV胶膜。
可选的，所述隔离层的材料包括氧化硅。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的晶圆切割方法中，先对切割道区域的隔离层进行第一切割，形成贯穿所述隔离层的第一切割槽，随后从所述半导体器件层背向所述隔离层的一侧，对所述第一切割槽位置处的所述半导体器件层进行第二切割，形成贯穿所述待切割晶圆的切割道，并获得多个分立的芯片；与采用一次切割的方式依次对半导体器件层和隔离层进行切割的方案相比，本发明实施例将晶圆切割的制程分为第一切割和第二切割，在进行第一切割时，半导体器件层能够对隔离层提供支撑力，从而减小第一切割槽位置处芯片边缘的崩边开口的横向尺寸，相应的，在完成第二切割后，切割道位置处芯片边缘的崩边开口的横向尺寸也较小，这相应改善了崩边(chipping)的问题，从而提高切割后所获得的芯片的良率。
附图说明
图1至图2是一种晶圆切割方法中各步骤对应的结构示意图；
图3是本发明晶圆切割方法一实施例的流程图；
图4至图7是图3所示实施例中步骤S1对应的结构示意图；
图8是图3所示实施例中步骤S2对应的结构示意图；
图9至图10是图3所示实施例中步骤S3对应的结构示意图。
具体实施方式
绝缘体上硅(silicon on insulator，SOI)技术凭借其全介质隔离结构，能有效抵抗瞬态辐射和单粒子辐射，因而是制造抗辐射集成电路的首选技术。基于SOI衬底制造的器件具有高速、低工作电压、低功耗和耐高温等优点，因此SOI技术在亚微米超大规模集成电路(VLSI)中有较大的应用前景。
但是，对基于SOI技术形成的晶圆进行切割时，切割后所获得的芯片的良率较低。现结合一种晶圆切割方法分析其原因。
图1至图2是一种晶圆切割方法中各步骤对应的结构示意图。
参考图1，获得待切割晶圆10，包括隔离层11以及位于所述隔离层11上的半导体器件层12，所述待切割晶圆10包括切割道区域(图未示)。
所述待切割晶圆10中集成有多个芯片。
其中，获得所述待切割晶圆10的步骤包括：提供基于SOI衬底制造的半导体晶圆(图未示)，所述半导体晶圆包括底部半导体层(图未示)、位于所述底部半导体层上的隔离层11、以及位于所述隔离层11上的半导体器件层12；通过减薄处理的方式去除所述底部半导体层。
继续参考图1，将隔离层11的表面贴附于胶膜层(例如：UV胶膜)上13。
参考图2，图2是基于图1的局部示意图，从所述半导体器件层12(如图1所示)背向所述隔离层11(如图1所示)的一侧，利用刀片(blade)依次对所述切割道区域的半导体器件层12和隔离层11进行切割，形成贯穿所述待切割晶圆10的切割道(未标示)25，并获得多个分立的芯片20。
从半导体器件层12背向所述隔离层11的一侧向下进行切割时，刀片对所述待切割晶圆10具有向下压的切割力，且切割道区域附近都会承受该切割力，切割道区域的宽度越小，其临近的芯片20承受的切割力就越大。
SOI衬底中的隔离层11通常为氧化硅层，所述隔离层11为脆性材质，且所述隔离层11的表面贴附在较软的胶膜层13上，因此，当切割力到达无背部支撑的隔离层11时，容易发生崩边(chipping)。其中，当崩边现象严重时，则在切割道25位置处，容易出现芯片20边缘的崩边开口的横向尺寸过大的问题(例如：崩边开口的横向尺寸大于30微米)，崩边开口的横向尺寸甚至可能大于切割道区域的宽度，从而对芯片20内部造成损伤，导致切割后所获得的芯片20的良率下降。
为了解决所述技术问题，本发明实施例提供一种晶圆切割方法，包括：获得待切割晶圆，所述待切割晶圆包括隔离层以及位于所述隔离层上的半导体器件层，所述待切割晶圆包括切割道区域；从所述隔离层背向所述半导体器件层的一侧，对所述切割道区域的所述隔离层进行第一切割，形成贯穿所述隔离层的第一切割槽；在所述第一切割后，从所述半导体器件层背向所述隔离层的一侧，对所述第一切割槽位置处的所述半导体器件层进行第二切割，形成贯穿所述待切割晶圆的切割道，并获得多个分立的芯片。
与采用一次切割的方式依次对半导体器件层和隔离层进行切割的方案相比，本发明实施例将晶圆切割的制程分为第一切割和第二切割，在进行第一切割时，半导体器件层能够对隔离层提供支撑力，从而减小在第一切割槽的位置处芯片边缘的崩边开口的横向尺寸，相应的，在完成第二切割后，切割道位置处芯片边缘的崩边开口的横向尺寸也较小，这相应改善了崩边的问题，从而提高切割后所获得的芯片的良率。
参考图3，示出了本发明晶圆切割方法一实施例的流程图。本实施例所述晶圆切割方法包括以下基本步骤：
步骤S1：获得待切割晶圆，所述待切割晶圆包括隔离层以及位于所述隔离层上的半导体器件层，所述待切割晶圆包括切割道区域；
步骤S2：从所述隔离层背向所述半导体器件层的一侧，对所述切割道区域的所述隔离层进行第一切割，形成贯穿所述隔离层的第一切割槽；；
步骤S3：在所述第一切割后，从所述半导体器件层背向所述隔离层的一侧，对所述第一切割槽位置处的所述半导体器件层进行第二切割，形成贯穿所述待切割晶圆的切割道，并获得多个分立的芯片。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图10是图3所示实施例中各步骤对应的结构示意图。
结合参考图4至图7，执行步骤S1，获得待切割晶圆100，所述待切割晶圆100包括隔离层120以及位于隔离层120上的半导体器件层130，所述待切割晶圆100包括切割道(scribe line)区域51(如图4所示)。
其中，在平行于所述待切割晶圆100表面的方向上，所述切割道区域51的数量为多条，所述多条切割道区域51分别沿第一方向(如图4中X方向所示)和第二方向(如图4中Y方向所示)延伸，所述第一方向和第二方向相垂直。
所述待切割晶圆100中集成有多个芯片，后续沿所述切割道区域51对所述待切割晶圆100进行切割，从而获得多个独立的芯片，以便于根据功能需求，将所述芯片封装成封装结构。
本实施例中，所述待切割晶圆100基于SOI衬底制造所获得。基于SOI衬底制造的器件具有高速、低工作电压、低功耗和耐高温等优点，因此SOI技术在亚微米超大规模集成电路中有较大的应用前景。
SOI衬底通常包括底部半导体层、顶部半导体层以及位于两者之间的隔离层120，在去除底部半导体层的过程中，所述隔离层120用于作为停止层。
本实施例中，所述隔离层120的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以为其他类型的介电材料，所述隔离层也可以为叠层结构。
本实施例中，所述待切割晶圆100包括位于所述半导体器件层130一侧的晶圆正面101，相应的，所述待切割晶圆100中与所述晶圆正面101相背的面为晶圆背面102。
以下结合附图，对获得待切割晶圆100的步骤做详细说明。
结合参考图4和图5，图4是俯视图，图5是图4的剖面图，提供基于SOI衬底制造的半导体晶圆50，所述半导体晶圆50包括底部半导体层110、位于所述底部半导体层110上的隔离层120、以及位于所述隔离层120上的半导体器件层130。
所述半导体晶圆50为完成器件制作的晶圆，所述半导体晶圆50基于SOI衬底并采用集成电路制作技术所制成。
其中，SOI衬底包括底部半导体层110、顶部半导体层以及位于两者之间的隔离层120，因此，此处的半导体器件层130包括所述顶部半导体层以及位于所述顶部半导体层上的器件层(未标示)，所述器件层中形成有MOS器件、介质层、金属互连结构以及焊垫等，所述器件层采用集成电路制作技术形成于所述顶部半导体层上。
作为一种示例，所述底部半导体层110和顶部半导体层的材料均为硅。
本实施例中，在平行于所述半导体晶圆50表面的方向上，所述半导体晶圆50包括多条分别沿第一方向(如图4中X方向所示)和第二方向(如图4中Y方向所示)延伸的切割道区域51，所述第一方向和第二方向相垂直，也就是说，所述切割道区域51呈井字形交错。
后续的切割处理在所述切割道区域51中进行。
如图4所示，所述半导体晶圆50中集成有多个芯片，所述芯片所在的区域为芯片区域52，所述芯片区域52之间通过切割道区域51相隔离。
需要说明的是，每一个芯片区域52通常包括中心电路区域以及环绕所述中心电路区域的密封环(seal ring)，所述密封环用于在后续切割处理的过程中保护中心电路区域，以免所述中心电路区域受损。
参考图6，以所述隔离层120作为停止层，通过减薄处理的方式去除所述底部半导体层110(如图5所示)，获得待切割晶圆100。
通过去除所述底部半导体层110，以获得厚度更小的待切割晶圆100，从而改善所述待切割晶圆100的散热效果，且有利于后续封装制程的进行、减小封装后所获得封装结构的整体厚度，从而提高所述封装结构的性能。
本实施例中，在所述减薄处理的过程中，以所述隔离层120作为停止层，从而精确控制所述减薄处理的停止位置。其中，所述减薄处理所采用的工艺可以包括化学机械研磨(CMP)、湿法刻蚀和干法刻蚀中的一种或多种工艺。
参考图7，在进行所述减薄处理之后，还包括：将所述晶圆正面101贴附于第二胶膜层200上。
所述第二胶膜层200用于为后续进行第一切割提供工艺平台以及机械支撑。
本实施例中，所述第二胶膜层上200为划片膜(dicing tape)，以便于后续能够以所述第二胶膜层上200作为工艺平台，对隔离层120进行第一切割，从而简化工艺步骤。
一方面，所述第二胶膜层200的粘度对第一切割的切割品质的影响较大，提高所述第二胶膜层200的粘度，有利于改善第一切割时的崩边问题，另一方面，第二胶膜层200的粘度也不宜过大，否则后续将所述第二胶膜层和待切割晶圆100相分离时，工艺难度和工艺风险较大。
因此，本实施例中，考虑到上述两个方面的因素，所述第二胶膜层200为UV(Ultraviolet)胶膜。UV胶膜在未经紫外光照射前的粘度较高，而在经过紫外光照射后粘度显著下降，易于在完成第一切割后，将待切割晶圆100从第二胶膜层200上取下。
具体地，所述第二胶膜层200还贴附于直径较大的第一晶圆架210底部，通过所述第一晶圆架210，以起到绷膜的作用。
参考图8，从所述隔离层120背向半导体器件层130的一侧，对所述切割道区域51的隔离层120进行第一切割，形成贯穿所述隔离层120的第一切割槽125。
需要说明的是，为了便于图示，本实施例仅示意出了一个第一切割槽125。在实际切割工艺中，所述第一切割槽125呈井字形交错。
在形成第一切割槽125后，所述第一切割槽125未贯穿所述待切割晶圆100，也就是说，所述待切割晶圆100未被切割透，在进行第一切割的过程中，半导体器件层130能够对隔离层120提供支撑力，从而改善在第一切割槽125位置处的崩边问题。
其中，在进行所述第一切割之前，所述晶圆正面101贴附于第二胶膜层200上，所述第二胶膜层200也能为所述第一切割提供支撑力。
本实施例中，利用机械切割进行所述第一切割。机械切割的工艺成本较低。
具体地，所述第一切割所采用的切割刀具设有第一切割刀片，通过所述第一切割刀片对所述隔离层120进行切割。其中，第一切割刀片装配于划片机的转轴上，所述待切割晶圆100置于划片机的工作台上，所述第一切割刀片在转轴的带动下对工作台上的待切割晶圆100进行第一切割。
本实施例中，所述第一切割刀片的材料均包括金刚石。金刚石的硬度较大，能够提高第一切割刀片的锋利度，从而有利于提高切割效率以及第一切割槽125的侧壁光滑度。
所述第一切割刀片的金刚石颗粒的粒径较小，以适当减小所述第一切割刀片的切割力，从而改善崩边问题，并提高第一切割槽125的侧壁光滑度。本实施例中，所述第一切割刀片的金刚石的颗粒粒径为2微米至3微米。
需要说明的是，所述第一切割的切割速度不宜过小，也不宜过大。如果切割速度过小，则第一切割刀片的磨损比较大，设备产出低；如果切割速度过大，则崩边问题比较严重，从而导致切割品质变差。为此，本实施例中，所述第一切割的切割速度为15mm/s至25mm/s，例如为20mm/s。
还需要说明的是，所述第一切割的轴转速不宜过小，也不宜过大。如果轴转速过小，则崩边问题比较严重，从而导致切割品质变差；如果轴转速过大，则第一切割的工艺稳定性较差，第一切割槽125的宽度无法保证。为此，本实施例中，所述第一切割的轴转速为30000rpm至40000rpm，例如为35000rpm。
本实施例中，为了确保所述隔离层120能够被完全切割，即为了确保第一切割槽125能够贯穿所述隔离层120，在进行所述第一切割的过程中，所述第一切割的切割深度大于所述隔离层120的厚度。相应的，所述第一切割还会对部分厚度的半导体器件层120进行切割，使得所述第一切割槽125的底部延伸至所述半导体器件层120中。
其中，基于所述第一切割的切割深度大于所述隔离层120的厚度的情况下，所述第一切割的切割深度与所述隔离层120的厚度的差值不宜过小，也不宜过大。如果所述差值过小，难以保证所有的第一切割槽125均能贯穿所述隔离层120；如果所述差值过大，则容易导致待切割晶圆100发生碎裂。为此，本实施例中，所述第一切割的切割深度与所述隔离层120的厚度的差值为25微米至35微米，例如为30微米。
此外，后续制程还包括：在倒置所述待切割晶圆100后，从半导体器件层130背向隔离层120的一侧，对第一切割槽125位置处的半导体器件层130进行第二切割，以在所述半导体器件层130中形成第二切割槽。
因此，为了改善崩边的问题，所述第一切割槽的宽度大于所述第二切割槽的宽度，从而为第二切割提供了较大的工艺窗口，使得第二切割的切割位置位于所述第一切割槽125所在的区域内。
本实施例中，所述第一切割槽125的宽度与所述第二切割槽的宽度的差值大于5微米。其中，所述第一切割槽125的宽度可根据所述切割道区域51的宽度设定。相应的，本实施例中，所述第一切割刀片的刃宽较大，所述第一切割刀片的刃宽与第二切割所采用刀片的刃宽的差值大于5微米。
在其他实施例中，也可以利用激光切割进行所述第一切割。激光的切割速度较快，平均在350mm/s左右，因此，切割时产生的切割力较小，也有利于改善崩边的问题。
结合参考图9，完成所述第一切割之后，还包括：将所述隔离层120的表面贴附于第一胶膜层220上。
也就是说，将晶圆背面102贴附于第一胶膜层220上，所述第一胶膜层220为后续对所述半导体器件层130进行第二切割提供工艺平台。
本实施例中，所述第一胶膜层220为芯片键合膜(Die Attach Film，DAF膜)。芯片键合膜是半导体封装领域中常用的超薄型薄膜黏合剂，芯片键合膜在常温状态下为双面带有粘附性的高分子胶质体材料，在温度达到玻璃转换温度时会发生不可逆固化，固化后能够保证芯片键合膜两面均具有稳定的粘合性且粘结强度增大，从而使得隔离层120和第一胶膜层220之间的粘结力得到保障。此外，芯片键合膜背向隔离层120的面上贴附有基材(图未示)，该基材用于保护所述芯片键合膜背向隔离层120的面，且该基材能够与芯片键合膜相分离。
通过选用芯片键合膜，便于后续制程的进行，例如，后续完成第二切割以获得独立的芯片后，可利用芯片键合膜直接将芯片键合至另一基板上。而且，后续制程还包括：从半导体器件层130背向隔离层120的一侧，对第一切割槽125(如图8所示)位置处的半导体器件层130进行第二切割，以形成贯穿待切割晶圆100的切割道，芯片键合膜的厚度较大，通常为130微米，这有利于提高后续第二切割的工艺窗口，也就是说，在后续进行第二切割时，还可以对第一胶膜层220进行切割，从而保证每个切割道均能够贯穿待切割晶圆100。
尤其是，与隔离层120相比，半导体器件层130的厚度通常更大，因此，第二切割需要更大的工艺窗口，相应需要厚度较大的第一胶膜层220。
在其他实施例中，根据工艺需求，所述第一胶膜层也可以为UV胶膜。相应的，在完成第二切割后，还可以去除所述第一胶膜层。
具体地，所述第一胶膜层220还贴附于直径较大的第二晶圆架230底部，通过所述第二晶圆架230，以起到绷膜的作用。
需要说明的是，在进行第一切割的过程中，所述晶圆正面101贴附于第二胶膜层200(如图8所示)上，因此，将所述隔离层120的表面贴附于第一胶膜层220上后，还包括：降解所述第二胶膜层200和半导体器件层130之间的粘性，从而去除所述第二胶膜层200。
具体地，采用紫外光照射所述第二胶膜层200，以降低第二胶膜层200和半导体器件层130之间的粘性。
参考图10，在所述第一切割后，从半导体器件层130背向隔离层120的一侧，对第一切割槽125(如图8所示)位置处的半导体器件层130进行第二切割，形成贯穿待切割晶圆100的切割道150，并获得多个分立的芯片300。
具体地，对第一切割槽125位置处的半导体器件层130进行第二切割，在所述半导体器件层130中形成与第一切割槽125相贯通的第二切割槽135，所述第一切割槽125和第二切割槽135构成所述切割道150。
一方面，从半导体器件层130背向隔离层120的一侧，对第一切割槽125位置处的半导体器件层130进行第二切割，可以改善半导体器件层130一侧的崩边问题，另一方面，在所述第二切割的过程中，无需对隔离层120进行切割，第二切割不会对隔离层120产生切割力，且与隔离层120相比，半导体器件层130的硬度更大，因此，在完成第二切割后，在所述切割道150的位置处，芯片300边缘的崩边开口的横向尺寸也较小，这相应改善了崩边的问题，从而提高切割后所获得的芯片300的良率。也就是说，通过依次进行第一切割和第二切割，可以有效的降低待切割晶圆100的晶圆正面101和晶圆背面102发生崩边的概率。
本实施例中，利用机械切割进行所述第二切割。机械切割的工艺成本较低。
具体地，所述第二切割所采用的切割刀具设有第二切割刀片，通过所述第二切割刀片对所述半导体器件层130进行切割。其中，第二切割刀片装配于划片机的转轴上，所述待切割晶圆100置于划片机的工作台上，所述第二切割刀片在转轴的带动下对工作台上的待切割晶圆100进行第一切割。
本实施例中，所述第二切割刀片的材料均包括金刚石。金刚石的硬度较大，能够提高第二切割刀片的锋利度，从而有利于提高切割效率以及切割道150的侧壁光滑度。
所述第二切割刀片的金刚石颗粒的尺寸较小，以适当增大所述第二切割刀片的切割力，从而改善崩边问题，并提高第二切割槽135的侧壁光滑度。本实施例中，所述第二切割刀片的金刚石颗粒的粒径为2微米至3微米。
需要说明的是，所述第二切割的切割速度不宜过小，也不宜过大。如果切割速度过小，则第二切割刀片的磨损比较大，设备产出低；如果切割速度过大，则崩边问题比较严重，从而导致切割品质变差。为此，本实施例中，所述第二切割的切割速度为5mm/s至15mm/s，例如为10mm/s。
还需要说明的是，所述第二切割的轴转速不宜过小，也不宜过大。如果轴转速过小，则崩边问题比较严重，从而导致切割品质变差；如果轴转速过大，则第二切割的工艺稳定性较差，切割道150的宽度无法保证。为此，本实施例中，所述第二切割的轴转速为30000rpm至40000rpm，例如为35000rpm。
本实施例中，为了确保所述半导体器件层130能够被完全切割，即为了确保切割道150能够贯穿所述半导体器件层130，在进行所述第二切割的过程中，所述第二切割的切割深度大于所述半导体器件层130的厚度。相应的，完成所述第二切割后，所述半导体器件层130的底部还延伸至所述第一胶膜层220中。
其中，基于所述第二切割的切割深度大于所述半导体器件层130的厚度的情况，第二切割的切割深度与半导体器件层130的厚度的差值不宜过小，也不宜过大。如果所述差值过小，难以保证所有切割道150均能贯穿所述半导体器件层130；如果所述差值过大，则容易导致待切割晶圆100发生碎裂。为此，本实施例中，所述第二切割的切割深度与所述半导体器件层130的厚度的差值为25微米至40微米，例如为30微米。
作为一种示例，芯片键合膜的厚度通常为20微米，因此，所述第二切割还使得第一胶膜层220被完全切割，相应的，完成第二切割以获得独立的芯片后，可利用所述第一胶膜层220直接将芯片键合至另一基板上。
还需要说明的是，芯片键合膜背向隔离层120的面上贴附有基材(图未示)，因此，即使所述第二切割还使得第一胶膜层220被完全切割，所述基材未被切穿，所述基材仍未一体结构，且第一胶膜层220粘连在所述基材上，能够防止切割过程中，切割后的半导体器件发生飞片的问题，从而仍能保证第二切割的正常进行。
由前述分析可知，本实施例中，所述第二切割槽135的宽度小于所述第一切割槽125的宽度，所述第一切割槽125的宽度与所述第二切割槽135的宽度的差值大于5微米。相应的，所述第一切割刀片的刃宽大于第二切割刀片的刃宽，且所述第一切割刀片的刃宽与第二切割刀片的刃宽的差值大于5微米。
本实施例中，在所述第一切割后，从半导体器件层130背向隔离层120的一侧，对第一切割槽125位置处的半导体器件层130进行第二切割，因此，在进行第二切割之前，还包括：采用红外对准的方式，确定所述半导体器件层130中与所述第一切割槽125相对应的。红外线具有穿透性，从而能够定位所述第一切割槽125的位置，继而确定第二切割的位置。
而且，通过选用红外对准的方式，不仅可以避免对待切割晶圆100产生损伤，还可以避免采用额外的步骤以形成对准标记，简化了工艺步骤。其中，本实施例中，所述第二切割槽135的宽度小于所述第一切割槽125的宽度，这也为该红外对准的步骤提供了工艺窗口。
在其他实施例中，也可以利用激光切割进行所述第二切割。激光的切割速度较快，平均在350mm/s左右，因此，切割时产生的切割力较小，也有利于改善崩边的问题。
与采用一次切割的方式依次对半导体器件层和隔离层进行切割的方案相比，本实施例中，将晶圆切割的制程分为第一切割和第二切割，在进行第一切割时，半导体器件层130能够对隔离层120提供支撑力，从而减小第一切割槽125位置处芯片300边缘的崩边开口的横向尺寸，相应的，在完成第二切割后，切割道150位置处芯片300边缘的崩边开口的横向尺寸也较小，这相应改善了崩边的问题，从而提高切割后所获得的芯片300的良率。
参考表一，示出了在完成第二切割后，分别在晶圆背面102和晶圆正面101的多个不同位置处的崩边开口的横向尺寸数据。
表一
由表一可知，通过本实施例所述的切割方法，崩边开口的横向尺寸最大值为7.4微米，崩边开口的横向尺寸较小，从而能够有效降低密封环受损的概率，进而提高切割后所获得的芯片300的良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种晶圆切割方法，其特征在于，包括：
获得待切割晶圆，所述待切割晶圆包括隔离层以及位于所述隔离层上的半导体器件层，所述待切割晶圆包括切割道区域；
从所述隔离层背向所述半导体器件层的一侧，对所述切割道区域的所述隔离层进行第一切割，形成贯穿所述隔离层的第一切割槽；
在所述第一切割后，从所述半导体器件层背向所述隔离层的一侧，对所述第一切割槽位置处的所述半导体器件层进行第二切割，形成贯穿所述待切割晶圆的切割道，并获得多个分立的芯片。
2.如权利要求1所述的晶圆切割方法，其特征在于，进行所述第二切割之前，还包括：将所述隔离层的表面贴附于第一胶膜层上。
3.如权利要求1所述的晶圆切割方法，其特征在于，所述待切割晶圆包括位于所述半导体器件层一侧的晶圆正面；
进行所述第一切割之前，还包括：将所述晶圆正面贴附于第二胶膜层上。
4.如权利要求1所述的晶圆切割方法，其特征在于，获得所述待切割晶圆之前，还包括：提供基于SOI衬底制造的半导体晶圆，所述半导体晶圆包括底部半导体层、位于所述底部半导体层上的隔离层、以及位于所述隔离层上的半导体器件层；
获得所述待切割晶圆的步骤包括：以所述隔离层作为停止层，通过减薄处理的方式去除所述底部半导体层。
5.如权利要求1所述的晶圆切割方法，其特征在于，从所述半导体器件层背向所述隔离层的一侧，对所述第一切割槽位置处的所述半导体器件层进行第二切割之前，还包括：采用红外对准的方式，确定所述半导体器件层中与所述第一切割槽相对应的位置。
6.如权利要求1所述的晶圆切割方法，其特征在于，利用机械切割或激光切割，进行所述第一切割；
利用机械切割或激光切割，进行所述第二切割。
7.如权利要求1所述的晶圆切割方法，其特征在于，利用机械切割进行所述第一切割和第二切割，所述第一切割所采用的切割刀具设有第一切割刀片，所述第二切割所采用的切割刀具设有第二切割刀片；
所述第一切割刀片和第二切割刀片的材料均包括金刚石。
8.如权利要求7所述的晶圆切割方法，其特征在于，所述金刚石的颗粒粒径为2微米至3微米。
9.如权利要求1所述的晶圆切割方法，其特征在于，对所述第一切割槽位置处的所述半导体器件层进行第二切割的步骤中，在所述半导体器件层中形成第二切割槽，所述第一切割槽和第二切割槽构成所述切割道；
所述第一切割槽的宽度大于所述第二切割槽的宽度。
10.如权利要求9所述的晶圆切割方法，其特征在于，所述第一切割槽的宽度与所述第二切割槽的宽度的差值大于5微米。
11.如权利要求1所述的晶圆切割方法，其特征在于，利用机械切割进行所述第一切割，所述第一切割的参数包括：切割速度为15mm/s至25mm/s，轴转速为30000rpm至40000rpm。
12.如权利要求1所述的晶圆切割方法，其特征在于，利用机械切割进行所述第二切割，所述第二切割的参数包括：切割速度为5mm/s至15mm/s，轴转速为30000rpm至40000rpm。
13.如权利要求1所述的晶圆切割方法，其特征在于，进行所述第一切割的过程中，所述第一切割的切割深度大于所述隔离层的厚度。
14.如权利要求13所述的晶圆切割方法，其特征在于，所述第一切割的切割深度与所述隔离层的厚度的差值为25微米至35微米。
15.如权利要求1或2所述的晶圆切割方法，其特征在于，进行所述第二切割后，所述第二切割的切割深度大于所述半导体器件层的厚度。
16.如权利要求15所述的晶圆切割方法，其特征在于，所述第二切割的切割深度与所述半导体器件层的厚度的差值为25微米至40微米。
17.如权利要求2所述的晶圆切割方法，其特征在于，所述第一胶膜层包括芯片键合膜。
18.如权利要求3所述的晶圆切割方法，其特征在于，所述第二胶膜层包括UV胶膜。
19.如权利要求1所述的晶圆切割方法，其特征在于，所述隔离层的材料包括氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911243833.XA CN112117186A (zh) | 2019-12-06 | 2019-12-06 | 晶圆切割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911243833.XA CN112117186A (zh) | 2019-12-06 | 2019-12-06 | 晶圆切割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112117186A true CN112117186A (zh) | 2020-12-22 |
Family
ID=73796673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911243833.XA Withdrawn CN112117186A (zh) | 2019-12-06 | 2019-12-06 | 晶圆切割方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112117186A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113113298A (zh) * | 2021-04-09 | 2021-07-13 | 绍兴同芯成集成电路有限公司 | 一种晶圆背面金属沉积工艺 |
-
2019
- 2019-12-06 CN CN201911243833.XA patent/CN112117186A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113113298A (zh) * | 2021-04-09 | 2021-07-13 | 绍兴同芯成集成电路有限公司 | 一种晶圆背面金属沉积工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI260051B (en) | Semiconductor-device manufacturing method | |
| US6699774B2 (en) | Wafer splitting method using cleavage | |
| KR102251260B1 (ko) | 웨이퍼 가공 방법 | |
| CN101026126B (zh) | 半导体芯片制造方法 | |
| US20070155131A1 (en) | Method of singulating a microelectronic wafer | |
| JP6004100B2 (ja) | 半導体装置の製造方法 | |
| JP2005116844A (ja) | 半導体装置の製造方法 | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| JP2006286727A (ja) | 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法 | |
| JPH03204954A (ja) | 半導体装置の製造方法 | |
| JP2007165371A (ja) | 半導体装置の製造方法 | |
| JP2006332078A (ja) | 半導体チップの製造方法 | |
| CN107634032B (zh) | 晶片及晶片制造方法 | |
| JP2005032903A (ja) | 半導体装置及びその製造方法 | |
| JP2004342896A (ja) | 半導体装置およびその製造方法 | |
| JP2004140179A (ja) | 半導体装置及びその製造方法 | |
| CN112117186A (zh) | 晶圆切割方法 | |
| CN114093926B (zh) | 晶圆、晶圆制备方法及晶圆切割方法 | |
| KR20110017728A (ko) | 본드패드 산화를 방지하는 웨이퍼 소잉방법 | |
| JP2007251098A (ja) | 半導体チップの製造方法 | |
| JP2009016420A (ja) | 半導体装置の製造方法 | |
| JP4553878B2 (ja) | 半導体装置の製造方法 | |
| CN111696968B (zh) | 半导体结构的制造方法 | |
| JP2001196332A (ja) | レーザ光を用いた硬質非金属膜の切断方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201222 |
|
| WW01 | Invention patent application withdrawn after publication |