JP2006080988A - 前置増幅器 - Google Patents

Abstract

【課題】速度が大幅に異なる複数の伝送速度の信号を受信し、伝送速度に応じた受信感度で広いダイナミックレンジを確保するとともに、最適な周波数帯域を確保することができるトランスインピーダンス型の前置増幅器を提供する。
【解決手段】内部利得制御部１３、トランスインピーダンス部１４を備えた前置増幅器で、伝送速度情報信号を出力するデコーダ部１５を備え、該デコーダ部からの伝送速度情報信号により内部利得制御部１３及びトランスインピーダンス部１４を制御する。内部利得制御部１３及びトランスインピーダンス部１４は、並列又は直列接続された複数の抵抗にスイッチング素子を並列又は直列接続し、スイッチング素子のオン・オフでデジタル的に抵抗値が制御されるようにする。また、直列又は並列接続された複数の抵抗のうち、少なくとも１つの抵抗は常時選択されるようにして帰還抵抗値がゼロ又は無限大にならないようにする。
【選択図】図１

Description

本発明は、光通信システム等に用いられる前置増幅器に関し、特にトランスインピーダンス型の前置増幅器に関する。

光通信を用いた受信装置において、受光素子で受光した光信号を電圧信号に変換する前置増幅回路は、低雑音で且つ広いダイナミックレンジが要求される。このような要求を満たすものとして、一般にトランスインピーダンス型の前置増幅器が用いられている。典型的なトランスピーダンス型の増幅回路は、増幅器の入力部と出力部の間に帰還抵抗を接続し、入力パワーに応じて帰還抵抗のインピーダンス値を変えて、広いダイナミックレンジを確保するようにしている（例えば、特許文献１、特許文献２参照）。

図６（Ａ）は、一般的な前置増幅器の一例を説明する概略図である。前置増幅器は、増幅回路２と並列にトランスインピーダンス回路３を接続し、入力側にフォトダイオード等の受光素子１が接続される。トランスインピーダンス回路３は、例えば、帰還抵抗Ｒｆと並列に電界効果型トランジスタ（ＦＥＴ）等の制御可能な可変抵抗素子Ｑｆを並列接続してなり、制御回路４からの信号によりインピーダンス値が可変できるようにされる。

受光素子１で受光した光信号は、その受光強度に応じた信号電流Ｉinを出力し、この信号電流は前置増幅器２により、出力電圧Ｖoutの電圧信号に変換される。ここで、帰還抵抗をＲｆとすると、入力側の信号電流Ｉinと増幅出力側の出力電圧Ｖoutとの間には、
Ｖout＝−Ｉin・Ｒｆ
の関係があることが知られている。この前置増幅器では、帰還抵抗Ｒｆを大きくすることで、微小な信号電流に対しても十分な感度、すなわち十分な出力電圧を得ることができる。

しかし、帰還抵抗Ｒｆの抵抗値が大きいと、入力される信号電流の振幅が大きくなった場合に、出力振幅に飽和が起こり、出力波形に歪みが生じる。そこで、入力される信号電流が大きくなったとき、トランスインピーダンス回路３のインピーダンス値（帰還抵抗値）を等価的に小さくし、トランスインピーダンス回路３側に分流する信号電流を増加させることで、出力振幅が飽和するのを回避し、ダイナミックレンジが確保できるようにされている。

トランスインピーダンス回路３としては、今までに種々のものが提案されているが、一般的な回路として、図６（Ａ）に示したように、例えば、可変抵抗的に使用可能なＦＥＴ（Ｑｆ）を、帰還抵抗Ｒｆに並列接続し、そのゲートに出力電圧Ｖoutの情報をゲート電圧として入力する構成のものが知られている。この場合、入力信号の電流値が所定値以下である場合は、出力電圧は小さくＱｆがオフ状態とされ、上記の関係式に基づいた帰還抵抗Ｒｆのみによる帰還が行なわれる。入力側の信号電流が所定値以上になると、出力電圧も増加することから、制御回路４によりＱｆのゲート電圧が変化し、ソースとドレイン間に導通が生じ、全体としての帰還抵抗値が小さくされ、出力の飽和が回避される。

また、同一の受信装置で、伝送速度が異なる光信号を受光して増幅する場合は、受信感度も大きく変動する。このため、例えば、トランスインピーダンス回路を複数の帰還抵抗を直列接続して形成し、これらの帰還抵抗を選択的にオン・オフできるようにする方法が知られている（例えば、特許文献３参照）。この方法によれば、帰還用のインピーダンス値を大きく変化させることができ、伝送速度に応じた対応が可能になるとされている。
特開平９−２３２８７７号公報 特開平１１−３４０７４５号公報 米国特許第５３８２９２０号明細書

光通信において、近年、米国規格のＳＯＮＥＴ（Synchronous Optical ＮＥＴ：同期光伝送網）、或いは、国際標準規格のＳＤＨ（Synchronous Digital Hierarchy：同期デジタル・ハイアラーキ）による多重化した光伝送方式が用いられるようになってきた。これらのＳＯＮＥＴ／ＳＤＨに共通する仕様として、例えば、伝送速度が１５５.５２Ｍｂｐｓ、６２２.０８Ｍｂｐｓ、２.４８８３２Ｍｂｐｓで標準化されている。この場合、各伝送速度に要求される受信感度は、−３４ｄＢｍ、−２８ｄＢｍ、−１８ｄＢｍと大きく異なり、伝送速度が低速になるほど高い感度が要求される。

このような、数倍も異なる複数の伝送速度に対して対応可能なトランスインピーダンス型の前置増幅器を得るには、単に信号を受信できるというだけでなく、各伝送速度における要求受信感度仕様を満たす必要がある。このためには、特許文献１〜３に開示の技術を用いることが有効であり、図６（Ａ）に示したようなトランスインピーダンス回路で、その帰還抵抗値を伝送速度によって精密に制御してやればよい。図６（Ｂ）は、トランスインピーダンス回路の等価帰還抵抗とＦＥＴ（Ｑｆ）のゲート電圧との関係を示す図であるが、伝送速度が低速、中速、高速と変化する場合でも、その動作範囲を変えて精密に制御することにより、実現可能である。

一方、トランスインピーダンス型の増幅器の−３ｄＢ周波数帯域ｆｃは、増幅器の内部利得をＡ、帰還抵抗値をＲ、入力容量（受光素子の接合容量＋増幅器の入力容量＋実装上で負荷される浮遊容量）をＣｓとすると、一般に次の式で表すことができる。
ｆｃ＝Ａ／（２π・Ｒ・Ｃｓ）
伝送速度に応じて帰還抵抗Ｒを制御することにより、所定の動作特性を得ることはできるが、帰還抵抗Ｒを変えることにより増幅器の周波数帯域が変動する。すなわち、伝送速度に応じた最適な帯域を得るためには、帰還抵抗を制御するだけでは不十分であり、同時に増幅器の内部利得も制御する必要がある。

しかるに、上述した従来技術においては、帰還抵抗Ｒを制御すると同時に、内部利得Ａを制御することまでは考慮されていない。また、例え、内部利得Ａを調整することがあるとしても、帰還抵抗Ｒの調整とは別に行なうようにしている。このため、複数の伝送速度に対して、最適なトランスインピーダンス利得、帯域幅、入力ダイナミックレンジを確保することができない。
本発明は、上述した実情に鑑みてなされたもので、速度が大幅に異なる複数の伝送速度の信号を受信し、伝送速度に応じた受信感度で広いダイナミックレンジを確保するとともに、最適な周波数帯域を確保することができるトランスインピーダンス型の前置増幅器の提供を課題とする。

本発明による前置増幅器は、内部利得制御部、トランスインピーダンス部を備えた前置増幅器で、伝送速度情報信号を出力するデコーダ部を備え、該デコーダ部からの伝送速度情報信号により内部利得制御部及びトランスインピーダンス部を制御する。内部利得制御部及びトランスインピーダンス部は、並列又は直列接続された複数の抵抗にスイッチング素子を並列又は直列接続し、スイッチング素子のオン・オフでデジタル的に抵抗値が制御されるようにする。また、直列又は並列接続された複数の抵抗のうち、少なくとも１つの抵抗は常時選択されるようにして帰還抵抗値がゼロ又は無限大にならないようにしてもよい。

また、本発明による前置増幅器は、直列又は並列接続された複数の抵抗のうち、少なくとも１つの抵抗には、スイッチング素子に代えて制御可能な可変抵抗素子が接続され、増幅出力側の信号レベルに応じてアナログ的に抵抗値が制御されるようにする。この場合、可変制御可能な可変抵抗素子に、固定抵抗素子を直列接続して可変抵抗素子の電圧依存性を低減するようにしてもよい。

本発明によれば、伝送速度情報に応じてデジタル的に内部利得及びトランスインピーダンスを変えることで、それぞれの伝送速度における最低受信感度を満たすことができ、さらにアナログ的な調整で広いダイナミックレンジを確保することができる。また、トランスインピーダンスを変えると同時に増幅器の内部利得も同時に制御しているので、所定の周波数帯域を確保することができる。

図１のブロック図により本発明の実施形態の概略を説明する。図中、１１は受光素子、１２はトランジスタ、１３は内部利得制御部、１４はトランスインピーダンス部、１５はデコーダ部、１６はバッファ段、１７は出力バッファ段を示す。

本発明による前置増幅器は、帰還抵抗としてトランスインピーダンス部１４を有し、ＰＩＮフォトダイオード等の受光素子１１で受光した光信号を電流−電圧変換する光通信用に適した前置増幅器である。受光素子１１からの受光で生じた信号電流による受信信号は、増幅素子としてのエミッタ接地のトランジスタ１２に入力される。増幅段であるトランジスタ１２とその負荷を兼ねる内部利得制御部１３によって、増幅器の内部利得が決められる。増幅段の出力は、次のエミッタフォロワ回路等からなるバッファ段１６で、出力インピーダンスを低くし出力を高くしている。バッファ段１６の出力は、さらに出力バッファ１７を経て、主増幅段（図示せず）に入力される。

本発明は、上記のような構成の前置増幅器で、内部利得制御部１３及びトランスインピーダンス部１４に、光伝送における伝送速度情報に関する信号を同時に入力し、この信号により増幅器の内部利得及びトランスインピーダンスの設定値が変えられるようにしている。伝送速度情報としては、例えば、ＳＯＮＥＴのＯＣ−３，ＯＣ−１２，ＯＣ−４８で規定されような、伝送速度が数倍から数十倍で大きく異なる情報単位のもので、これらの複数の伝送速度の中から、所定の伝送速度が選択できるようにされる。選択された伝送速度は、デコーダ部１５でデジタル信号等に変換されて、内部利得制御部１３及びトランスインピーダンス部１４に入力され、その設定値がデジタル的に変更される。

トランスインピーダンス部１４の帰還抵抗を調整することにより利得も変動するが、内部利得制御部１３による調整に比べると、その変動量は僅かである。したがって、トランスインピーダンス部１４の制御と同時に内部利得制御部１３も同様に伝送速度情報に基づいて制御することで、最低受信感度の劣化を抑えると共に最適周波数帯域を確保することが可能となる。また、受信信号の伝送速度が大きく変わる場合、それに伴なう最低受信感度も大きく変動し、内部利得の制御及びトランスインピーダンスの制御で、単一の抵抗素子を制御するだけでは対応が難しくなる場合がある。しかし、所定の抵抗値を伝送速度情報に基づいてデジタル的に大きく変化させることにより、比較的容易に対応させることが可能となる。

図２は、内部利得制御部１３又はトランスインピーダンス部１４の具体的な構成例を示す図である。内部利得制御部１３又はトランスインピーダンス部１４は、いずれも、図に示すように複数の抵抗素子をベースにして構成することができ、端子Ａ−Ｂ間に複数の抵抗Ｒ１，Ｒ２，Ｒ３を直列又は並列に接続し、これらの抵抗にスイッチング素子（例えば、電界効果型トランジスタ）Ｑ１，Ｑ２を並列又は直列に接続して構成される。スイッチング素子Ｑ１，Ｑ２は、伝送速度情報に基づいてオン、オフが制御される。なお、図２では、３個の抵抗素子と２個のスイッチング素子を用いる例であるが、より多くの個数で形成することができる。

図２（Ａ）は、直列接続されたＲ１，Ｒ２，Ｒ３に対して、Ｒ１に並列にＱ１を接続し、（Ｒ１＋Ｒ２）に並列にＱ２を接続した例である。この構成で、例えば、Ｑ１，Ｑ２を共にオフにすれば、端子Ａ−Ｂ間の抵抗は、（Ｒ１＋Ｒ２＋Ｒ３）となる。次に、Ｑ１をオンとすることにより、Ｒ１が短絡され、端子Ａ−Ｂ間の抵抗は、（Ｒ２＋Ｒ３）となる。Ｑ２をオンにすれば、（Ｒ１＋Ｒ２）が短絡され、端子Ａ−Ｂ間の抵抗は、Ｒ３のみとなる。

図２（Ｂ）は、直列接続されたＲ１，Ｒ２，Ｒ３に対して、Ｒ１に並列にＱ１を接続し、Ｒ２に並列にＱ２を接続した例である。この構成で、例えば、Ｑ１，Ｑ２を共にオフにすれば、図２（Ａ）の場合と同様に、端子Ａ−Ｂ間の抵抗は、（Ｒ１＋Ｒ２＋Ｒ３）となる。次に、Ｑ１をオンとすることにより、Ｒ１が短絡され、端子Ａ−Ｂ間の抵抗は、（Ｒ２＋Ｒ３）となる。Ｑ１，Ｑ２を共にオンにすれば、（Ｒ１＋Ｒ２）が短絡され、端子Ａ−Ｂ間の抵抗は、Ｒ３のみとなる。また、Ｑ１をオフとし、Ｑ２をオンとすることにより、Ｒ２のみが短絡され、端子Ａ−Ｂ間の抵抗は、（Ｒ１＋Ｒ３）とすることができる。

図２（Ｃ）は、並列接続されたＲ１，Ｒ２，Ｒ３に対して、Ｒ１に直列にＱ１を接続し、Ｒ２に直列にＱ２を接続した例である。この構成で、例えば、Ｑ１，Ｑ２を共にオフにすれば、端子Ａ−Ｂ間の抵抗は、Ｒ３となる。次に、Ｑ１をオンとすることにより、Ｒ１とＲ３の並列接続となって、端子Ａ−Ｂ間の抵抗は、（Ｒ１・Ｒ３）／（Ｒ１＋Ｒ３）となる。Ｑ１，Ｑ２を共にオンにすれば、Ｒ１とＲ２とＲ３との並列接続となって、端子Ａ−Ｂ間の抵抗は、（Ｒ１・Ｒ２・Ｒ３）／（Ｒ１・Ｒ３＋Ｒ１・Ｒ２＋Ｒ２・Ｒ３）となる。また、Ｑ１をオフとし、Ｑ２をオンとすることにより、端子Ａ−Ｂ間の抵抗は、（Ｒ２・Ｒ３）／（Ｒ２＋Ｒ３）とすることができる。

上述したように、Ｑ１，Ｑ２のオン・オフをデコーダ部からの信号で制御することにより、所定の抵抗値をデジタル的に変化させることができる。また、直列又は並列に接続される複数の抵抗のうち、スイッチング素子のオン・オフに関わらず、常に端子Ａ−Ｂ間で少なくとも１つの抵抗が選択されるようにするのが望ましい。図２においては、抵抗Ｒ３が常時選択されるようにされている。

この常時選択される抵抗を設けることにより、全てのスイッチング素子がオン又はオフとなっても、トランスインピーダンスがゼロなったり、無限大となったりするのを避けることができる。なお、トランスインピーダンス型の増幅器では、微小電流の入力で且つ性能の観点から低入力容量が要求されることから、通常入力部には保護素子をいれていない。そのため、帰還抵抗がないような状態になると、電源オフの状態で入力インピーダンスが非常に大きい値となり、静電耐圧が著しく低下し静電破壊の生じるが、常時選択される抵抗を設けることにより、これを回避することができる。

図３は他の実施形態を説明する図である。図中、１３’は内部利得制御部、１４’はトランスインピーダンス部、１８は信号レベル検出部を示し、その他の符号は、図１で用いたのと同じ符号を用いることにより説明を省略する。この実施形態は、内部利得制御部１３’及びトランスインピーダンス部１４’を伝送速度情報による信号でデジタル的に制御する他に、増幅出力側の信号レベルでアナログ的に制御するようにしたものである。

図３に示す前置増幅器も、図１で説明したのと同様に、負帰還抵抗としてトランスインピーダンス部１４’を有し、ＰＩＮフォトダイオード等の受光素子１１で受光した光信号を電流−電圧変換する光通信用に適した前置増幅器である。受光素子１１からの受光で生じた信号電流による受信信号が、増幅素子としてのエミッタ接地のトランジスタ１２に入力される。増幅段であるトランジスタ１２とその負荷を兼ねる内部利得制御部１３’によって、増幅器の内部利得が決められる。また、増幅段の出力電圧は、次のエミッタフォロワ回路等からなるバッファ段１６で、出力インピーダンスを低くし出力を高くしている。バッファ段１６の出力は、さらに出力バッファ段１７を経て、主増幅段（図示せず）に入力される。

内部利得制御部１３’及びトランスインピーダンス部１４’には、デコーダ部１５から光通信の伝送速度情報に関する信号が同時に入力され、この信号により増幅器の内部利得及びトランスインピーダンスの設定値が大きく変えられるようにしている。また、デコーダ部１５からの信号以外に信号レベル検出部１８を備え、例えば、出力バッファア段１７の出力信号が検出され、その信号レベルが内部利得制御部１３’及びトランスインピーダンス部１４’に入力されるようにされる。なお、信号レベルは、出力信号の平均値であっても、ピーク値であってもよい。

信号レベル検出部１８で検出された信号は、内部利得制御部１３’及びトランスインピーダンス部１４’に同時に入力され、増幅出力側の出力信号の信号レベルに応じてアナログ的に内部利得及びトランスインピーダンスが制御される。この実施形態では、デコーダ部１５からの信号により、内部利得制御部１３’及びトランスインピーダンス部１４’の設定値をデジタル的に大きく変更すると共に、信号レベル検出部１８でアナログ的にも制御される。この結果、伝送速度が大きく異なる場合にも、それぞれの伝送速度に対して最適の内部利得、周波数帯域、広いダイナミックレンジを確保することが可能となる。

図４は、図３に対応した内部利得制御部１３’又はトランスインピーダンス部１４’の具体的な構成例を示す図である。内部利得制御部１３’又はトランスインピーダンス部１４’は、いずれも、複数の抵抗素子をベースにして構成することができ、端子Ａ−Ｂ間に複数の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を直列又は並列に接続し、これらの抵抗にスイッチング素子（例えば、電界効果型トランジスタ）Ｑ１，Ｑ２及び制御可能な可変抵抗素子（例えば、電界効果型トランジスタ）Ｑｒを並列又は直列に接続して構成される。なお、スイッチング素子Ｑ１，Ｑ２は伝送速度情報に基づいてオン、オフが制御され、可変抵抗素子Ｑｒは増幅出力側の信号レベルによって制御される。

図４（Ａ）は、直列接続されたＲ１，Ｒ２，Ｒ３に対して、Ｒ１に並列にＱ１を接続し、（Ｒ１＋Ｒ２）に並列にＱ２を接続し、（Ｒ１＋Ｒ２＋Ｒ３）に並列にＱｒを接続すると共にＱｒに直列にＲ４を接続した例である。この構成で、例えば、Ｑ１，Ｑ２、を共にオフにすれば、端子Ａ−Ｂ間の抵抗は、（Ｒ１＋Ｒ２＋Ｒ３）に（Ｑｒ＋Ｒ４）が並列接続された状態となる。次に、Ｑ１をオンとすることにより、Ｒ１が短絡され、端子Ａ−Ｂ間の抵抗は、（Ｒ２＋Ｒ３）に（Ｑｒ＋Ｒ４）が並列接続された状態となる。Ｑ２をオンにすれば、（Ｒ１＋Ｒ２）が短絡され、端子Ａ−Ｂ間の抵抗は、Ｒ３に（Ｑｒ＋Ｒ４）が並列接続された状態となる。それぞれの状態で、Ｑｒは独立に制御され、端子Ａ−Ｂ間の抵抗は、Ｑｒによりアナログ的に調整される。

図４（Ｂ）は、直列接続されたＲ１，Ｒ２，Ｒ３に対して、Ｒ１に並列にＱ１を接続し、Ｒ２に並列にＱ２を接続し、（Ｒ１＋Ｒ２＋Ｒ３）に並列にＱｒを接続する共にＱｒに直列にＲ４を接続した例である。この構成で、例えば、Ｑ１，Ｑ２を共にオフにすれば、端子Ａ−Ｂ間の抵抗は、（Ｒ１＋Ｒ２＋Ｒ３）に（Ｑｒ＋Ｒ４）を並列接続した状態となる。次に、Ｑ１をオンとすることにより、Ｒ１が短絡され、端子Ａ−Ｂ間の抵抗は、（Ｒ２＋Ｒ３）に（Ｑｒ＋Ｒ４）を並列接続した状態となる。Ｑ１，Ｑ２を共にオンにすれば、Ｒ１とＲ２が短絡され、端子Ａ−Ｂ間の抵抗は、Ｒ３に（Ｑｒ＋Ｒ４）を並列接続した状態となる。また、Ｑ１をオフとし、Ｑ２をオンとすることにより、Ｒ２のみが短絡され、端子Ａ−Ｂ間の抵抗は、（Ｒ１＋Ｒ３）に（Ｑｒ＋Ｒ４）を並列接続した状態にすることができる。それぞれの状態で、Ｑｒは独立に制御され、端子Ａ−Ｂ間の抵抗は、Ｑｒによりアナログ的に調整される。

図４（Ｃ）は、並列接続されたＲ１，Ｒ２，Ｒ３、Ｒ４に対して、Ｒ１に直列にＱ１を接続し、Ｒ２に直列にＱ２を接続し、Ｒ４に直列にＱｒを接続した例である。この構成で、例えば、Ｑ１，Ｑ２を共にオフにすれば、端子Ａ−Ｂ間の抵抗は、Ｒ３と（Ｑｒ＋Ｒ４）を並列接続した状態となる。次に、Ｑ１をオンとすることにより、Ｒ１とＲ３と（Ｑｒ＋Ｒ４）を並列接続した状態となる。Ｑ１，Ｑ２を共にオンにすれば、Ｒ１とＲ２とＲ３と（Ｑｒ＋Ｒ４）を並列接続した状態となる。また、Ｑ１をオフとし、Ｑ２をオンとすることにより、端子Ａ−Ｂ間の抵抗は、Ｒ２とＲ３と（Ｑｒ＋Ｒ４）を並列接続した状態となる。この場合も、それぞれの状態で、Ｑｒは独立に制御され、端子Ａ−Ｂ間の抵抗は、Ｑｒによりアナログ的に調整される。

上述したように、Ｑ１，Ｑ２のオン・オフをデコーダ部からの信号で制御することにより、所定の抵抗値をデジタル的に変化させることができる。また、直列又は並列に接続される複数の抵抗のうち、少なくとも１つの抵抗に制御可能な可変抵抗素子Ｑｒが並列に接続されるようにする。Ｑｒには、信号レベル検出部からの信号レベルが加えられ、その抵抗値がアナログ的に調整される。この結果、伝送速度が異なることでデジタル的に設定された抵抗値に対して、さらにアナログ的に微調整することができる。

また、この可変抵抗素子Ｑｒに電界効果型トランジスタを用いている場合に、ゲート電圧依存性を鈍くするために、抵抗素子Ｒ４を直列接続することができる。また、これにより、抵抗素子Ｒ４を直列接続して、（Ｑｒ＋Ｒ４）での抵抗値がゼロにならないようにすることができる。この結果、全てのスイッチング素子Ｑ１，Ｑ２が全てオン又はオフとなって、可変抵抗素子Ｑｒが抵抗値ゼロの短絡状態になったとしても、トランスインピーダンスがゼロになるのを避けることができる。

図５は、可変抵抗素子Ｑｒに電界効果型トランジスタを用い、図４（Ａ）に示した構成例の動作状態を模擬した図で、縦軸に端子Ａ−Ｂ間の合成抵抗、横軸にＱｒのゲート電圧を示してある。この図に示すように、図４（Ａ）の構成で、Ｑ１，Ｑ２、を共にオフにし、Ｑｒのゲート電圧が小さく導通が生じていないとすれば、端子Ａ−Ｂ間の抵抗は、（Ｒ１＋Ｒ２＋Ｒ３）を最大値として一定である。次いで、Ｑｒのゲート電圧が所定値以上になって、ソースとドレイン間に導通が生じ、徐々にその導通量が大きくなる（抵抗値が小さくなる）ことにより、端子Ａ−Ｂ間の合成抵抗は小さくなり、曲線Ｓに沿った形で減衰していく。最終的にＱｒが短絡状態になったときは、Ｒ３とＲ４の並列状態となって、最小の抵抗値となる。

次に、Ｑ１をオンとするとＲ１が短絡され、端子Ａ−Ｂ間の抵抗は、（Ｒ２＋Ｒ３）を最大値として、Ｑｒが導通し始めるまでその抵抗値は一定である。次いで、Ｑｒのゲート電圧が所定値以上になって、ソースとドレイン間に導通が生じ、徐々にその抵抗値が小さくなることにより、端子Ａ−Ｂ間の合成抵抗は小さくなる。そして、前記と同様に曲線Ｓに沿った形で減衰し、最終的にＱｒが短絡状態になったときは、Ｒ３とＲ４の並列状態となる。Ｑ１，Ｑ２が共にオンの場合も同様で、端子Ａ−Ｂ間の抵抗は、Ｒ３を最大値として、Ｑｒが導通し始めるまでその抵抗値は一定である。次いで、Ｑｒのゲート電圧が所定値以上になって、ソースとドレイン間に導通が生じ、徐々にその抵抗値が小さくなることにより、端子Ａ−Ｂ間の合成抵抗は小さくなり、Ｒ３とＲ４の並列状態となる。

本発明の実施形態の概略を説明するブロック図である。 内部利得制御部又はトランスインピーダンス部の構成例を示す図である。 本発明の他の実施形態の概略を説明するブロック図である。 図３の実施形態おける内部利得制御部又はトランスインピーダンス部の構成例を示す図である。 図４の構成例における動作状態を説明する図である。 従来の技術を説明する図である。

符号の説明

１１…受光素子、１２…トランジスタ、１３，１３’…内部利得制御部、１４，１４’…トランスインピーダンス部、１５…デコーダ部、１６…バッファ段、１７…出力バッファ段、１８…信号レベル検出部、Ｑ１，Ｑ２…スイッチング素子、Ｑｒ…可変抵抗素子、Ｒ１〜Ｒ４…抵抗。

Claims (5)

1. 内部利得制御部、トランスインピーダンス部を備えた前置増幅器であって、伝送速度情報信号を出力するデコーダ部を備え、該デコーダ部からの伝送速度情報信号により前記内部利得制御部及び前記トランスインピーダンス部が制御される構成を特徴とする前置増幅器。
2. 前記内部利得制御部及び前記トランスインピーダンス部は、並列又は直列接続された複数の抵抗にスイッチング素子を並列又は直列接続してなり、前記スイッチング素子のオン・オフでデジタル的に抵抗値が制御される構成を特徴とする請求項１に記載の前置増幅器。
3. 前記直列又は並列接続された複数の抵抗のうち、少なくとも１つの抵抗は常時選択される構成を特徴とする請求項２に記載の前置増幅器。
4. 前記直列又は並列接続された複数の抵抗のうち、少なくとも１つの抵抗にスイッチング素子に代えて制御可能な可変抵抗素子が接続され、増幅出力側の信号レベルに応じてアナログ的に抵抗値が制御される構成を特徴とする請求項２又は３に記載の前置増幅器。
5. 前記制御可能な可変抵抗素子に、固定抵抗素子が直列接続されていることを特徴とする請求項４に記載の前置増幅器。

Images