JP2008078253A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008078253A
JP2008078253A JP2006253730A JP2006253730A JP2008078253A JP 2008078253 A JP2008078253 A JP 2008078253A JP 2006253730 A JP2006253730 A JP 2006253730A JP 2006253730 A JP2006253730 A JP 2006253730A JP 2008078253 A JP2008078253 A JP 2008078253A
Authority
JP
Japan
Prior art keywords
gas
atomic layer
layer deposition
fluorine
introducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006253730A
Other languages
English (en)
Inventor
Takashi Ando
崇志 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006253730A priority Critical patent/JP2008078253A/ja
Publication of JP2008078253A publication Critical patent/JP2008078253A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高誘電率材料の成膜中にフッ素を導入することで、絶縁膜と基板界面へのダメージを避けながら、十分な濃度のフッ素を膜中に導入し、トランジスタの初期特性と信頼性を両立させることを可能とする。
【解決手段】半導体領域とゲート電極との間にゲート絶縁膜が形成される半導体装置の製造方法において、前記ゲート絶縁膜を原子層蒸着法により膜中にフッ素を含有する金属酸化膜またはフッ素を含有する金属シリケート膜で形成することを特徴とする。
【選択図】図1

Description

本発明は、 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を有する半導体装置の製造方法に関する。
デバイスの微細化に伴い、ゲート絶縁膜の膜厚も薄膜化し、直接トンネル電流によるゲートリークの増大が問題となってきた。そこで、ゲート絶縁膜に高誘電率材料を適用することで酸化膜換算膜厚(EOT)は薄くしながら、物理膜厚を厚く保つという技術の検討がなされている。高誘電率材料としては耐熱性を合わせ持つHfSiONやHfAlOxのようなハフニウム(Hf)系の多元系材料が有望視されている。ただし、ハフニウム系の高誘電率材料であっても、熱酸化膜と比較すると膜中の欠陥密度が高いため、絶縁膜中の欠陥に起因したしきい値電圧の変動や絶縁破壊が問題となっている。これが実用化にあたっての大きな障害となっている。近年、ハフニウム系の高誘電率材料中の欠陥密度を低減する目的でイオンインプランテーション(以下、略してインプラという)装置によるフッ素イオンの注入が盛んに研究されている。
インプラ装置を用いて高誘電率材料中にフッ素を注入する場合、ドーズ量を上げ過ぎるとインプラ起因のダメージが入り、MOSFETの移動度を劣化させる問題が生じる。ここで、フッ素インプラのドーズ量と電子移動度の関係の一例を図8に示す。
図8に示すように、ハフニウム系の高誘電率材料の信頼性を十分に改善するためには一般に1×1014〜1×1015台のフッ素のドーズ量が必要であることが知られている(例えば、特許文献1参照。)。しかしながら、電子移動度の劣化無しにこのレベルのドーズ量を適用するのは難しい。またインプラ後には高温の回復アニールが必要になるため、例えば、ダマシンゲートプロセスなどの高温処理を行うことができないプロセスには適用が難しい。
特開2002−299614号公報
解決しようとする問題点は、インプラにより高誘電率材料膜中に高濃度のフッ素を導入した場合、絶縁膜と基板界面へのダメージが発生し、トランジスタの初期特性と信頼性を得ることが困難な点である。
本発明は、高誘電率材料の成膜中にフッ素を導入することで、絶縁膜と基板界面へのダメージを避けながら、十分な濃度のフッ素を膜中に導入し、トランジスタの初期特性と信頼性を両立させることを課題とする。
請求項1に係る本発明は、半導体領域とゲート電極との間にゲート絶縁膜が形成される半導体装置の製造方法において、前記ゲート絶縁膜を原子層蒸着法により膜中にフッ素を含有する金属酸化膜またはフッ素を含有する金属シリケート膜で形成することを特徴とする。
請求項1に係る本発明では、原子層蒸着法により、膜中にフッ素を含有する金属酸化膜またはフッ素を含有する金属シリケート酸化膜で前記ゲート絶縁膜を形成することから、下地となる半導体基板にダメージを与えることなく、1×1019〜1×1020[atoms/cm3]程度のフッ素を導入した高誘電率材料からなるゲート絶縁膜の形成が可能になる。
請求項1に係る本発明によれば、下地にダメージを与えることなく、高誘電率材料膜中にフッ素を高濃度(例えば1×1019atoms/cm3〜1×1020atoms/cm3程度)に導入することができるので、高誘電率材料中の欠陥密度が大幅に低減できるため、NBTI(Negative Bias Temperature Instability)、PBTI(Positive Bias Temperature Instability)、TDDB(Time Dependent Dielectric Breakdown)などのMOSFETの信頼性を改善することができるという利点がある。また、フッ素を導入した際に、下地へのダメージが無いため、キャリア移動度の劣化も起こらない。したがって、従来のイオン注入によるフッ素添加ではトレードオフとなっていたMOSFETの初期特性と長期信頼性を両立させることが可能になる。
本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を説明する。先ず、本発明の製造方法を実施する原子層蒸着装置について、図2の概略構成図により説明する。
図2に示すように、原子層蒸着装置1は、被処理基板50に原子層蒸着を行うチャンバ11を備え、このチャンバ11の内部に被処理基板50を支持するステージ31が設置されている。上記チャンバ11には、ガス流量を制御するバルブ21を介してガスライン22、同様にバルブ23を介してガスライン24、バルブ25を介してガスライン26、バルブ27を介してガスライン28が接続されている。
例えばガスライン22により、金属酸化膜の金属原料ガスとして、例えば有機金属ガスが導入される。ここでは、ハフニウム原料として、例えばテトラキス(メチルエチルアミノ)ハフニウム(Hf[N(CH3)(C25)]4:TEAMHf)をアルゴン(Ar)ガスとともに供給する。
上記ガスライン24により、例えばパージガスとして、例えば不活性なガスを供給する。不活性なガスには、アルゴン(Ar)、ヘリウム(He)等の希ガスもしくは窒素(N2)を用いる。
上記ガスライン26により、例えばフッ素を含有するガスとして、例えばテトラフルオロメタン(CF4)を供給する。フッ素を含有するガスには、CF4以外に、例えば、六フッ化硫黄(SF6)、テトラフルオロシラン(SiF4)、パーフルオロエタン(C26)、ヘキサフルオロプロピレン(C36)、オクタフルオロシクロブタン(C48)、フッ素(F2)などを用いることができる。
上記ガスライン28により、例えば酸化剤となるガスとして、例えばオゾン(O3)を供給する。このオゾンは、例えばオゾン発生機から供給される。酸化剤となるガスには、O3以外に、例えば、水(H2O)、重水(D2O)、酸素(O2)などを用いることができる。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)として、フッ素を含む酸化ハフニウム(HfO2)膜を成膜する製造方法を、図1のプロセスシーケンス図および前記図2の原子層蒸着装置の概略構成図によって説明する。なお、他のフッ素を含む金属酸化膜またはフッ素を含む金属シリケート膜を成膜するプロセスにおいても、原料ガスを変更するだけで同様に適用することができる。
ハフニウム原料として、例えばテトラキス(メチルエチルアミノ)ハフニウム(Hf[N(CH3)(C25)]4)を用い、ガスライン22よりチャンバ11に供給する。また、ガスライン24からパージガスのアルゴン(Ar)、ガスライン26からフッ素を含有するガスのテトラフルオロメタン(CF4)、ガスライン28から酸化剤となるオゾン(O3)をチャンバ11内に供給する。その際、各ガスの供給量および供給のタイミングを、各ガスライン22、24、26,28に設置されたバルブ21、23、25、27によって制御する。
なお、上記パージガス、フッ素を含有するガス、酸化剤等は前記原子層蒸着装置1の説明で記載したガスを用いることができる。
図1に示すように、まずステップ1で、金属酸化膜の金属を含む金属原料ガス、例えば、有機金属ガスのテトラキス(メチルエチルアミノ)ハフニウム:TEMAHfをチャンバ11内(原子層蒸着雰囲気)に供給する。このときの成膜条件は、TEMAHfの蒸気圧を4Pa、流量を0.7cm3/min(キャリアガスはアルゴン)とした。これによって被処理基板50表面にハフニウム原子層が形成される。
次に、ステップ2で、上記金属原料ガスをチャンバ11内より排気するとともに、パージガスとして例えばアルゴン(Ar)をチャンバ11内(原子層蒸着雰囲気)に供給する。このときのアルゴンガス供給条件は、アルゴン流量を0.7cm3/minとした。
次に、ステップ3で、パージガスを排気するとともに、酸化性ガスとして例えばオゾン(O3)と、フッ素を含有するガスとして例えばテトラフルオロメタン(CF4)を同時にチャンバ11内(原子層蒸着雰囲気)に供給する。このときの成膜条件は、オゾン(O3)濃度を250g/m3、流量を0.7cm3/minとし、CF4の流量を0.027cm3/minとした。これによって、被処理基板50表面のハフニウム原子層上にフッ素と酸素の原子層が形成される。上記ステップ3では、酸化性ガスとフッ素を含有するガスとを同時に導入したが、先に酸化性ガスを導入し、その後フッ素を含有するガスを導入してもよく、逆に、先にフッ素を含有するガスを導入し、その後酸化性ガスを導入してもよい。その際、酸化性ガスとフッ素を含有するガスとが同時に導入される期間があってもよい。
次に、ステップ4で、上記酸化性ガスとフッ素を含有するガスをチャンバ11内より排気するとともに、パージガスとして例えばアルゴン(Ar)をチャンバ11内(原子層蒸着雰囲気)に供給する。このときのアルゴンガス供給条件は、アルゴン流量を0.7cm3/minとした。
上記ステップ1〜ステップ4のシーケンスを繰り返し行うことによって、ゲート絶縁膜となる、所望の膜厚のフッ素を含む金属酸化膜としてフッ素を含む酸化ハフニウム膜を得る。
ここで、従来技術として、酸化ハフニウムを原子層蒸着法により成膜する比較例を、図3のシーケンス図によって説明する。
ステップ1で金属酸化膜の金属を含む金属原料ガス、例えば有機金属ガスのテトラキス(メチルエチルアミノ)ハフニウム:TEMAHfをチャンバ11内(原子層蒸着雰囲気)に供給する。このときの成膜条件は、TEMAHfの蒸気圧を4Pa、流量を0.7cm3/min(キャリアガスはアルゴン)とした。これによって被処理基板50表面にハフニウム原子層が形成される。
次に、ステップ2で、パージガスとして例えばアルゴン(Ar)をチャンバ11内(原子層蒸着雰囲気)に供給するとともに上記金属酸化膜の金属を含む金属原料ガスをチャンネル11内より排気する。このときのアルゴンガス供給条件は、アルゴン流量を0.7cm3/minとした。
次に、ステップ3で、パージガスを排気するとともに、酸化性ガスとして例えばオゾン(O3)をチャンバ11内(原子層蒸着雰囲気)に供給する。このときの成膜条件は、オゾン(O3)濃度を250g/m3、流量を0.7cm3/minとした。これによって、被処理基板50表面のハフニウム原子層上に酸素の原子層が形成される。
次に、ステップ4で、パージガスとして例えばアルゴン(Ar)をチャンバ11内(原子層蒸着雰囲気)に供給するとともに上記酸化性ガスをチャンバ11内より排気する。このときのアルゴンガス供給条件は、アルゴン流量を0.7cm3/minとした。
そして、上記シーケンスを繰り返し行うことによって、所望の膜厚の金属酸化膜を得る。
上記説明したように、本発明の製造方法では、原子層蒸着法において、酸化性ガスとフッ素を含有するガスとを同時に供給することが特徴であり、これにより、従来の製造方法で行っていたフッ素をイオンインプランテーションにより金属酸化膜中に導入する工程が不要になるので、下地等にダメージを与えないフッ素を含む金属酸化膜が形成される。
また、原子層蒸着法を行う雰囲気に、単にフッ素を含有したガスを300℃〜400℃で導入しただけではフッ素は膜中には導入されないが、酸化性ガス、例えばオゾン(O3)と同時に供給することでフッ素が活性な状態になり、酸化ハフニウム(HfO2)中で結合を作ることが可能になる。
また、酸化ハフニウム(HfO2)中の欠陥は酸素空孔に起因すると言われているが、本発明の製造方法では、金属〔本実施例ではハフニウム(Hf)〕−フッ素(F)の結合ができることで酸素空孔濃度が低減し、信頼性を向上させることができる。さらに、テトラフルオロメタン(CF4)のような炭素(C)を含むフッ素を含有するガスを用いても、そのガス中に含まれる炭素(C)はオゾン(O3)の酸化力によって除去されるので、酸化ハフニウム(HfO2)中に残留することが無い。
次に、上記第1実施例により得られたフッ素を含む酸化ハフニウム(HfO2)膜中のフッ素含有量を調べた二次イオン質量分析(SIMS)のプロファイル図を図4に示す。
ハフニウム系材料の信頼性を改善するために必要な膜中のフッ素濃度は1×1019〜1×1020atoms/cm3程度と言われており、図4に示すように、本発明の製造方法により成膜されたフッ素を含む金属酸化膜(ハフニウム酸化膜)は、十分な濃度のフッ素が膜中に導入されていることが分かる。
次に、本発明の製造方法により形成したフッ素を含む酸化ハフニウム膜をゲート絶縁膜に用いたMOSFETの電子移動度(本発明)と、フッ素をイオンインプランテーションにより酸化ハフニウム膜に導入したフッ素を含む酸化ハフニウム膜をゲート絶縁膜に用いたMOSFETの電子移動度(従来技術)との比較を図5に示す。
図5に示すように、本発明のほうが従来技術よりもMOSFETの電子移動度が高くなることがわかる。これは、本発明では、従来技術のようにシリコン基板へのダメージを与えるイオンインプランテーションを行わないことが電子移動度を劣化させない理由である。
上記第1実施例の製造方法において、金属シリケート膜を成膜する場合には、上記金属酸化膜の金属を含む金属原料ガスと、酸化性ガスと、フッ素を含有するガスと、パージガスの他に、シリコン原料ガスを用いる。この場合、原子層蒸着装置のガスラインを増設して、その増設したガスラインにより供給する。このガスラインにも流量および供給タイミングを制御するバルブを設ける。上記シリコン原料ガスとしては、シラン系ガスが挙げられる。例えば、モノシラン(SiH4 )、ジシラン(Si26)、トリシラン(Si38)等を用いることができる。このシリコン原料ガスの導入タイミングは、上記金属酸化膜の金属を含む金属原料ガスを導入した後に行うパージ後、酸化性ガスを導入した後に行うパージ後、フッ素を含有するガスを導入した後に行うパージ後のいずれかで行うことができる。このシリコン原料ガスを導入した後も、ステップ1、3後に行うステップ2、4と同様に、不活性なガスによるパージを行う。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を説明する。先ず、本発明の製造方法を実施する原子層蒸着装置について、図6の概略構成図により説明する。
図6に示すように、原子層蒸着装置2は、被処理基板50に原子層蒸着を行うチャンバ11を備え、このチャンバ11の内部に被処理基板50を支持するステージ31が設置されている。上記チャンバ11には、ガス流量を制御するバルブ21を介してガスライン22、同様にバルブ23を介してガスライン24、バルブ25を介してガスライン26、バルブ27を介してガスライン28が接続されている。上記ガスライン26にはプラズマ発生装置41が設置されている。本実施例ではリモートプラズマ方式を用いたが、並行平板型装置によりチャンバ11内でプラズマを発生させるものであってもよい。
例えばガスライン22により、金属酸化膜の金属原料として、例えば有機金属ガスが導入される。ここでは、ハフニウム原料として、例えばテトラキス(メチルエチルアミノ)ハフニウム(Hf[N(CH3)(C25)]4:TEAMHf)をアルゴン(Ar)ガスとともに供給する。
上記ガスライン24により、例えばパージガスとして、例えば不活性なガスを供給する。不活性なガスには、アルゴン(Ar)、ヘリウム(He)等の希ガスもしくは窒素(N2)を用いる。
上記ガスライン26にはプラズマ発生装置41が設置されているので、例えばフッ素を含有するガスとして、テトラフルオロメタン(CF4)を供給する際、プラズマ化して供給することができる。この実施例では、フッ素を含有するガスとしてテトラフルオロメタンとアルゴンの混合ガスを用いている。また、フッ素を含有するガスには、CF4以外に、例えば、六フッ化硫黄(SF6)、テトラフルオロシラン(SiF4)、パーフルオロエタン(C26)、ヘキサフルオロプロピレン(C36)、オクタフルオロシクロブタン(C48)、フッ素(F2)などを用いることができる。
上記ガスライン28により、例えば酸化剤となるガスとして、例えばオゾン(O3)を供給する。このオゾンは、例えばオゾン発生機から供給される。酸化剤となるガスには、O3以外に、例えば、水(H2O)、重水(D2O)、酸素(O2)などを用いることができる。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)として、酸化性ガスにO3を用いて、ゲート絶縁膜に用いる酸化ハフニウム(HfO2)を成膜する製造方法を、図7のプロセスシーケンス図および前記図6の原子層蒸着装置の概略構成図によって説明する。なお、他の金属酸化膜または金属シリケート膜を成膜するプロセスにおいても、原料ガスを変更するだけで同様に適用することができる。
ハフニウム原料として、例えばテトラキス(メチルエチルアミノ)ハフニウム(Hf[N(CH3)(C25)]4)を用い、ガスライン22よりチャンバ11に供給する。また、ガスライン24からパージガスのアルゴン(Ar)、ガスライン26からフッ素を含有するガスのテトラフルオロメタン(CF4)のプラズマガス、ガスライン28から酸化剤となるオゾン(O3)をチャンバ11内に供給する。その際、各ガスの供給量および供給のタイミングを、各ガスライン22、24、26,28に設置されたバルブ21、23、25、27によって制御する。
なお、上記パージガス、フッ素を含有するガス、酸化剤等は前記原子層蒸着装置2の説明で記載したガスを用いることができる。
本発明の製造方法では、図7に示すように、ステップ1で、金属酸化膜の金属を含む金属原料ガス、例えば有機金属ガスのテトラキス(メチルエチルアミノ)ハフニウム:TEMAHfをチャンバ11内(原子層蒸着雰囲気)に供給する。このときの成膜条件は、TEMAHfの蒸気圧を4Pa、流量を0.7cm3/min(キャリアガスはアルゴン)とした。これによって被処理基板50表面にハフニウム原子層が形成される。
次に、ステップ2で、上記金属酸化膜の金属を含む金属原料ガスをチャンバ11内より排気するとともに、パージガスとして例えばアルゴン(Ar)をチャンバ11内(原子層蒸着雰囲気)に供給する。このときのアルゴンガス供給条件は、アルゴン流量を0.7cm3/minとした。
次に、ステップ3で、パージガスを排気するとともに、酸化性ガスとして例えばオゾン(O3)をチャンバ11内(原子層蒸着雰囲気)に供給する。このときの成膜条件は、オゾン(O3)濃度を250g/m3、流量を0.7cm3/minとした。これによって、被処理基板50表面のハフニウム原子層上に酸素の原子層が形成される。
次に、ステップ4で、上記酸化性ガスをチャンバ11内より排気するとともにパージガスとして例えばアルゴン(Ar)をチャンバ11内(原子層蒸着雰囲気)に供給する。このときのアルゴンガス供給条件は、アルゴン流量を0.7cm3/minとした。
次に、ステップ5で、パージガスを排気するとともに、フッ素を含有するガスとして例えばテトラフルオロメタン(CF4)とアルゴンとの混合ガスのプラズマガスをチャンバ11内(原子層蒸着雰囲気)に供給する。このときの成膜条件は、CF4の流量を0.027cm3/minとした。これによって、被処理基板50表面にフッ素の原子層が形成される。上記第5ステップでは、フッ素を含有するガスをチャンバ11内(原子層蒸着雰囲気)に導入しながら、導入したフッ素を活性化させるために、チャンバ11内でプラズマを発生させてもよい。上記フッ素を含有するガスを供給する際に、このフッ素を含有するガスとともにキャリアガスとして上記同様にアルゴンを供給してもよい。
上記シーケンスを繰り返し行うことによって、所望の膜厚のフッ素を含む金属酸化膜として、フッ素を含む酸化ハフニウム膜を得る。なお、ステップ5の後に不活性なガスによるパージ工程を行ってもよい。
上記説明したように、第2実施例の製造方法では、原子層蒸着法において、前記図3によって説明した通常の成膜サイクルに加え、CF4/Arプラズマをチャンバ11中に導入するステップ5を挿入したことが特徴である。
原子層蒸着雰囲気にフッ素を含有したガスを300℃〜400℃で導入しただけでは、フッ素は膜中には導入されないが、プラズマを発生させることでフッ素が活性になり、酸化ハフニウム(HfO2)中で結合を作ることが可能になる。酸化ハフニウム中の欠陥は酸素空孔に起因すると言われているが、ハフニウム(Hf)−フッ素(F)の結合ができることで酸素空孔濃度が低減し、信頼性を向上させることができる。なお、上記ステップ5は、上記ステップ2の直後に挿入することもできる。
上記各実施例で説明した製造方法は、半導体領域(例えば半導体基板)上にゲート絶縁膜を介してゲート電極が形成され、このゲート電極の電界によって半導体領域にチャネルが形成されるMOSFETのような半導体装置を形成する製造方法に適用でき、特にゲート絶縁膜を形成する方法に適用することが好適である。
また上記各実施例では、原子層蒸着法により、膜中にフッ素を含有する金属酸化膜またはフッ素を含有する金属シリケート酸化膜で前記ゲート絶縁膜を形成することから、下地となる半導体基板にダメージを与えることなく、1×1019〜1×1020[atoms/cm3]程度のフッ素を導入した高誘電率材料からなるゲート絶縁膜の形成が可能になる。これにより、高誘電率材料中の欠陥密度が大幅に低減できるため、NBTI(Negative Bias Temperature Instability)、PBTI(Positive Bias Temperature Instability)、TDDB(Time Dependent Dielectric Breakdown)などのMOSFETの信頼性を改善することができるという利点がある。また、フッ素を導入した際に、下地へのダメージが無いため、キャリア移動度の劣化も起こらない。したがって、従来のイオン注入によるフッ素添加ではトレードオフとなっていたMOSFETの初期特性と長期信頼性を両立させることが可能になる。高誘電率材料を用いたMOSFETの実用化に大きく近づく。
本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を示したプロセスシーケンス図である。 本発明の製造方法を実施する原子層蒸着装置を示した概略構成図である。 従来技術として酸化ハフニウムを原子層蒸着法により成膜する比較例を示したシーケンス図である。 第1実施例のフッ素を含む酸化ハフニウム膜中のフッ素含有量を調べた二次イオン質量分析(SIMS)のプロファイル図である。 本発明の製造方法および従来技術によるゲート絶縁膜に用いたMOSFETの電子移動度の比較図である。 本発明の製造方法を実施する原子層蒸着装置を示した概略構成図である。 本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を示したプロセスシーケンス図である。 フッ素インプラのドーズ量と電子移動度との関係図である。
符号の説明
1…原子層蒸着装置

Claims (9)

  1. 半導体領域とゲート電極との間にゲート絶縁膜が形成される半導体装置の製造方法において、
    前記ゲート絶縁膜を原子層蒸着法により膜中にフッ素を含有する金属酸化膜またはフッ素を含有する金属シリケート膜で形成する
    ことを特徴とする半導体装置の製造方法。
  2. 前記金属酸化膜を形成する前記原子層蒸着法の原料ガスに、
    前記金属酸化膜の金属を含む金属原料ガスと、
    酸化性ガスと、
    フッ素を含有するガスとを用いる
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記フッ素を含有するガスと前記酸化性ガスを同時に原子層蒸着雰囲気に導入する
    ことを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記フッ素を含有するガスをプラズマ化して原子層蒸着雰囲気に導入する
    ことを特徴とする請求項2記載の半導体装置の製造方法。
  5. 前記酸化性ガスを原子層蒸着雰囲気に導入する工程中に前記フッ素を含有するガスを該原子層蒸着雰囲気に導入する
    ことを特徴とする請求項2記載の半導体装置の製造方法。
  6. 前記フッ素を含有するガスを原子層蒸着雰囲気に導入しながら該原子層蒸着雰囲気にプラズマを発生させる
    ことを特徴とする請求項2記載の半導体装置の製造方法。
  7. 前記原子層蒸着法は、
    原子層蒸着雰囲気に前記金属酸化膜の金属を含む金属原料ガスを導入する第1ステップと、
    前記金属原料ガスを排気するとともに前記原子層蒸着雰囲気にパージガスを導入する第2ステップと、
    前記パージガスを排気するとともに前記原子層蒸着雰囲気に前記酸化性ガスと前記フッ素を含有するガスとを導入する第3ステップと、
    前記酸化性ガスと前記フッ素を含有するガスとを排気するとともに前記原子層蒸着雰囲気にパージガスを導入する第4ステップと
    を1サイクルとして、
    前記1サイクルを繰り返し行う
    ことを特徴とする請求項2記載の半導体装置の製造方法。
  8. 前記原子層蒸着法は、
    原子層蒸着雰囲気に前記金属酸化膜の金属を含む金属原料ガスを導入する第1ステップと、
    前記金属原料ガスを排気するとともに前記原子層蒸着雰囲気にパージガスを導入する第2ステップと、
    前記パージガスを排気するとともに前記原子層蒸着雰囲気に前記酸化性ガスを導入する第3ステップと、
    前記酸化性ガスを排気するとともに前記原子層蒸着雰囲気にパージガスを導入する第4ステップと、
    前記パージガスを排気するとともに前記原子層蒸着雰囲気に前記フッ素を含有するガスをプラズマ化して導入する第5ステップと
    を1サイクルとして、
    前記1サイクルを繰り返し行う
    ことを特徴とする請求項2記載の半導体装置の製造方法。
  9. 前記原子層蒸着法は、
    原子層蒸着雰囲気に前記金属酸化膜の金属を含む金属原料ガスを導入する第1ステップと、
    前記金属原料ガスを排気するとともに前記原子層蒸着雰囲気にパージガスを導入する第2ステップと、
    前記パージガスを排気するとともに前記原子層蒸着雰囲気に前記酸化性ガスを導入する第3ステップと、
    前記酸化性ガスを排気するとともに前記原子層蒸着雰囲気にパージガスを導入する第4ステップと、
    前記パージガスを排気するとともに前記原子層蒸着雰囲気に前記フッ素を含有するガスを導入しながら該原子層蒸着雰囲気にプラズマを発生させる第5ステップと
    を1サイクルとして、
    前記1サイクルを繰り返し行う
    ことを特徴とする請求項2記載の半導体装置の製造方法。
JP2006253730A 2006-09-20 2006-09-20 半導体装置の製造方法 Ceased JP2008078253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006253730A JP2008078253A (ja) 2006-09-20 2006-09-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006253730A JP2008078253A (ja) 2006-09-20 2006-09-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008078253A true JP2008078253A (ja) 2008-04-03

Family

ID=39350041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006253730A Ceased JP2008078253A (ja) 2006-09-20 2006-09-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008078253A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209394A (ja) * 2011-03-29 2012-10-25 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2015042784A (ja) * 2013-08-26 2015-03-05 インダストリー−アカデミック コーペレイション ファウンデイション, ヨンセイ ユニバーシティ 原子層堆積法にて酸化物薄膜の一部をハロゲンでドープすることができるハロゲンドーピングソース、該ハロゲンドーピングソースの製造方法、及び該ハロゲンソースを利用して原子層堆積法にて酸化物薄膜の一部をハロゲンでドープする方法並びに該方法を用いて成膜されたハロゲンドープ酸化物薄膜
WO2016079498A1 (en) * 2014-11-17 2016-05-26 The University Of Liverpool Dielectric barrier layer
CN111613523A (zh) * 2020-05-20 2020-09-01 上海交通大学 一种提高原子层沉积介质薄膜的介电常数的方法
US11390947B2 (en) * 2019-03-04 2022-07-19 Applied Materials, Inc. Method of forming a fluorinated metal film

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266308A (ja) * 1996-03-29 1997-10-07 Nec Corp 半導体装置の製造方法
JP2004303894A (ja) * 2003-03-31 2004-10-28 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法
WO2005117086A1 (en) * 2004-05-21 2005-12-08 Applied Materials, Inc. Stabilization of high-k dielectric materials
JP2006073758A (ja) * 2004-09-01 2006-03-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006114747A (ja) * 2004-10-15 2006-04-27 Seiko Epson Corp 半導体装置の製造方法
JP2006147896A (ja) * 2004-11-22 2006-06-08 Sony Corp 薄膜の製造方法および半導体装置の製造方法
JP2008071976A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 絶縁膜、およびそれを用いた半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266308A (ja) * 1996-03-29 1997-10-07 Nec Corp 半導体装置の製造方法
JP2004303894A (ja) * 2003-03-31 2004-10-28 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法
WO2005117086A1 (en) * 2004-05-21 2005-12-08 Applied Materials, Inc. Stabilization of high-k dielectric materials
JP2006073758A (ja) * 2004-09-01 2006-03-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006114747A (ja) * 2004-10-15 2006-04-27 Seiko Epson Corp 半導体装置の製造方法
JP2006147896A (ja) * 2004-11-22 2006-06-08 Sony Corp 薄膜の製造方法および半導体装置の製造方法
JP2008071976A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 絶縁膜、およびそれを用いた半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209394A (ja) * 2011-03-29 2012-10-25 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2015042784A (ja) * 2013-08-26 2015-03-05 インダストリー−アカデミック コーペレイション ファウンデイション, ヨンセイ ユニバーシティ 原子層堆積法にて酸化物薄膜の一部をハロゲンでドープすることができるハロゲンドーピングソース、該ハロゲンドーピングソースの製造方法、及び該ハロゲンソースを利用して原子層堆積法にて酸化物薄膜の一部をハロゲンでドープする方法並びに該方法を用いて成膜されたハロゲンドープ酸化物薄膜
WO2016079498A1 (en) * 2014-11-17 2016-05-26 The University Of Liverpool Dielectric barrier layer
US11390947B2 (en) * 2019-03-04 2022-07-19 Applied Materials, Inc. Method of forming a fluorinated metal film
CN111613523A (zh) * 2020-05-20 2020-09-01 上海交通大学 一种提高原子层沉积介质薄膜的介电常数的方法

Similar Documents

Publication Publication Date Title
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
JP4708426B2 (ja) 半導体基板を処理する方法
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20090035927A1 (en) Method of forming dielectric layers on a substrate and apparatus therefor
JP2007524994A (ja) 低eotプラズマ窒化ゲート誘電体用の2ステップポスト窒化アニ−リング
JP2016517179A (ja) 垂直nand素子のための新規のマスク除去方法
US20060199384A1 (en) Method of forming thin film, and method of manufacturing semiconductor device
JP4059183B2 (ja) 絶縁体薄膜の製造方法
US20220406572A1 (en) Substrate processing method, substrate processing apparatus, and method for producing nanowire or nanosheet transistor
TW201608605A (zh) 改質處理方法及半導體裝置之製造方法
CN103295890B (zh) 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法
JP2008078253A (ja) 半導体装置の製造方法
WO2011158534A1 (ja) 炭化珪素半導体装置の製造方法
JP4742867B2 (ja) Mis型電界効果トランジスタを備える半導体装置
JP2008027932A (ja) 半導体装置の製造方法および原子層蒸着装置
JP2006128547A (ja) 半導体装置及びその製造方法
JP2006245528A (ja) 誘電体膜及びその形成方法
JP2004266075A (ja) 基板処理方法
KR101690434B1 (ko) 질소 함유 산화물 막 및 이의 형성 방법
JP2012028713A (ja) ゲートスタック形成方法
JP4032889B2 (ja) 絶縁膜の形成方法
KR20100079149A (ko) Sti구조에서의 실리콘 질화막 라이너 형성방법
JP2008258614A (ja) 基板上への酸窒化物薄膜の成長方法
KR20120131813A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090706

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130326