JP2006064584A - X線検査装置及びその検査方法 - Google Patents
X線検査装置及びその検査方法 Download PDFInfo
- Publication number
- JP2006064584A JP2006064584A JP2004248928A JP2004248928A JP2006064584A JP 2006064584 A JP2006064584 A JP 2006064584A JP 2004248928 A JP2004248928 A JP 2004248928A JP 2004248928 A JP2004248928 A JP 2004248928A JP 2006064584 A JP2006064584 A JP 2006064584A
- Authority
- JP
- Japan
- Prior art keywords
- image
- dimensional
- gap
- conductor
- conductive body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
【課題】 導通体の導通不良の検査において、シンプルで高速で信頼性の高い検査を行えるようにする。
【解決手段】 3次元X線CTスキャンにより多層基板における導通体の導通不良を検査するものであって、3次元画像処理用の3次元縮小処理とラベリングの繰り返しを行い、3次元2値画像の導通体がこの導通体のギャップ部によって***表示するまでの3次元縮小処理回数から***パラメータを計測し、導通体の不良の程度を定量化した。さらに、不良の程度を判断するための2つの補助パラメータ、導通体に存在する穴(欠陥)の体積とギャップ部共通部分幅を計算し、***パラメータと組み合わせて解析することで、導通体の不良の判断の信頼性を向上するようにした。
【選択図】 図4
【解決手段】 3次元X線CTスキャンにより多層基板における導通体の導通不良を検査するものであって、3次元画像処理用の3次元縮小処理とラベリングの繰り返しを行い、3次元2値画像の導通体がこの導通体のギャップ部によって***表示するまでの3次元縮小処理回数から***パラメータを計測し、導通体の不良の程度を定量化した。さらに、不良の程度を判断するための2つの補助パラメータ、導通体に存在する穴(欠陥)の体積とギャップ部共通部分幅を計算し、***パラメータと組み合わせて解析することで、導通体の不良の判断の信頼性を向上するようにした。
【選択図】 図4
Description
本発明は、X線検査装置及びその検査方法に関し、詳しくは、例えば3次元X線CT(Computerized Tomography)スキャンを応用したビルドアップ多層プリント配線基板(以下、「多層基板」という。)のビア部の導通不良検査に適用して好適なX線検査装置及びその検査方法に係わる。
従来、電子回路基板として例えばセラミック等で形成される多層プリント配線基板は、コア基板に一層(両面で二層)ずつ絶縁層と回路を随時形成して多層回路を形成するビルドアップ(Build up)工法により作成されている。このとき、ビアホール(Via hole)の手法を用い、基板に形成されている表裏プリント配線間又は各層のプリント配線間の電気的接続を行うため、必要な層間のみに穴(ビアホール)を開け導体ペーストを充填して通電回路を形成している。
上述ビアホール(以下、ビア部とも称する。)は外部から見えないため、光学的外観検査装置が使用できない。そこで、ビア部の導通不良検査には回路基板内部の状態を透視できるX線CTスキャンを応用した導通不良検査が行われている。
例えば、部分X線透視画像を倍率補正(拡大・縮小)して組み合わせ、検査用X線像を再構成するようにしたX線検査装置が提案されている(例えば、特許文献1参照。)。
特開2002−189002号公報(図11、図12参照。)
ところで、3次元X線CTスキャンを応用したX線検査装置から求められた被検査体の3次元画像は、2次元の画像を処理する場合と比べると処理が複雑なため、ソフトウェア化、ハードウェア化が難しかったという不都合があった。
また、3次元画像を処理する場合、2次元画像に比べると2桁データ量が多いため、演算処理に時間がかかるという不都合があった。
また、導通不良の程度を判断する適切なパラメータを持つことが難しく、処理結果の信頼性が低かったという不都合があった。
そのため、導通不良を検査するためのシンプルで高速で信頼性の高い導通不良検査アルゴリズムが要求されていた。
本発明は斯かる点に鑑みなされたもので、導通体の導通不良の検査において、シンプルで高速で信頼性の高い検査を行えるようにすることを目的とする。
上記課題を解決して目的を達成するため、本発明は、3次元X線CTスキャンにより多層基板における導通体の導通不良を検査するものであって、導通体のX線投影像を再構成してなる3次元画像の導通体に対して該導通体の形状に応じた閉空間を形成し、該閉空間内に存在する閉領域の体積を計測し、所定体積値以下の閉領域を3次元画像から削除し、この3次元画像の2値画像をラベリングし、ラベリング後の2値画像について、導通体が該導通体のギャップ部によって***表示されているかどうかを判断し、***表示されていない場合、2値画像を導通体について3次元縮小処理し、これらラベリング及び3次元縮小処理を、導通体が該導通体のギャップ部によって***表示されるまで繰り返し、***までに要した3次元縮小処理の回数を算出し、3次元縮小処理の回数に基づいて導通不良の程度を判定するようにした。
斯かる発明によれば、3次元画像処理用の3次元縮小、3次元ラベリング等の基本画像処理アルゴリズムを組み合わせて導通不良検査アルゴリズムを作成している。3次元画像の2値画像を繰り返し縮小させ、ラベリングすることにより、導通体を2つの部位に***させることができ、この***するまでの縮小処理の繰り返し回数を求めることにより、不良の程度を判定することができる。また、導通体の形状に応じた閉空間を形成し、この閉空間内に存在する閉領域のうち所定体積値以下のものを削除するようにしたので、導通体に関するノイズが除去され、導通体が***するまでの縮小処理の繰り返し回数の精度が向上する。
また、上述の発明において、上記多層基板における導通体の形状が略円筒形状である場合、この導通体に対して上記閉空間を形成する工程は、ギャップ検出用マスクを用いて3次元画像から導通体のギャップ部を抽出する2値化を行う処理と、2値画像についてギャップ部と同じ値の固まりをラベリングする処理と、ラベル番号が付された固まりの重心座標を計算する処理と、導通体の中心Z座標を計算する処理と、ギャップ部のフェレ径を計算する処理と、2つのギャップ部面から挟まれる導通体のX,Y座標範囲を計算する処理と、濃淡表示の前記導通体の中心Z座標を通るX−Y平面上の円についてヒストグラムをとる処理と、このヒストグラム及び導通体の設計上の面積しきい値から導通体の描画すべき円の大きさを決める面積2値化しきい値を取得する処理と、導通体の描画すべき円重心座標を計算する処理と、導通体の描画すべき円のX,Y座標を計算する処理と、導通体の中心Z座標を通るX−Y平面上に前記円を描画する処理と、ギャップ部の中心Z座標からの所定画素の範囲を算出して描画する円筒のZ座標範囲を計算する処理と、計算されたZ座標範囲の高さの円筒を描画する処理から構成するようにした。
斯かる発明によれば、導通体の形状が略円筒形状である場合に、導通体に対する閉空間として、導通体の底面直径より僅かに小さい底面直径で、かつ導通体の高さより僅かに高い円筒を形成することができる。これにより、導通体接合面のギャップ部の隙間も、導通体表面にある欠けも閉領域として認識することができるようになる。
また、上述の発明において、上記導通不良の程度を判定するための補助パラメータとして、さらに導通体の重なり合う共通部分の幅を計測するようにした。
斯かる発明によれば、ギャップ部共通部分幅が小さいほど、導通体の重なりのズレが小さいため、導通体のギャップ部も小さく***までに要する縮小処理繰り返し回数が少なくなる。したがって、ギャップ部共通部分幅の値を、縮小処理繰り返し回数による導通不良の判定の補助に使用することができる。
本発明によれば、3次元縮小、3次元ラベリング等の3次元画像の基本画像処理アルゴリズムを組み合わせて導通不良検査アルゴリズムを作成したので、導通不良検査処理がシンプルであるという効果がある。
また、2値画像の導通体を繰り返し3次元縮小するとともにラベリングすることにより、画像上にて導通体を2つあるいはそれ以上の部位に***させることができ、その***するまでの縮小の繰り返し回数を算出することにより、導通不良の程度が定量化できるという効果がある。
また、導通不良検査のアルゴリズムを3次元縮小とラベリングの繰り返し処理としたので、ソフトウェア化、ハードウェア化が簡単であり、高速に実行できるという効果がある。
さらに、補助パラメータとして、導通体の形状に応じた閉空間を形成し、この閉空間内に存在する閉領域のうち所定体積値以下のものを削除するようにしたので、導通体に関するノイズが除去され、導通体が***するまでの縮小処理の繰り返し回数の精度が向上する。また、補助パラメータとして、ギャップ部共通部分幅を算出することにより、縮小処理の繰り返し回数による導通不良の判定を補助することができる。したがって、これら補助パラメータを計測することによって、導通体の良否判断の信頼性が向上するという効果がある。
また、例えば導通体の形状が略円筒形状である場合に、本発明の導通体に対する閉空間を形成する工程によれば、導通体の底面直径より僅かに小さい底面直径で、かつ導通体の高さより僅かに高い円筒を形成することができる。これにより、導通体接合面のギャップ部の隙間も、導通体表面にある欠けも閉領域として認識できるようになるので、閉空間内で形成される閉領域の精度及びその体積値の精度が向上する。したがって、導通体の良否判断の信頼性向上に寄与するという効果がある。
以下、本発明の一実施の形態の例について、添付図面を参照しながら説明する。
本例は、3次元画像処理用の3次元拡大・縮小、3次元ラベリング等の基本画像処理アルゴリズムを使って***パラメータiを算出し、例えばビルドアップ多層プリント配線基板(多層基板)のビア部の導通不良の程度を定量化したものである。さらに、不良の程度を判断するための2つの補助パラメータを計算することで、より信頼性を上げるようにしている。なお、本発明は3次元X線CTスキャン技術を用いた導通不良の検査方法であるが、以下の説明において便宜上2次元表示の図を適宜利用しながら説明している。
本例は、3次元画像処理用の3次元拡大・縮小、3次元ラベリング等の基本画像処理アルゴリズムを使って***パラメータiを算出し、例えばビルドアップ多層プリント配線基板(多層基板)のビア部の導通不良の程度を定量化したものである。さらに、不良の程度を判断するための2つの補助パラメータを計算することで、より信頼性を上げるようにしている。なお、本発明は3次元X線CTスキャン技術を用いた導通不良の検査方法であるが、以下の説明において便宜上2次元表示の図を適宜利用しながら説明している。
まず、本例の検査対象であるビアについて述べる。
図1は、例えば多層基板に設けた複数の通電用の穴(ビアホール)に導体ペーストを充填したときのビア部を示しており、4個の略円筒形状のビア1,2,3,4が不完全に配置されている状態を表している。なお、この例でいう不完全な配置とは、複数のビアが完全な位置に配置された場合には一つの大きな円柱のような形が形成されるが、この円柱が形成されない状態をいう。
図1は、例えば多層基板に設けた複数の通電用の穴(ビアホール)に導体ペーストを充填したときのビア部を示しており、4個の略円筒形状のビア1,2,3,4が不完全に配置されている状態を表している。なお、この例でいう不完全な配置とは、複数のビアが完全な位置に配置された場合には一つの大きな円柱のような形が形成されるが、この円柱が形成されない状態をいう。
図2は、図1に示すビア1〜4をA方向(上面)及びB方向(側面)より見た図を示し(A)は上面図、(B)は側面図である。図2(B)に示すように、各ビア1〜4の重なり合う面がそれぞれギャップ11,12,13であり、例えば2値化処理した際には“1(黒)”として表現される。本例では、各ビアの重なり合う底面の全面をギャップ部として認識するようにしている。なお、以降の説明において、略円筒形状をしたビアの底面と略平行な面をX−Y平面(図2A)とし、ビアが積層されていく方向、すなわちX−Y平面に垂直な方向をZ方向(図2B)とする。
次に、多層基板のビアホールに充填された導体ペーストの導通不良検査を行う装置の構成について説明する。
図3は、X線を照射して取り込んだX線投影像を画像処理する画像処理部の構成例を示すブロック図である。図中、105は検査対象物のX線投影像を再構成した3次元画像データ読み込み用の画像メモリ、106は3次元画像データ書き込み用の画像メモリ、107はディレーメモリ、108は3次元画像データの所定の拡大処理を行う拡大処理手段として機能する拡大処理部、109は3次元画像データの所定の縮小処理を行う縮小処理手段として機能する縮小処理部、110は3次元の2値化画像データについてラベリングを行うラベリング手段として機能するラベリング部を示す。
図3は、X線を照射して取り込んだX線投影像を画像処理する画像処理部の構成例を示すブロック図である。図中、105は検査対象物のX線投影像を再構成した3次元画像データ読み込み用の画像メモリ、106は3次元画像データ書き込み用の画像メモリ、107はディレーメモリ、108は3次元画像データの所定の拡大処理を行う拡大処理手段として機能する拡大処理部、109は3次元画像データの所定の縮小処理を行う縮小処理手段として機能する縮小処理部、110は3次元の2値化画像データについてラベリングを行うラベリング手段として機能するラベリング部を示す。
この画像処理部は、制御手段として機能し、X線検査装置全体の制御を司るとともに所定の画像処理等の演算を行う図示しないCPU(Central Processing Unit)を備えている。また、このCPUが所定の制御及び演算等を実行するためのプログラムが記録されているROM(Read Only Memory)と、CPUがプログラム実行時のワークエリアとして利用するRAM(Random Access Memory)を備え、CPU、ROM及びRAMは、それぞれアドレスバス(以下、Addrと称する。)111及びデータバス(以下、Dataと称する。)112と接続している。CPUは、Addr111を経由して画像メモリ105又は106へアドレス情報を送るとともに、Data112経由にて各画像メモリと画像データを相互に転送することができる。あるいは、データ転送方法としては、再構成された3次元画像データを、CPUを介さずに画像メモリ105又は106に対しDMA(Direct Memory Access)転送するようにしてもよい。
CLK113は、CPUからの指令に従い画像データ処理を行う際、所定のクロック信号に基づきディレーメモリ107及び各画像データ処理部に画像データを1画素あるいは1ラインずつ転送するバスである。Src(Source)114は、画像メモリ105からのデータを、ディレーメモリ107を介して各3次元画像データ処理部に供給するデータ供給バスである。また、Dest(Destination)115は各処理部で処理された結果を画像メモリ106に送信するデータ送信バスである。
このような構成において、多層基板にX線を照射すると、X線検出部(図示略)で検出されるX線投影像を基に多層基板のX線照射部位が濃淡表示の3次元画像として再構成される。再構成された画像データはAddr111及びData112を利用して画像メモリ105に転送される。そして、CPUからの指令に従い、画像メモリ105からSrc114を介してディレーメモリ107に転送される。
ディレーメモリ107は、画像メモリ105から3次元画像データを読み出し、バス116を介し縮小処理部108、拡大処理部109及びラベリング部110へ3次元画像データを転送する。このディレーメモリ107は、ラインメモリ機能及びフレームメモリ機能を備える。例えばフレームメモリ機能では、後述する3次元縮小処理において縮小処理部108に転送する3次元画像データとして、1フレームが3ライン(1ライン3画素)からなる3フレーム(9ライン)分の27画素のデータを保持することができる。
そして、拡大処理部108、縮小処理部109、ラベリング部110では、それぞれの演算結果を、Dest115を介して画像メモリ106に転送する。また、本例のディレーメモリ107、拡大処理部108、縮小処理部109、ラベリング部110は所定のバス116で相互に接続され高速なデータ転送が可能となっている。例えば3次元画像縮小処理を例に説明すると、このバス116を利用することで、上述ディレーメモリ107にて保持されたデータ、例えば後述の図34に示す3フレーム(9ライン)のデータを、まとめて縮小処理部108に送ることができる。
なお、Dest115を介して画像メモリ115にデータが供給され、Src114を介して画像メモリ106からデータを他に転送できるようにしてもよい(図3の点線部参照)。
次に、上述した構成の装置を用いて行われる欠陥検査の方法について説明する。
本例は、導体ペーストの導通不良を調べることにより多層基板のビア部の欠陥を検査するものであり、図4に示すフローチャートに従って、導通不良検査アルゴリズムを説明する。
本例は、導体ペーストの導通不良を調べることにより多層基板のビア部の欠陥を検査するものであり、図4に示すフローチャートに従って、導通不良検査アルゴリズムを説明する。
まず、多層基板中のビアの認識と円筒描画を行う(ステップS1)。この処理は、後述する***パラメータの補助パラメータである、穴体積及びギャップ部共通幅を計測するため前処理として行うものである。
上記円筒描画について、図5及び図6を参照して説明する。
図5は、図1のビア3に描画した円筒の概略を示す図である。図5に示すように、ビア3の底面直径より若干小さい直径の底面を有し、かつビア3の底面間の高さより僅かに大きい高さとした円筒(円柱)21を描画する。このような円筒の描画を各ビアに対して行う。
図5は、図1のビア3に描画した円筒の概略を示す図である。図5に示すように、ビア3の底面直径より若干小さい直径の底面を有し、かつビア3の底面間の高さより僅かに大きい高さとした円筒(円柱)21を描画する。このような円筒の描画を各ビアに対して行う。
例えば、図6(A)に示すように、ビア3の表面に欠け5がある場合、取り込んだ多層基板のX線投影像を2値化処理しても、欠け部分5とビア3外部が同一領域であり区別がつかないため、欠けを欠陥として認識することができない。そこで、本例の円筒描画処理は、ビアの円筒の底面直径より若干小さい底面を持ちかつビア円筒の高さより若干高い円筒を描くことで、ビアの欠けを穴に塞ぎ込む(閉領域を形成する)処理であり、欠けを穴(閉領域)に変換し欠陥として認識できるようにするものである。
図6(B)に斜線で示すように、円筒描画後は欠け5を円筒21の閉空間に閉じ込め、穴(欠陥)5aとして表現・認識できる。また、ビア3,4接合面のギャップ部13についても、描画する円筒21の高さを高くすることで、ギャップ部13を円筒21の閉空間に閉じ込めることができる。なお、描画する円筒の底面直径は、ビアの底面直径と同じとすることもできるが、ビアが変形していたり、後述処理で求められる円の中心がずれている可能性なども考慮すると、少し小さめが好ましい。
次に、円筒描画後の画像を用い、導通不良解析の補助パラメータとして、ギャップ部及びビア部の穴体積、ギャップ部共通部分幅を算出する(ステップS2,S3,S4)。後述するが、穴体積の値を算出して導通不良検査処理に反映させることにより、***パラメータの精度が上がり、検査の信頼性が向上する。また、ギャップ部共通部分幅、すなわち円筒描画された隣り合うビア間のギャップ部位の共通部分幅は、***パラメータの評価に影響を与える重要な値である。
なお、上記ギャップ部穴体積はギャップ部の穴の体積であり、ビア部穴体積はビアの表面及び内部に存在する穴の体積を指す。いずれにおいても、円筒描画後の画像を使用するため、ビア間接合面のギャップ部の隙間もビア表面にある欠けも穴(閉領域)として認識することができる。
次いで、円筒描画後の2値画像より、ギャップ部ピンホールノイズを除去する。このときの画像を画像Aとする(ステップS5)。また、ビア部ピンホールノイズを除去し、画像Bを作成する(ステップS6)。そして、それぞれのピンホールノイズが除去された画像Aと画像Bを合成して画像Cを作成する(ステップS7)。
続いて、***パラメータiを測定する(ステップS8)。後に詳細に説明するが、***パラメータiは、上記画像Cを3次元縮小処理し、ラベリングを行い、2値画像上にてギャップ部分により導通体部分が***したかどうかを確認し、その***するまでの縮小回数によって決定される。
そして、算出された***パラメータiに加え、ギャップ部共通部分幅Lを加味してビアの導通不良状態を判断し(ステップS9)、その判断結果を図示しないディスプレイ等に表示して検査を終了する。なお、上記各ステップの処理内容について、後に詳細に説明する。
以下、上記ステップS1におけるビアの認識と円筒描画について、図7に示すフローチャートを参照して詳細に説明する。
まず、ギャップ検出用マスクによるマスク処理と2値化を行う(ステップS11)。これは、多層基板X線投影像の3次元画像データ(0〜255の256階調の濃淡表示)から、ビアのギャップ部を1(階調255)にする2値化処理を行い、ギャップ部を抽出するものである。
ギャップ検出用マスクの一例を図8に示す。ギャップ検出用マスクとして、例えば5*5のマスク内の中心に−1の係数、同列(Z座標上)の所定画素分だけ離れた位置例えば中心から1画素分ずつ離れた最上端及び最下端に中心係数の半分の大きさの1/2の係数、その他の部分にはゼロ(図示略)の係数を設定する。このギャップ検出用マスクを、X線を照射して得られた3次元画像データの全画素についてスキャンし、任意の画素の画素値とこのマスクの対応する部分の係数をそれぞれ乗算して得られる3つの数値の加算値(gap)を計算する。すなわち、次式のように表すことができる。
Gap=buf_s[z+2][y][x]/2+buf_s[z-2][y][x]/2-buf_s[z][y][x]
ここで、buf_s:入力画像バッファである。
Gap=buf_s[z+2][y][x]/2+buf_s[z-2][y][x]/2-buf_s[z][y][x]
ここで、buf_s:入力画像バッファである。
上記計算式によると、例えば、スキャンした箇所がギャップ部とビア部に係るような部分であれば、ビア部とギャップ部との濃淡の差が出るが、スキャンした箇所がビア部の場合、濃淡の差がなく画素値が同じであるため上記加算値(Gap)は0になる。
図9は、上述のギャップ検出用マスクによる2値化処理の具体例を示したものである。本例のX線投影像のギャップ部における平均的な濃淡値を例えば約100、ギャップ部のまわりを約140として説明する。入力画像バッファのデータ[z+2],[z],[z-2]の濃淡値が、例えばそれぞれ[140],[100],[140]である場合、図8のギャップ検出用マスクによるマスク処理を施すとそれぞれ[70],[-100],[70]となって、加算値(gap)は40である。そして、その加算値と予め設定した階調しきい値GAP_THとを比較し、加算値がその階調しきい値より大きい場合は1、階調しきい値より小さい場合は0とする2値化を行う。この例では、階調しきい値GAP_TH=15としているので、加算値(gap)40の画素は“1”となる。このようにして、Z座標ごとの2値画像の画素数が求まり、2値画像の3次元出力画像が作成できる。
図10は、一例として、図1に示すビア2,3,4について2値化処理後の画像を表した図である。ギャップ部として、ビアとビアの接合面に形成されるギャップ12,13の他に、ビア内部にギャップ14,15を検出した例としてある。
上述のマスク処理と2値化処理が終了後、3次元ラベリング処理を行う(ステップS12)。これは、2値画像の“1”の固まりごとに番号付けを行う。図10に示す4つのギャップ部12,13,14,15についてラベリングした例を、図11に示す。なお、この例では、ギャップ部以外はラベル番号を0としてある。
次に、各ギャップ部の重心座標を計算する(ステップS13)。図12は、ギャップ部重心座標計算の説明に供する図である。図11に示すラベル番号ごとのギャップ部12,13,14,15の重心G1,G2,G3,G4の座標を計算する。
例えば、重心のX座標XGは、
XG=1/V・Σ{x・f(x)}
ここで、f(x)=0 又は 1
として算出することができる。重心のY座標,Z座標についても同様の関係で重心座標が求められる。
例えば、重心のX座標XGは、
XG=1/V・Σ{x・f(x)}
ここで、f(x)=0 又は 1
として算出することができる。重心のY座標,Z座標についても同様の関係で重心座標が求められる。
続いて、各ビアのZ座標を計算する(ステップS14)。図13は、ビアの中心のZ座標計算の説明に供する図である。この図13に示すように、2つのギャップ部の各重心Z座標の中心Z11,Z12,Z13を算出する。
次に、各ギャップのフェレ径を計算する(ステップS15)。図14は、ギャップのフェレ径計算の説明に供する図であり、わかりやすくするため図10に示した各ビアの接合面を斜めに表現しているが、実際の傾きは大変小さい。ギャップ部のフェレ径とは、物体をX,Y(及びZ)座標にそれぞれ投影したときの長さである。図15は、ギャップ12のフェレ径を模式的に表した図であり、(A)はビア部を上面より見たときのビア2,3及び外接直方体25で、(B)は外接直方体25の斜視図である。ギャップ12のフェレ径は、外接直方体25の対向する2つの角の座標F0(X0,Y0,Z0)とF1(X1,Y1,Z1)から算出することができる。
次いで、各ビアのX,Y座標範囲を計算する(ステップS16)。これは、2つのギャップ部面から挟まれるビアのX,Y座標範囲(ウィンドウ)を計算するもので、例として、図16にビア部の側面図、図17に上面図を示す。2つのギャップ12,13のX,Y座標の最小値と最大値をとる。X方向においては、図16のギャップ12すなわちビア3の紙面右端から、ギャップ13すなわちビア4の同左端までが、X座標範囲でありその長さAを算出する。また、Y方向においては、図17のギャップ12すなわちビア2の紙面上端から、ギャップ13の左端すなわちビア3の同下端までが、Y座標範囲でありその長さBを算出する。
なお、例えばビア2のように2つのギャップ部面に挟まれていない場合、ギャップ12のフェレ径計算にて算出した外接直方体の対角上の2つの座標に対し、X,Y座標の最小値に−5を加え、かつ最大値に+5を加えて、ビア2のX,Y座標範囲とする。この例では、±5を加えるようにしたが、加算する数値はこの例に限らず、多層基板のビアの接合精度等の条件を加味して適宜変更してもよい。
次に、各ビアの中心のZ座標(図13参照)を通るX−Y平面について、濃淡画像のヒストグラム処理を行う(ステップS17)。図18は、多層基板とビア部を示した模式図であり、28は多層基板、26,27はビア部のウィンドウ(X、Y座標範囲)を表している。多層基板28に多数形成されているビア部について、濃淡画像のヒストグラムをとる。
そして、面積2値化しきい値を取得する(ステップS18)。濃淡画像(円が描かれている)のヒストグラムと面積しきい値から、描画すべき円筒底面の大きさを決定するための面積2値化しきい値を求める。この面積しきい値は、予め多層基板の設計段階で把握しているビア部の面積値である。面積2値化しきい値取得の説明に供する図を、図19に示す。(A)はビアのZ座標中心を通る平面であり、(B)はその平面上の濃淡値を表すものである。図19(A)のビア2のZ座標中心Z11を通るX−Y平面上の濃淡値は、例えば図19(B)の引き出し線が付されていない部分の数値のようになり、本例ではビア2はおおよそ100前後、その他の基板部分等はおおよそ10前後としてある。
図20は、図19(B)のような濃淡値のビアのZ座標中心を通る平面についてなされたヒストグラム処理の一例を示すものである。多層基板部分を示す濃淡値約10付近とビア部を示す濃淡値約100付近において度数が高い。そこで、上記面積しきい値CIR_A_THを例えば2070とする。そして、ヒストグラムの濃淡値の頻度を大きい方から順に加算してゆき、面積しきい値を越える濃淡値を2値化用しきい値THとする。もちろん、面積しきい値の値は、この例に限るものではない。
次に、各ビア1個1個の円中心(重心)を計算する(ステップS19)。これは、上述の各ビアのX,Y座標の範囲、つまりX座標の最小値及び最大値、並びにY座標の最小値と最大値(図17参照)、ビアのZ座標中心(図13参照)、2値化用しきい値TH(図20参照)の情報から、円(円筒の底面)の中心X,Y座標を算出する。
そして、各ビアの円描画用X,Y座標を計算する(ステップS20)。これは、円の中心座標、半径から円が通る整数座標を算出する。図21は、円描画用X,Y座標の計算の説明に供する図である。図21に示すように、Z座標を通るX−Y平面上に、ビア2の円が通る整数座標(斜線部)をプロットし、円を描く(ステップS21)。さらに、ビア断面(X−Y平面)を4倍表示モードとする(ステップS22)。すなわち、Z座標を通るX−Y平面上に各4倍で円の画像をコピーし、表示する。なお、実際に描画する円の直径は、前述したように、ビアの底面直径よりも小さい方が好ましい。この場合、描画する円の直径は、上記ステップS22,S21でのビアの円が通る整数座標をプロットして4倍表示モードとした円の直径よりも若干小さくしておく。
ここで、描画する円筒のZ座標範囲について計算する(ステップS23)。図22は、円筒描画のZ座標計算の説明図であり、本例ではビア3について円筒描画するためのZ座標範囲を計算している。すなわち、描画する円筒のZ座標の範囲上端及び下端(高さ)を計算する。本例では、前述したように円筒の高さがビアより若干高くなるよう、ギャップ部のZ座標の重心から±4画素の範囲を算出するようにしている。このときのZ座標範囲については、例えばビア部表面に生じた欠けの大きさ等を考慮し、±4画素に限らず適宜変更するようにしてもよい。
図22において、ギャップ12,13の重心を通るZ座標はZ1とZ2であり、これらZ1,Z2の±4画素の座標(Z1±4),(Z2±4)を計算する。そして、(Z1+4)と(Z2−4)のZ座標を、ビア3の円筒を描画するのに利用する。つまり、ビア3の重心Z座標Z12から座標(Z1+4)及び座標(Z2−4)までを描画する円筒の高さとする。また、Z座標(Z1−4)と(Z2+4)は、それぞれビア2とビア4の円筒を描画する際に利用される。なお、ギャップに挟まれない例えばビア2の円筒の高さは、ビア2の重心のZ座標と(Z1−4)との距離に基づいて決定する。
このようにして計算したZ座標の範囲にて各ビアの円筒を描画する(ステップS24)。描画する円筒を側面から見た状態のイメージを、図23に示す。ビア2,3,4よりもそれぞれの円筒20,21,22の高さを若干高く描画する。加えて、各円筒20,21,22の底面直径は、各ビア2,3,4よりも若干小さく描画する。このような手順により、図1ステップS1のビアの認識と円筒描画処理が行われ、全ビアについて、図5に示す円筒21のような仮想の円筒が形成される。
次に、図4に示したステップS2〜S4の各種補助パラメータの計算について詳細に説明する。これらの補助パラメータについて計算する際は、円筒描画後の画像を使って行う。まず、ギャップ部の穴体積算出処理から述べる。ギャップ部の穴体積は、2値化処理及びラベリング処理(図10,11参照)後の3次元画像のギャップ部について、ヒストグラム処理(体積計算)を実施し求めることができる。図24は、ギャップ部穴体積の計算結果例を示した表である。この例では、ラベル番号1〜4のギャップ部について、穴体積m1〜m4としてある。
続いて、ビア部の穴体積算出処理について述べる。図25は、ビア部穴体積算出処理を示したフローチャートである。このフローチャートを、図31の体積計測及びビア部ピンホールノイズ除去の説明図を参照しながら説明する。図31において、31の略楕円形状はビア、32は配線パターン導体、33,34は多層基板のビア部以外の部分、35はビア内の欠陥部分、36はビア内のピンホールノイズを示し、3次元画像を説明の便宜上模式的に二次元表示した例としてある。まず、円筒描画後の3次元画像を2値化(ステップS31)し、図31(A)に示すような白黒表示の画像を得る。ここでの2値化処理は、濃淡表示された円筒画像に対し、ギャップ検出用マスク(図8参照)を使用しない一般的な2値化処理である。
上記2値化処理後、図31(A)の画像を白黒反転させ(ステップS32)、図31(B)に示す画像を得る。続いて、図31(B)の画像の各部分に番号を付しラベリングを行い(ステップS33)、図31(C)に示す画像を作成する。この例では、
<表示部分> <ラベル番号>
黒表示部・・・・・・・・・・・・・・・・・・・・ 0
(ビア31、配線パターン導体32)
多層基板のビア部以外33・・・・・・・・1
多層基板のビア部以外34・・・・・・・・2
欠陥35・・・・・・・・・・・・・・・・・・・・・・・・3
ピンホールノイズ36・・・・・・・・・・・・4
としてある。
<表示部分> <ラベル番号>
黒表示部・・・・・・・・・・・・・・・・・・・・ 0
(ビア31、配線パターン導体32)
多層基板のビア部以外33・・・・・・・・1
多層基板のビア部以外34・・・・・・・・2
欠陥35・・・・・・・・・・・・・・・・・・・・・・・・3
ピンホールノイズ36・・・・・・・・・・・・4
としてある。
そして、番号を付した部分の体積a(i)(i=0〜n)を、ヒストグラム処理により計測する(ステップS34)。この体積計測処理を全ラベル部分について実施する。
さらに、ギャップ部共通部分幅の計算について説明する。図26は、ギャップ部共通部分幅の計測の説明に供する図である。ギャップ部共通部分は、重なり合っているビアの接合面の共通部分であり、ギャップ部共通部分幅Lは、図26に示すように2つのビアの円筒21,22が重なっている部分のX−Y平面上の長さである。このギャップ部共通部分幅Lは***パラメータの値に影響を及ぼすものであり、ギャップ部共通部分幅Lについて、以下の計算式で求められる。なお、Lはギャップ部共通部分のX成分又はY成分のうち長い方を採用する。
図26において、三角形の相似の関係から、
W:max(|X11−X12|,|Y11−Y12|)=2r−W:L
したがって、
L=(2r−W)/W * max(|X11−X12|,|Y11−Y12|)
となる。
ただし、
(X11,Y11):円筒21の円中心座標
(X12,Y12):円筒22の円中心座標
W :2つの円の中心距離
r :2つの円の半径
max(|X11−X12|,|Y11−Y12|)は、
|X11−X12|と|Y11−Y12|の大きい方の値
とする。
W:max(|X11−X12|,|Y11−Y12|)=2r−W:L
したがって、
L=(2r−W)/W * max(|X11−X12|,|Y11−Y12|)
となる。
ただし、
(X11,Y11):円筒21の円中心座標
(X12,Y12):円筒22の円中心座標
W :2つの円の中心距離
r :2つの円の半径
max(|X11−X12|,|Y11−Y12|)は、
|X11−X12|と|Y11−Y12|の大きい方の値
とする。
次に、図4ステップS5のギャップ部ピンホールノイズ除去処理について説明する。図24を用いて説明したように、既にギャップ部穴体積を計測済みであるから、そのギャップ穴体積とピンホールノイズ除去のための体積しきい値とを比較する。体積しきい値は、ラベリングされたギャップ部で体積の小さい物体(ピンホールノイズ)を除去するためのものである。図27は、ギャップ部穴体積と体積しきい値の比較結果例を示しており、この比較結果に従って変換用テーブルを作成する。この例では、ラベル2,3のギャップ部の体積m2,m3が体積しきい値より小さい場合の例としてある。
図28は、体積の小さいピンホールノイズを除去するためのデータ変換用テーブルの例を示している。本例では、ラベル2,3のギャップ部穴体積が体積しきい値より小さいので、これを新たに番号0とする。そして、ラベル番号0を除いた残りのしきい値以上の穴体積を持つギャップ部について通し番号を付す。そして、新しいラベル番号が付されたこの変換用テーブルを使用して、ラベル物体の小さい体積(ピンホールノイズ)を除去するためのラベル画像変換を行う。ラベル画像変換後の画像、すなわちピンホールノイズが除去されたビア(円筒)2値画像を、図29に示す。穴体積値の小さいラベル部分(図27のラベル番号2,3)が除去されて、純粋にギャップ部12,13のみを抽出することができる。
また、図4ステップS6のビア部ピンホールノイズ除去について説明する。図30はビア部ピンホールノイズ除去処理を示すフローチャートである。図30のフローチャートについて、図31を参照して説明する。まず、図25のフローチャートに従い計測した各部分の体積を読み出し(ステップS41)、体積a(i)のiにラベル番号1を代入する(ステップS42)。
続いて、求めた各部分の体積a(i)と所定の体積しきい値との大小を比較する(ステップS43)。体積a(i)が、所定の体積しきい値より大きい場合は、比較後の体積をt(i)として、この体積t(i)を0とし(ステップS44)、ステップS46へと移行する。一方、体積a(i)が所定の体積しきい値より小さい場合は、体積t(i)を1とした後(ステップS45)、ステップS46へと移行する。ここで、t(i)の値“0”と“1”は、それぞれ2値画像表示の黒と白を意味する。
上記ステップS44又はステップS45の後、上述のiに1を加え(i+1)とする(ステップS46)。そして、iがnまで達したか、すなわちラベリングした各部分の体積と体積しきい値との比較が終了したかどうかを判断する(ステップS47)。全ラベル部分の体積と体積しきい値との比較が終了していない場合、ステップS43に戻り、体積しきい値との比較処理を続ける。
全ラベルの体積と体積しきい値との比較が終了している場合は、ラベリング画像(図31C)を変換テーブルに従いt(i)で変換する(ステップS48)。例えば、図31(C)において、上記体積しきい値をラベル番号3部分の体積より小さくラベル番号4部分の体積よりも大きいとすると、変換テーブルは、
<ラベル番号> 表示
0 → 1(白)
1 → 0(黒)
2 → 0(黒)
3 → 0(黒)
4 → 1(白)
となる。この変換テーブルに従い、体積しきい値を超える欠陥以外のビア部を白表示すると、図31(D)に示すように、ビア部とピンホールノイズが同一領域となって、ピンホールノイズ36(ラベル番号4)を画像から除去することができる。
<ラベル番号> 表示
0 → 1(白)
1 → 0(黒)
2 → 0(黒)
3 → 0(黒)
4 → 1(白)
となる。この変換テーブルに従い、体積しきい値を超える欠陥以外のビア部を白表示すると、図31(D)に示すように、ビア部とピンホールノイズが同一領域となって、ピンホールノイズ36(ラベル番号4)を画像から除去することができる。
次に、図4ステップS8の***パラメータの測定処理について説明する。図32は、***パラメータ測定処理を示すフローチャートであり、このフローチャートについて、図33を用いて説明する。***パラメータiは、3次元縮小処理の繰り返し回数によって算出する。なお、本例の縮小処理とは、3次元画像に対し、例えば後述する図34に示すようなフィルターをかけて2値化画像の、例えば1(白)の画素領域を縮小させる処理のことをいう。
ここで、本例の縮小処理について、図34を参照して具体的に説明する。図34において、51は1フレーム3*3からなる3つのフレーム51a,51b,51cを持つ、3*3*3の画素構成の3次元縮小用マスクである。例えば、フレーム51a内の画素をX1〜X3,X10〜X12,X18〜X20、フレーム51b内の画素をX4〜X6,X13,X0,X14,X21〜X23、フレーム51c内の画素をX7〜X9,X15〜X17,X24〜X26とする。この3次元縮小用マスク51を3次元画像に適用し、3*3*3マスク51内の全ての画素が1のときだけ、中心画素X0に1を返し、画像を表示する。この縮小処理を重ねる毎に徐々に1の値を持つ画素領域、本例では導通体部分が細くなるように見える。換言すれば画像上において、黒表示部分、つまりギャップ部分が大きく表示されていく(図33(A)〜(E)参照)。
なお、3次元画像の拡大処理についても併せて説明しておく。3次元拡大処理用マスクの例を、図35に示す。本例の拡大処理は、縮小処理用のフィルターを拡大処理用のフィルターに代えて、2値画像の例えば1(白)の画素領域を拡大させる処理のことをいう。図35において、52は上述した図34と同一画素構成の1フレーム3*3からなる3つのフレーム52a,52b,52cを持つ、3*3*3の画素構成となっている。この3次元縮小用マスク51を3次元画像に適用し、3*3*3のマスク52の内のどれか1つの画素が1のとき、中心画素X0に1を返し、画像を表示する。
図32に戻り、まず、初期設定として以降の処理にて算出される***パラメータ(縮小処理の繰り返し回数)iをゼロ(i=0)とする(ステップS51)。
次いで、円筒描画後のノイズが除去された画像C(図4参照)をラベリングし、ビア表示部分がギャップ部によって上下に***するか否かを判断する(ステップS52)。この結果、上下に***したらステップS57へ移行し、***しない場合はステップS53へ移行する。
続いて、i=i+1とし、画像Cを1回縮小した画像C1を作成してステップS54へ移行する。画像C1をラベリングし、ビア表示部分がギャップ部によって上下に***するか否かを判断する。この結果、上下に***したらステップS57へ移行し、***しない場合はステップS55へ移行する。
さらに、i=i+1とし、画像C1を縮小した画像C2を作成し(ステップS55)、ステップS56へ移行する。
画像C2をラベリングし、ビア表示部分がギャップ部によって上下に***するか否かを判断する。この結果、上下に***したらステップS57へ移行し、***しない場合はステップS53へ戻り、ラベリングしたときに導通体が***するまでさらに上述の縮小処理を繰り返す。
CPU等の制御手段は、ビア表示部分がギャップ部によって上下に***するまで縮小処理を行い、***に要した縮小処理の繰り返し回数、つまり***パラメータiを取得する。
図33(A)〜(E)は、図32のフローチャートの繰り返し縮小処理の具体例を示すものであり、3次元CTスキャンを行った多層基板の側面の2値化画像データを表す。図33(A)は例えば2層の基板40a及び40bが重ねられた状態の2値画像であり、画像C(図4参照)に相当するものである。図中、40は配線パターンまたはビアからなる導通体、41,42は基板、43は基板に設けたビア間のギャップ部に相当する。この図33(A)によればビア間にギャップ43が存在することが見てとれる。この後にラベリングを行うが、この状態のギャップ43は細くかつ途中で切れており、導通体40の上下への***は起こっていない。
図33(B)は、図33(A)の状態から縮小処理(通算1回目)を行った後の画像を示し、上述の画像C1に相当する。縮小処理をしたことにより先の図3Aのギャップ部23よりも若干太くなったギャップ部44が形成されるが、まだ導通体20を上下へ***するには至らない。
図33(C)は、図33(B)の状態から縮小処理(通算2回目)を行った後の画像を示し、上述の画像2に相当する。縮小処理をしたことにより先の図33(B)のギャップ部44よりもさらに太くなったギャップ部45が形成されるが、まだ導通体40を上下に***するには至らない。
図33(D)は、図33(C)の状態から縮小処理(通算3回目)を行った後の画像を示す。縮小処理をしたことにより先の図33(C)のギャップ部45よりさらに太くなったギャップ部46が形成されるが、まだ導通体40を上下に完全に***するには至っていない。
図33(E)は、図33(D)の状態からさらに縮小処理(通算4回目)を行った後の画像を示す。縮小処理をしたことにより先の図33(D)のギャップ部46よりさらに太くなったギャップ部が形成され、導通体と基板の表示部分が繋がったように見てとれる。ここで図33(F)に示すようにラベリングを行い、導通体が2つの部位48,49に***されたことを確認する。この場合には、縮小処理4回で導通体が***したので、***パラメータi=4と算出される。このようにして算出される***パラメータiと、前述のギャップ部共通部分幅Lの値から、導通不良の解析を行う。
以下、図4ステップS9の多層基板のビアの導通不良の解析について説明する。本例では、上述の***パラメータiの値に基づいて、ビア間の接合状態を判定する。例えば、ギャップ部の体積が大きい場合、2値画像の縮小処理及びラベリングの工程を繰り返すことにより、ビアの導通体部分が小さくなるとともにギャップ部が大きくなり、導通体部分は少ない縮小処理回数で上下に***してしまう。したがって、導通体部分が早く***する、つまり***パラメータiの値が小さい場合、接合状態があまりよくないといえる。これを利用して、例えば、***パラメータiに対して、導通不良の基準となるしきい値を設定しておき、算出された***パラメータがその設定値以下である場合、導通不良であると判定することができる。
また、補助パラメータとして円筒描画したビアの穴体積を計測し、小さい穴、いわゆるピンホールノイズをノイズ除去処理で消去している。大きい穴はそのままビア内に残り、***パラメータiは小さくなる傾向にある。このように、ビアの穴体積を算出し、小さいものはノイズとして除去し、大きいものを***パラメータiの計算過程に影響(2値画像に反映)させることで、上記***パラメータiの精度が上がり、ビアの導通状態の良否判定の信頼性の向上に寄与する。
なお、本例はビアの穴体積の計測にあたり、ビアの3次元画像に基づいてビア本来の高さよりも高い円筒を描画し、円筒描画後のビアを使用して穴体積を計測するようにしている。したがって、ビア内部の穴のみならず、ビア間のギャップ部のすき間及びビアの表面にある欠けも穴として認識することができるようになっている。
また、積層されたビアの接合面についてビアが正しく積層されず積層方向に垂直な方向へのズレが大きいほど、ギャップ部共通部分幅Lの値は小さくなる。このギャップ部共通部分幅Lが小さいほど、***パラメータiも小さくなる傾向にある。したがって、補助パラメータとしてギャップ部共通部分幅Lを算出し、***パラメータiによる導通不良の解析に、ギャップ部共通部分幅Lの値を考慮することで、縮小処理の繰り返し回数による良否を補足判断することができるので、より正確な導通状態の良否判断が行える。
上述した実施の形態によれば、3次元画像処理用の3次元縮小、3次元ラベリング等の基本画像処理アルゴリズムを組み合わせて導通不良検査アルゴリズムを作成したので、処理がシンプルである。
また、2値画像を繰り返し縮小させ、ラベリングすることにより、導通体を2つの部位に***させ、***するまでの縮小の繰り返し回数(***パラメータ)により、不良の程度を定量化することができる。
また、アルゴリズムが繰り返し処理なので、ソフトウェア化、ハードウェア化が簡単であり、高速に実行できる。
またさらに、補助パラメータとして、穴体積及びギャップ部共通部分幅を計測することにより、導通状態の判断に対する信頼性がより向上する。また、これら補助パラメータは、いずれも簡単な処理で求められるため、ソフトウェア化、ハードウェア化が容易であり、高速に実行することができる。
なお、上述した実施の形態の例では、ラベリングの手法を利用してノイズ除去を行っているが、白黒反転処理をせずに拡大処理しその後縮小処理を行うことにより、同様に所定の大きさ以下のピンホールノイズを除去することは可能である。
また、上述例ではビアの内側に円筒描画を行うようにしたが、ビア以外の導通体にも適用し、その導通体より僅かに小さい3次元画像を描画して、導通体表面の欠けを穴として認識・表現することができる。すなわち、多層基板のビア部の導通不良検査だけでなく、例えば広く一般の電子部品の電極、コネクタ、接点等の接合部の導通不良検査に利用することができる。
1,2,3,4…ビア、5…欠け、5a…穴(閉領域)、11,12,13…ギャップ、14,15…ピンホールノイズ、20,21,22…円筒、25…フェレ径(外接直方体)、26,27…ウィンドウ、28…多層基板、31…ビア部、32…導通体、33,34…ビア部を除く基板部分、35…欠陥、36…ピンホールノイズ、40,48,49…導通体、41,42,47…基板、43,44,45,46…ギャップ、51…3次元縮小用マスク、51a,51b,51c…3次元縮小用マスク(1フレーム)、105,106…画像メモリ、107…ディレーメモリ、109…縮小処理部、110…ラベリング部、G1,G2,G3,G4…ギャップ重心、G11…ビア重心、Z11,Z12,Z13…ビアの中心Z座標、L…ギャップ部共通部分幅
Claims (7)
- 3次元X線CTスキャンにより多層基板における導通体の導通不良検査を行うX線検査装置であって、
前記導通体のX線投影像を再構成してなる3次元画像を2値化処理した2値画像の導通体について3次元縮小処理を行う縮小処理手段と、
前記2値画像のラベリングを行うラベリング手段と、
前記3次元縮小処理及びラベリングにより、前記2値画像の導通体が、該導通体のギャップ部によって***表示されるまでの3次元縮小処理回数を算出し、該3次元縮小処理回数に基づいて導通不良の程度を判定する制御手段を有し、
前記制御手段は、前記導通不良の程度を判定するための補助パラメータとして、前記2値画像の導通体に対して該導通体の形状に応じた閉空間を形成して、該閉空間内に存在する閉領域の体積を計測し、所定体積値以下の前記閉領域を前記2値画像から削除する
ことを特徴とするX線検査装置。 - 前記多層基板における導通体の形状が略円筒形状である場合、
前記導通体に対する閉空間として、前記導通体の底面直径より僅かに小さい底面直径で、かつ前記導通体の高さより僅かに高い円筒を形成する
ことを特徴とする請求項1記載のX線検査装置。 - 前記制御手段は、前記導通不良の程度を判定するための補助パラメータとして、さらに前記導通体が重なり合う共通部分の幅を計測する
ことを特徴とする請求項1記載のX線検査装置。 - 3次元X線CTスキャンにより多層基板における導通体の導通不良を検査する検査方法であって、
前記導通体のX線投影像を再構成してなる3次元画像の導通体に対して該導通体の形状に応じた閉空間を形成するステップと、
前記閉空間内に存在する閉領域の体積を計測するステップと、
所定体積値以下の前記閉領域を前記3次元画像から削除するステップと、
前記3次元画像の2値画像をラベリングするステップと、
ラベリング後の2値画像について、前記導通体が該導通体のギャップ部によって***表示されているかどうかを判断するステップと、
***表示されていない場合、前記2値画像を前記導通体について3次元縮小処理するステップと、
上記ラベリング及び3次元縮小処理を、前記導通体が該導通体のギャップ部によって***表示されるまで繰り返し、***までに要した前記3次元縮小処理の回数を算出するステップと、
前記3次元縮小処理の回数に基づいて前記導通不良の程度を判定するステップを有する
ことを特徴とする検査方法。 - 前記多層基板における導通体の形状が略円筒形状である場合、前記導通体に対して閉空間を形成するステップは、
ギャップ検出用マスクを用いて前記3次元画像から前記導通体のギャップ部を抽出する2値化を行う処理と、
2値画像について前記ギャップ部と同じ値の固まりをラベリングする処理と、
ラベル番号が付された前記固まりの重心座標を計算する処理と、
前記導通体の中心Z座標を計算する処理と、
前記ギャップ部のフェレ径を計算する処理と、
前記2つのギャップ部面から挟まれる導通体のX,Y座標範囲を計算する処理と、
濃淡表示の前記導通体の中心Z座標を通るX−Y平面上の円についてヒストグラムをとる処理と、
前記ヒストグラム及び前記導通体の設計上の面積しきい値から前記導通体の描画すべき円の大きさを決める面積2値化しきい値を取得する処理と、
前記導通体の描画すべき円重心座標を計算する処理と、
前記導通体の描画すべき円のX,Y座標を計算する処理と、
前記導通体の中心Z座標を通るX−Y平面上に前記円を描画する処理と、
前記ギャップ部の中心Z座標からの所定画素の範囲を算出して描画する円筒のZ座標範囲を計算する処理と、
計算されたZ座標範囲の高さの円筒を描画する処理から構成される
ことを特徴とする請求項4記載の検査方法。 - 前記ギャップ検出用マスクは、マスク中心が負の係数であって、その中心からZ座標上で所定画素分離れた上下の位置に、正の値かつ前記中心の係数の絶対値の半分の値の係数を備えている
ことを特徴とする請求項5記載の検査方法。 - 前記導通不良の程度を判定するための補助パラメータとして、さらに前記導通体が重なり合う共通部分の幅を計測するステップを有する
ことを特徴とする請求項4記載の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004248928A JP2006064584A (ja) | 2004-08-27 | 2004-08-27 | X線検査装置及びその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004248928A JP2006064584A (ja) | 2004-08-27 | 2004-08-27 | X線検査装置及びその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006064584A true JP2006064584A (ja) | 2006-03-09 |
Family
ID=36111191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004248928A Pending JP2006064584A (ja) | 2004-08-27 | 2004-08-27 | X線検査装置及びその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006064584A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006300697A (ja) * | 2005-04-20 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 回路パターン検査装置及び回路パターン検査方法 |
JP2009014693A (ja) * | 2007-07-09 | 2009-01-22 | Nagoya Electric Works Co Ltd | 多層配線基板の放射線検査方法および放射線検査装置ならびに放射線検査方法を実現する放射線検査プログラム |
JP2016176753A (ja) * | 2015-03-19 | 2016-10-06 | 日本電気株式会社 | 識別装置、識別方法およびトレーサビリティシステム |
KR20190108764A (ko) * | 2018-03-15 | 2019-09-25 | 울산대학교 산학협력단 | 뼈를 모델링하는 장치 및 방법 |
CN110446334A (zh) * | 2019-09-06 | 2019-11-12 | 深圳市升达康科技有限公司 | X-ray技术在pcb追溯的应用方法及*** |
-
2004
- 2004-08-27 JP JP2004248928A patent/JP2006064584A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006300697A (ja) * | 2005-04-20 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 回路パターン検査装置及び回路パターン検査方法 |
JP4650076B2 (ja) * | 2005-04-20 | 2011-03-16 | パナソニック株式会社 | 回路パターン検査装置及び回路パターン検査方法 |
JP2009014693A (ja) * | 2007-07-09 | 2009-01-22 | Nagoya Electric Works Co Ltd | 多層配線基板の放射線検査方法および放射線検査装置ならびに放射線検査方法を実現する放射線検査プログラム |
JP2016176753A (ja) * | 2015-03-19 | 2016-10-06 | 日本電気株式会社 | 識別装置、識別方法およびトレーサビリティシステム |
KR20190108764A (ko) * | 2018-03-15 | 2019-09-25 | 울산대학교 산학협력단 | 뼈를 모델링하는 장치 및 방법 |
KR102044528B1 (ko) | 2018-03-15 | 2019-11-14 | 울산대학교 산학협력단 | 뼈를 모델링하는 장치 및 방법 |
CN110446334A (zh) * | 2019-09-06 | 2019-11-12 | 深圳市升达康科技有限公司 | X-ray技术在pcb追溯的应用方法及*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818383B2 (en) | Methods and systems for non-destructive analysis of objects and production of replica objects | |
JP2006030518A (ja) | パターン検査方法 | |
JP2008047664A (ja) | パターン検査装置及び半導体検査システム | |
JP3932180B2 (ja) | ティーチング方法、電子基板検査方法、および電子基板検査装置 | |
JP5049246B2 (ja) | 物体形状評価装置 | |
JP2000113198A (ja) | 弾性モデルを用いた印刷品質の自動検査方法 | |
JP2005121546A (ja) | 欠陥検査方法 | |
WO2007125981A1 (ja) | 境界の位置決定装置、境界の位置を決定する方法、当該装置としてコンピュータを機能させるためのプログラム、および記録媒体 | |
JP2006064584A (ja) | X線検査装置及びその検査方法 | |
JPWO2005009242A1 (ja) | 医用画像処理装置及び方法 | |
JP4104213B2 (ja) | 欠陥検出方法 | |
JP4650076B2 (ja) | 回路パターン検査装置及び回路パターン検査方法 | |
JP4629086B2 (ja) | 画像欠陥検査方法および画像欠陥検査装置 | |
TWI818367B (zh) | 用於增強經積層製造產品之2d影像序列之影像解析度之方法、電子裝置及非暫時性電腦可讀儲存媒體 | |
JPH0855887A (ja) | ラミノグラフ | |
JP2005181068A (ja) | X線検査装置及び検査方法 | |
JP3857668B2 (ja) | パターンの位置合わせ方法 | |
JP4970101B2 (ja) | 欠陥検出方法 | |
JP2013250104A (ja) | 寸法測定装置、及びコンピュータープログラム | |
JPH09204532A (ja) | 画像認識方法および画像表示方法 | |
JP7462377B1 (ja) | 方法、プログラム、情報処理装置、及び学習済みモデル | |
WO2023248583A1 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP2000046748A (ja) | 導体パターンの検査方法およびその装置並びに多層基板の製造方法 | |
CN116958104B (zh) | 物料表面图像处理方法、装置及存储介质 | |
JP2000292365A (ja) | 欠陥検出方法および欠陥検出装置 |