JP2006057167A - Method for forming wiring by plating - Google Patents

Method for forming wiring by plating Download PDF

Info

Publication number
JP2006057167A
JP2006057167A JP2004242748A JP2004242748A JP2006057167A JP 2006057167 A JP2006057167 A JP 2006057167A JP 2004242748 A JP2004242748 A JP 2004242748A JP 2004242748 A JP2004242748 A JP 2004242748A JP 2006057167 A JP2006057167 A JP 2006057167A
Authority
JP
Japan
Prior art keywords
substrate
self
plating
assembled monolayer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004242748A
Other languages
Japanese (ja)
Inventor
Fumitaka Yoshinaga
文隆 吉永
Takeshi Bessho
毅 別所
Hiroyuki Sugimura
博之 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2004242748A priority Critical patent/JP2006057167A/en
Publication of JP2006057167A publication Critical patent/JP2006057167A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology for forming wiring with a desired pattern on the surface of a substrate, by selectively depositing the plating catalyst into the desired pattern on the surface. <P>SOLUTION: The wiring-forming method is a method for forming the wiring by selectively plating a conductor on a resin substrate, and comprises: a film-forming step of forming a self-assembled monolayer on the surface of the substrate; an exposure step of selectively irradiating the self-assembled monolayer with light; a cleaning step of removing a light-exposed portion of the self-assembled monolayer; a catalyst-providing step of providing a plating catalyst on the surface of the substrate; and an electroless plating step of electroless-plating the conductor on the surface of the substrate. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はめっき配線形成方法に関する。   The present invention relates to a plated wiring forming method.

一般的に、基板の上に配線を形成するためには、基板の上に一様に金属薄膜を形成してから選択的にエッチングして金属薄膜の不要部を除去することによって、所望のパターンの配線を形成する。金属薄膜のエッチング工程では、金属薄膜の上にホトレジストを塗布し、選択的に露光して現像することによってホトレジストをパターニングし、ホトレジストで被覆されていない部位の金属をエッチングすることによって金属薄膜をパターニングし、最後にホトレジストを剥離する。
上記の配線形成方法では、１μｍより微細な配線を形成することが非常に困難である。金属エッチング液は、微小な凹部に入り込まないために、配線間の間隔を微細化することが困難である。配線間の間隔を形成するために、エッチング処理に時間をかけると、配線を構成する金属薄膜が細ってしまう。それゆえ、金属薄膜をエッチング処理する技術では、微細な配線を形成することができなかった。 In general, in order to form a wiring on a substrate, a metal thin film is uniformly formed on the substrate and then selectively etched to remove unnecessary portions of the metal thin film. The wiring is formed. In the metal thin film etching process, a photoresist is coated on the metal thin film, selectively exposed and developed to pattern the photoresist, and the metal thin film is patterned by etching the metal not covered with the photoresist. Finally, the photoresist is removed.
In the above wiring formation method, it is very difficult to form a wiring finer than 1 μm. Since the metal etching solution does not enter the minute recesses, it is difficult to reduce the interval between the wirings. If the etching process takes time to form the interval between the wirings, the metal thin film constituting the wirings becomes thin. Therefore, a fine wiring cannot be formed by the technique of etching the metal thin film.

そこで、微細な配線を形成するために、基板の表面に選択的にめっきすることによって配線を形成する技術が提案されている。特許文献１には、基板の表面にＰｄ２＋（パラジウムイオン）などの触媒金属錯イオンを含有するめっき触媒を一様に付着し、次いでパターンマスクを用いて光照射することによって光照射部分の触媒活性を失活させ、その後に基板を無電解めっき浴に入れて光未照射部分にＮｉ（ニッケル）等の導体をめっきし、それによって所望パターンの導体配線を形成する技術が開示されている。
特開平６−７７６２６号公報 In order to form fine wiring, a technique for forming wiring by selectively plating the surface of a substrate has been proposed. In Patent Document 1, a plating catalyst containing a catalytic metal complex ion such as Pd 2+ (palladium ion) is uniformly attached to the surface of a substrate, and then irradiated with light using a pattern mask, thereby catalyzing a light irradiated portion. A technique is disclosed in which the activity is deactivated, and then the substrate is placed in an electroless plating bath and a conductor such as Ni (nickel) is plated on a portion not irradiated with light, thereby forming a conductor wiring having a desired pattern.
JP-A-6-77626

特許文献１に記載の技術によれば、基板表面に付着しているめっき触媒の活性を選択的に失活させることによって、導体を選択的にめっきすることができる。金属エッチング液を使用しないことから、金属薄膜をエッチングする場合にくらべ微細な配線パターンを形成することができる。
しかしながら、特許文献１の技術はさらなる改善の余地を残している。特許文献１の技術では、基板の表面全体に一様に、めっき触媒を付着する必要がある。しかし、実際に必要とされるめっき触媒は、光が照射されない部位のめっき触媒のみであり、光が照射される部位のめっき触媒は、光照射することによって失活されて廃却される。
めっき触媒として用いるパラジウムやプラチナ等は貴重な資源であるから、上記のように無駄に使用することは好ましくない。必要な部位のみに選択的にめっき触媒を付着させることができ、必要な部位のみに選択的にめっき触媒を付着させれば足りる技術が望まれている。 According to the technique described in Patent Document 1, the conductor can be selectively plated by selectively deactivating the activity of the plating catalyst attached to the substrate surface. Since a metal etchant is not used, a finer wiring pattern can be formed than when a metal thin film is etched.
However, the technique of Patent Document 1 leaves room for further improvement. In the technique of Patent Document 1, it is necessary to uniformly deposit the plating catalyst on the entire surface of the substrate. However, the plating catalyst actually required is only a plating catalyst at a portion where light is not irradiated, and the plating catalyst at a portion where light is irradiated is deactivated and discarded by light irradiation.
Since palladium, platinum, and the like used as a plating catalyst are valuable resources, it is not preferable to use them wastefully as described above. There is a demand for a technique that can selectively attach a plating catalyst only to a necessary portion, and that it is sufficient to selectively attach a plating catalyst only to a necessary portion.

本発明は上記課題を解決する。本発明では、基板の表面に選択的にめっき触媒を付着させることができ、所望パターンで付着しためっき触媒によって所望パターンの配線を形成することができる技術を実現する。   The present invention solves the above problems. In the present invention, a technique is realized in which a plating catalyst can be selectively attached to the surface of a substrate, and a wiring having a desired pattern can be formed by the plating catalyst attached in a desired pattern.

本発明の方法は、基板の上に選択的に導体をめっきすることによって配線を形成する方法であって、自己組織化単分子膜を基板の表面に形成する成膜工程と、前記自己組織化単分子膜に選択的に光を照射する露光工程と、前記自己組織化単分子膜の露光部を除去する洗浄工程と、前記基板の上にめっき触媒を付与する触媒付与工程と、前記基板の上に導体を無電解めっきする無電解めっき工程とを備えることを特徴とする。
自己組織化単分子膜とは、有機高分子が固体表面と化学反応して吸着する過程で、固体表面に吸着する有機高分子同士が相互作用し、分子の配向性がそろって規則的に配列されることによって形成される、厚みが分子１個分程度の分子膜のことを言う。例えば、一般的な基板材料の表面に対して、上記の自己組織化によって単分子膜を形成する高分子としては、ｎ−ＯＤＳ（オクタデシルトリメトキシシラン；ＣＨ３（ＣＨ２）１７Ｓｉ（ＯＣＨ３）３）、ＦＡＳ（ヘプタデカフルオロ−１，１，２，２−テトラハイドロ−デクリル−１−トリメトキシシラン；Ｆ３Ｃ（ＣＦ２）７（ＣＨ２）２Ｓｉ（ＯＣＨ３）３）、ＡＨＡＰＳ（ｎ−（６−アミノヘキシル）アミノプロピルトリメトキシシラン；Ｈ２Ｎ（ＣＨ２）６ＮＨ（ＣＨ２）３Ｓｉ（ＯＣＨ３）３）が例示される。
上記の自己組織化単分子膜は、高分子から構成される分子膜であるため、光の照射を受けると、光が照射された部位の分子が分解される。ここでいう光とは一般的な可視光のみではなく、紫外線、真空紫外線などの可視光より短波長の電磁波を含む。
また上記の自己組織化単分子膜は、その表面に配列される官能基が、一般的な基板の表面の官能基にくらべて、めっき触媒との親和性が大きく異なるという性質を持つ。例えばｎ−ＯＤＳの場合、膜の表面にはＣＨ３基（メチル基）が配列されているが、アミノ化合物を含む溶液で処理することにより、膜表面のＣＨ３基（メチル基）上にＮＨ２基（アミノ基）が吸着し、基板表面のＯＨ基（水酸基）にくらべてめっき触媒（例えばＰｄ２＋）との親和性が高くなる。また、ＡＨＡＰＳの場合、表面にはＮＨ２基（アミノ基）が配列されており、基板表面のＯＨ基にくらべてめっき触媒（例えばＰｄ２＋）との親和性は高い。ＦＡＳの場合は、表面にＣＦ３基（トリフルオロメチル基）が配列されており、基板表面のＯＨ基にくらべてめっき触媒（例えばＰｄ２＋）との親和性は低い。
本発明者らは、上記しためっき触媒との親和性の相違に着目し、基板の表面に自己組織化単分子膜のパターンを形成することによって、基板上にめっき触媒液を選択的に付着させることができることを見出した。即ち、不要な部位にまでめっき触媒液を付着させる必要がない技術を創作した。 The method of the present invention is a method of forming a wiring by selectively plating a conductor on a substrate, the film forming step of forming a self-assembled monolayer on the surface of the substrate, and the self-assembly An exposure step of selectively irradiating the monomolecular film with light; a cleaning step of removing an exposed portion of the self-assembled monolayer; a catalyst application step of applying a plating catalyst onto the substrate; And an electroless plating step of electrolessly plating the conductor.
A self-assembled monolayer is a process in which organic polymers are adsorbed by a chemical reaction with a solid surface. The organic polymers adsorbed on the solid surface interact with each other, and the molecules are aligned and aligned regularly. This means a molecular film having a thickness of about one molecule formed by the process. For example, as a polymer that forms a monomolecular film by self-assembly on the surface of a general substrate material, n-ODS (octadecyltrimethoxysilane; CH 3 (CH 2 ) 17 Si (OCH 3 3 ), FAS (heptadecafluoro-1,1,2,2-tetrahydro-decryl-1-trimethoxysilane; F 3 C (CF 2 ) 7 (CH 2 ) 2 Si (OCH 3 ) 3 ), AHAPS (n- (6- aminohexyl) aminopropyltrimethoxysilane; H 2 N (CH 2) 6 NH (CH 2) 3 Si (OCH 3) 3) can be exemplified.
Since the self-assembled monomolecular film is a molecular film composed of a polymer, when irradiated with light, molecules at the site irradiated with light are decomposed. The light here includes not only general visible light but also electromagnetic waves having a shorter wavelength than visible light such as ultraviolet rays and vacuum ultraviolet rays.
In addition, the self-assembled monolayer has a property that the functional group arranged on the surface thereof is greatly different in affinity with the plating catalyst than the functional group on the surface of a general substrate. For example, in the case of n-ODS, CH 3 groups (methyl groups) are arranged on the surface of the film, but by treatment with a solution containing an amino compound, NH 3 is formed on the CH 3 groups (methyl groups) on the film surface. Two groups (amino groups) are adsorbed, and the affinity for the plating catalyst (for example, Pd 2+ ) is higher than the OH groups (hydroxyl groups) on the substrate surface. In the case of AHAPS, NH 2 groups (amino groups) are arranged on the surface, and the affinity for the plating catalyst (eg, Pd 2+ ) is higher than that of the OH groups on the substrate surface. In the case of FAS, CF 3 groups (trifluoromethyl groups) are arranged on the surface, and the affinity with the plating catalyst (for example, Pd 2+ ) is lower than the OH groups on the substrate surface.
The inventors pay attention to the difference in affinity with the above-described plating catalyst, and selectively deposit the plating catalyst solution on the substrate by forming a self-assembled monolayer pattern on the surface of the substrate. I found that I can do it. That is, a technique has been created that does not require the plating catalyst solution to adhere to unnecessary portions.

図２は、本発明の方法によって基板上に選択的に導体をめっきする過程を模式的に示す図である。図２の（ａ）は配線を形成しようとする基板１０を示す。基板１０の材料には特に限定がなく、通常の基板が利用できる。例えば、エポキシ樹脂、ガラスエポキシ樹脂、シリコーン樹脂あるいはポリイミド樹脂等の高分子基板を利用することができる。また表面が、無機酸化物や金属酸化膜で覆われた任意の基板を利用することもできる。   FIG. 2 is a diagram schematically showing a process of selectively plating a conductor on a substrate by the method of the present invention. FIG. 2A shows the substrate 10 on which wiring is to be formed. The material of the substrate 10 is not particularly limited, and a normal substrate can be used. For example, a polymer substrate such as an epoxy resin, a glass epoxy resin, a silicone resin, or a polyimide resin can be used. Also, any substrate whose surface is covered with an inorganic oxide or a metal oxide film can be used.

成膜工程では図２の（ｂ）に示すように、上記の基板１０の表面に自己組織化単分子膜１２を形成する。
図２に示す方法では、自己組織化単分子膜１２を形成する分子として、例えば、ｎ−ＯＤＳあるいはＡＨＡＰＳを用いることができる。
基板１０への自己組織化単分子膜１２の成膜は、例えば、ＣＶＤ法によって実施してもよいし、プラズマＣＶＤ法によって実施してもよいし、ＰＶＤ法によって実施してもよいし、その他のどのような方法で実施してもよい。
成膜工程を実施することによって、基板１０の表面は均一に配列された自己組織化単分子膜１２によって覆われる。 In the film forming step, a self-assembled monomolecular film 12 is formed on the surface of the substrate 10 as shown in FIG.
In the method shown in FIG. 2, for example, n-ODS or AHAPS can be used as a molecule that forms the self-assembled monolayer 12.
The film formation of the self-assembled monolayer 12 on the substrate 10 may be performed by, for example, a CVD method, a plasma CVD method, a PVD method, or the like. Any method may be used.
By performing the film forming process, the surface of the substrate 10 is covered with the self-assembled monolayer 12 that is uniformly arranged.

露光工程と洗浄工程では図２の（ｃ）に示すように、表面に自己組織化単分子膜１２が成膜された基板１０に選択的に（所望のパターンで）光を照射し、光が照射された自己組織化単分子膜１２を除去する。選択的な光の照射は、例えばエキシマランプなどの光源からの光をマスクを用いて選択的に透過してもよいし、レーザーを用いて部分的に光を照射してもよい。基板１０の表面に存在する自己組織化単分子膜１２のうち、光を照射された部分は分子が分解し、光を照射されていない部分は健全な状態で保たれる。光を照射することによって、基板１０の表面には自己組織化単分子膜１２のパターンが形成される。必要に応じて、表面を洗浄してもよい。   In the exposure process and the cleaning process, as shown in FIG. 2C, the substrate 10 having the surface on which the self-assembled monomolecular film 12 is formed is selectively irradiated with light (in a desired pattern). The irradiated self-assembled monolayer 12 is removed. For selective light irradiation, for example, light from a light source such as an excimer lamp may be selectively transmitted using a mask, or light may be partially irradiated using a laser. In the self-assembled monolayer 12 existing on the surface of the substrate 10, the portion irradiated with light is decomposed, and the portion not irradiated with light is kept in a healthy state. By irradiating light, a pattern of the self-assembled monolayer 12 is formed on the surface of the substrate 10. If necessary, the surface may be cleaned.

めっき触媒液付与工程では、図２の（ｄ）に示すように、自己組織化単分子膜１２のパターンを利用して、めっき触媒１４を選択的に付与する。めっき触媒１４としては、好適にはＰｄ２＋を用いることができる。めっき触媒１４の付与は、好適には基板１０をめっき触媒１４を備えるめっき触媒液中に浸漬することによって行うことができる。
基板１０の表面にめっき触媒液を接触させると、自己組織化単分子膜１２の表面と剥き出しとなっている基板１０の表面との親和性の相違から、めっき触媒１４は基板１０の上に選択的に吸着する。例えば、自己組織化単分子膜１２としてｎ−ＯＤＳを用いる場合、表面をアミノ化合物を含む溶液で処理することにより、その表面は基板１０の表面にくらべ、Ｐｄ２＋が吸着しやすい性質がある。それゆえ、基板１０をめっき触媒液に浸漬すると、初めに自己組織化単分子膜１２の表面にめっき触媒１４が付着し、その後に剥き出しとなっている基板１０の表面にもめっき触媒１４が付着していく。そこで、基板１０をめっき触媒液に浸漬する時間を調整することで、自己組織化単分子膜１２の表面にのみめっき触媒１４を吸着させ、基板１０の表面にはめっき触媒１４を吸着させないことができる。自己組織化単分子膜１２としてＡＨＡＰＳを用いる場合も同様である。ＡＨＡＰＳの表面は基板１０の表面にくらべＰｄ２＋が吸着しやすいため、ｎ−ＯＤＳを用いる場合と同様の方法によって、自己組織化単分子膜１２の表面のみにめっき触媒１４を付与することができる。
触媒付与工程を実施することによって、基板１０の上にめっき触媒１４を選択的に吸着させることができる。 In the plating catalyst solution application step, the plating catalyst 14 is selectively applied using the pattern of the self-assembled monolayer 12 as shown in FIG. Pd 2+ can be preferably used as the plating catalyst 14. The application of the plating catalyst 14 can be preferably performed by immersing the substrate 10 in a plating catalyst solution including the plating catalyst 14.
When the plating catalyst solution is brought into contact with the surface of the substrate 10, the plating catalyst 14 is selected on the substrate 10 because of the difference in affinity between the surface of the self-assembled monolayer 12 and the exposed surface of the substrate 10. Adsorbs. For example, when n-ODS is used as the self-assembled monolayer 12, the surface is treated with a solution containing an amino compound so that the surface is more easily adsorbed with Pd 2+ than the surface of the substrate 10. Therefore, when the substrate 10 is immersed in the plating catalyst solution, the plating catalyst 14 first adheres to the surface of the self-assembled monolayer 12, and then the plating catalyst 14 also adheres to the surface of the substrate 10 that is exposed. I will do it. Therefore, by adjusting the time during which the substrate 10 is immersed in the plating catalyst solution, the plating catalyst 14 may be adsorbed only on the surface of the self-assembled monolayer 12 and the plating catalyst 14 may not be adsorbed on the surface of the substrate 10. it can. The same applies to the case where AHAPS is used as the self-assembled monolayer 12. Since the surface of AHAPS is easier to adsorb Pd 2+ than the surface of the substrate 10, the plating catalyst 14 can be applied only to the surface of the self-assembled monolayer 12 by the same method as in the case of using n-ODS. .
By performing the catalyst application step, the plating catalyst 14 can be selectively adsorbed on the substrate 10.

無電解めっき工程では図２の（ｅ）に示すように、めっき触媒１４が選択的に付与された基板１０を無電解めっきして、基板１０の上に選択的に導体１６をめっきする。その結果、めっき触媒１４を核として基板１０の上に導体がめっきされ、基板１０の上に導体１６の配線が形成される。   In the electroless plating step, as shown in FIG. 2E, the substrate 10 to which the plating catalyst 14 is selectively applied is subjected to electroless plating, and the conductor 16 is selectively plated on the substrate 10. As a result, the conductor is plated on the substrate 10 with the plating catalyst 14 as a nucleus, and the wiring of the conductor 16 is formed on the substrate 10.

上記の例では、自己組織化単分子膜を形成する分子としてｎ−ＯＤＳあるいはＡＨＡＰＳを用いて、基板の上に自己組織化単分子膜のパターンを形成し、パターン形成された単分子膜の表面にのみめっき触媒を吸着させることで、導体を選択的にめっきして配線を形成している。
上記とは異なり、自己組織化単分子膜を形成する分子として、ＦＡＳを用いることもできる。ＦＡＳの自己組織化単分子膜の表面は、基板の表面にくらべめっき触媒が吸着しにくい。従ってＦＡＳを用いる場合には、自己組織化単分子膜のパターン（配線を形成する部分が抜かれたパターン）を形成した後に、自己組織化単分子膜の表面にはめっき触媒を吸着させずに剥き出しとなっている基板の表面にのみめっき触媒を吸着させることができ、選択的に無電解めっきすることができる。 In the above example, n-ODS or AHAPS is used as a molecule for forming a self-assembled monolayer, a self-assembled monolayer pattern is formed on the substrate, and the surface of the patterned monolayer is formed. By adsorbing the plating catalyst only on the conductor, the conductor is selectively plated to form the wiring.
Unlike the above, FAS can also be used as a molecule forming a self-assembled monolayer. The surface of the FAS self-assembled monolayer is less likely to adsorb the plating catalyst than the surface of the substrate. Therefore, when using FAS, after forming a self-assembled monolayer pattern (a pattern in which wiring is formed), the surface of the self-assembled monolayer is exposed without adsorbing the plating catalyst. The plating catalyst can be adsorbed only on the surface of the substrate, and electroless plating can be selectively performed.

図３は自己組織化単分子膜としてＦＡＳを用いた場合に、本発明の方法によって基板上に選択的にめっきする過程を模式的に示す図である。
図３の（ａ）は配線を形成しようとする基板１０であり、図２の（ａ）の基板と同様であるから、説明を略す。
成膜工程では図３の（ｂ）に示すように、上記の基板１０の表面に、自己組織化単分子膜２２を形成する。自己組織化単分子膜２２としてＦＡＳを用いる場合も、図２の場合と同様にして、ＣＶＤ法によって成膜してもよいし、プラズマＣＶＤ法によって成膜してもよいし、ＰＶＤ法によって成膜してもよいし、その他のどのような方法で成膜してもよい。 FIG. 3 is a diagram schematically showing a process of selectively plating on a substrate by the method of the present invention when FAS is used as a self-assembled monolayer.
FIG. 3A shows a substrate 10 on which wiring is to be formed, which is the same as the substrate shown in FIG.
In the film forming step, a self-assembled monolayer 22 is formed on the surface of the substrate 10 as shown in FIG. When FAS is used as the self-assembled monolayer 22, it may be formed by a CVD method, a plasma CVD method, or a PVD method in the same manner as in FIG. The film may be formed, or may be formed by any other method.

露光工程と洗浄工程では図３の（ｃ）に示すように、表面に自己組織化単分子膜２２を成膜された基板１０に選択的に光を照射して、自己組織化単分子膜２２を選択的に除去する。図２に示す方法では、形成しようとする配線と同一の形状の自己組織化単分子膜を残しているが、図３に示す方法では、形成しようとする配線と同一の形状で基板１０が剥き出しとなるように、自己組織化単分子膜２２を除去する。   In the exposure process and the cleaning process, as shown in FIG. 3C, the substrate 10 having the surface formed with the self-assembled monomolecular film 22 is selectively irradiated with light, so that the self-assembled monomolecular film 22 is irradiated. Is selectively removed. In the method shown in FIG. 2, the self-assembled monolayer having the same shape as the wiring to be formed is left, but in the method shown in FIG. 3, the substrate 10 is exposed in the same shape as the wiring to be formed. Then, the self-assembled monolayer 22 is removed.

触媒付与工程では図３の（ｄ）に示すように、自己組織化単分子膜２２のパターンが形成された基板１０の表面にめっき触媒１４を付与して、めっき触媒１４のパターンを形成する。基板１０の表面にめっき触媒１４を付与すると、自己組織化単分子膜１２の表面と剥き出しとなっている基板１０の表面との親和性の相違から、めっき触媒１４は基板１０の上に選択的に吸着する。自己組織化単分子膜２２としてＦＡＳを用いる場合、その表面は基板１０の表面にくらべ、めっき触媒が吸着しにくい性質がある。それゆえ、基板１０を触媒処理液に浸漬すると、初めに剥き出しとなっている基板１０の表面にめっき触媒１４が付着し、その後に自己組織化単分子膜２２の表面にもめっき触媒１４が付着していく。そこで、基板１０を触媒処理液に浸漬する時間を調整することで、剥き出しとなっている基板１０の表面のみにめっき触媒１４を吸着させ、自己組織化単分子膜２２の表面にはめっき触媒１４を吸着させないことができる。
めっき触媒１４を付与することによって、図３の（ｄ）に示すように、基板１０の上で自己組織化単分子膜２２が覆っていない部分にのみめっき触媒１４が吸着する。 In the catalyst application step, as shown in FIG. 3D, the plating catalyst 14 is applied to the surface of the substrate 10 on which the pattern of the self-assembled monomolecular film 22 is formed, and the pattern of the plating catalyst 14 is formed. When the plating catalyst 14 is applied to the surface of the substrate 10, the plating catalyst 14 is selectively formed on the substrate 10 due to the difference in affinity between the surface of the self-assembled monolayer 12 and the exposed surface of the substrate 10. Adsorb to. When FAS is used as the self-assembled monolayer 22, the surface thereof has a property that the plating catalyst is less likely to be adsorbed than the surface of the substrate 10. Therefore, when the substrate 10 is immersed in the catalyst treatment solution, the plating catalyst 14 first adheres to the surface of the substrate 10 that is exposed first, and then the plating catalyst 14 also adheres to the surface of the self-assembled monolayer 22. I will do it. Therefore, by adjusting the time for immersing the substrate 10 in the catalyst treatment liquid, the plating catalyst 14 is adsorbed only on the exposed surface of the substrate 10, and the plating catalyst 14 is adsorbed on the surface of the self-assembled monolayer 22. Can not be adsorbed.
By applying the plating catalyst 14, as shown in FIG. 3D, the plating catalyst 14 is adsorbed only on a portion of the substrate 10 that is not covered with the self-assembled monolayer 22.

図３の（ｅ）に示すように、めっき触媒１４が選択的に付与された基板１０を無電解めっきして、基板１０の上に導体１６をめっきする。その結果、めっき触媒１４を核として基板１０の上に選択的に導体１６がめっきされ、基板１０の上に導体１６の配線が形成される。   As shown in FIG. 3E, the substrate 10 to which the plating catalyst 14 is selectively applied is subjected to electroless plating, and the conductor 16 is plated on the substrate 10. As a result, the conductor 16 is selectively plated on the substrate 10 with the plating catalyst 14 as a nucleus, and the wiring of the conductor 16 is formed on the substrate 10.

上記した成膜工程から無電解めっき工程までを実施することで、基板の表面に導体の配線を形成することができる。
上記の方法では、基板の表面に均一に吸着する自己組織化単分子膜を選択的に除去して配線パターンを形成する。自己組織化単分子膜は局所的に凝集することが無く、基板の表面に均一に吸着するため、選択的に除去することによって精度よくパターンを形成することができる。従って、めっき触媒についても精度よく選択的に吸着させることが可能であり、微細な配線についても好適に形成することができる。本発明者らが試作を実施したところ、配線を構成する導線の太さおよび導線の間隔が５００ｎｍの微細な配線についても、好適に形成することができた。 Conducting the above-described film formation process to electroless plating process enables formation of conductor wiring on the surface of the substrate.
In the above method, the wiring pattern is formed by selectively removing the self-assembled monomolecular film uniformly adsorbed on the surface of the substrate. Since the self-assembled monolayer does not aggregate locally and adsorbs uniformly on the surface of the substrate, the pattern can be accurately formed by selective removal. Therefore, the plating catalyst can be selectively adsorbed with high accuracy, and fine wiring can be suitably formed. As a result of the trial production by the present inventors, it was possible to suitably form a fine wiring having a thickness of the conducting wire constituting the wiring and a spacing of the conducting wire of 500 nm.

前記の配線形成方法は、前記成膜工程を実施する前に、前記基板の表面に光を照射して表面を親水化する前処理工程をさらに備えることが好ましい。
基板の表面に光を照射すると、基板の表面に付着していた汚れが分解されて、表面が親水化される。ここでいう光とは一般的な可視光のみではなく、紫外線、真空紫外線などの可視光より短波長の電磁波を含む。基板の表面をあらかじめ親水化しておくことで、自己組織化単分子膜を基板の表面に高い吸着性で均一に形成することが可能となる。自己組織化単分子膜を均一に形成することで、基板に形成される配線の寸法精度を好適に保つことが可能となる。また、自己組織化単分子膜を高い吸着性で形成することで、自己組織化単分子膜の表面にめっき触媒を付与する場合に、基板に形成される配線と基板との密着性を向上することができる。 The wiring forming method preferably further includes a pretreatment step of irradiating the surface of the substrate with light to make the surface hydrophilic before performing the film forming step.
When the surface of the substrate is irradiated with light, the dirt adhering to the surface of the substrate is decomposed to make the surface hydrophilic. The light here includes not only general visible light but also electromagnetic waves having a shorter wavelength than visible light such as ultraviolet rays and vacuum ultraviolet rays. By hydrophilizing the surface of the substrate in advance, the self-assembled monomolecular film can be uniformly formed on the surface of the substrate with high adsorptivity. By uniformly forming the self-assembled monomolecular film, it is possible to suitably maintain the dimensional accuracy of the wiring formed on the substrate. In addition, by forming the self-assembled monolayer with high adsorptivity, the adhesion between the wiring formed on the substrate and the substrate is improved when a plating catalyst is applied to the surface of the self-assembled monolayer. be able to.

前記の配線形成方法は、前記無電解めっき工程を実施した後に、前記基板の上に電気めっきする電気めっき工程をさらに備えることが好ましい。
無電解めっきによって形成された導体パターンを下地として電気めっきすることによって、形成される配線の導体を被覆したり、所望の厚さまで増厚したりすることを容易に実施することができる。 The wiring formation method preferably further includes an electroplating step of electroplating on the substrate after performing the electroless plating step.
By electroplating using a conductor pattern formed by electroless plating as a base, it is possible to easily cover the conductor of the wiring to be formed or increase the thickness to a desired thickness.

本発明の配線形成方法によって、基板の表面に選択的にめっき触媒を付与して、基板にめっき配線を形成することが可能となる。めっきをするために必要な部位にのみめっき触媒を付与することから、めっき触媒の無駄を省き、基板への配線形成の省資源化をはかることができる。   According to the wiring forming method of the present invention, it is possible to selectively apply a plating catalyst to the surface of the substrate and form a plated wiring on the substrate. Since the plating catalyst is applied only to the site necessary for plating, it is possible to save the waste of the plating catalyst and save resources for forming the wiring on the substrate.

以下、本発明を具現化した実施例について図面を参照して説明する。最初に実施例の主要な特徴を列記する。
（形態１） 基板の上に選択的に導体をめっきすることによって配線を形成する方法であって、
表面にＣＨ３基またはＮＨ２基を備える自己組織化単分子膜を基板の表面に形成する成膜工程と、
前記自己組織化単分子膜に選択的に光を照射する露光工程と、
前記自己組織化単分子膜の露光部を除去する洗浄工程と、
前記自己組織化単分子膜の表面に触媒を付与する触媒付与工程と、
前記自己組織化単分子膜の表面に導体を無電解めっきする無電解めっき工程と
を備えることを特徴とする。
（形態２） 前記露光工程は、前記自己組織化単分子膜に選択的に真空紫外線を照射する工程であることを特徴とする。
（形態３） 前記成膜工程は、自己組織化単分子膜を基板の表面にＣＶＤ法を用いて形成する工程であることを特徴とする。 Hereinafter, embodiments embodying the present invention will be described with reference to the drawings. First, the main features of the embodiment are listed.
(Mode 1) A method of forming a wiring by selectively plating a conductor on a substrate,
A film forming step of forming a self-assembled monomolecular film having CH 3 groups or NH 2 groups on the surface thereof on the surface of the substrate;
An exposure step of selectively irradiating the self-assembled monolayer with light;
A cleaning step of removing the exposed portion of the self-assembled monolayer;
A catalyst application step of applying a catalyst to the surface of the self-assembled monolayer;
An electroless plating step of electrolessly plating a conductor on the surface of the self-assembled monolayer.
(Mode 2) The exposure step is a step of selectively irradiating the self-assembled monomolecular film with vacuum ultraviolet rays.
(Mode 3) The film forming step is a step of forming a self-assembled monomolecular film on a surface of a substrate by a CVD method.

（第１実施例）
本実施例では、エポキシ樹脂製の基板の表面にニッケルの配線を形成する例を、図面を参照しながら説明する。
図１は本実施例に係る配線形成方法を示すフローチャートである。本実施例の配線形成方法は、Ｓ１２で開始した後に、前処理工程Ｓ１４、成膜工程Ｓ１６、露光工程Ｓ１８、洗浄工程Ｓ２０、触媒付与工程Ｓ２２、無電解めっき工程Ｓ２４、電気めっき工程Ｓ２６を順に実施してＳ２８で終了する。 (First embodiment)
In this embodiment, an example in which nickel wiring is formed on the surface of an epoxy resin substrate will be described with reference to the drawings.
FIG. 1 is a flowchart showing a wiring forming method according to this embodiment. The wiring forming method of this embodiment starts with S12, and then sequentially performs a pretreatment step S14, a film forming step S16, an exposure step S18, a cleaning step S20, a catalyst applying step S22, an electroless plating step S24, and an electroplating step S26. Implement and end in S28.

前処理工程Ｓ１４では、基板の表面を光洗浄して、基板表面の樹脂を親水化する。基板の表面を水洗して乾燥させ、その後にエキシマランプを用いて基板の表面に真空紫外線を照射する。真空紫外線の照射によって、基板の表面に付着していた汚れが分解され、基板の表面は洗浄され、親水化される。上記のエキシマランプによる照射は、波長１７２ｎｍの真空紫外線を、圧力１０Ｐａの雰囲気化で、２０分程度実施することが好ましい。
前処理工程Ｓ１２を実施することで、基板の表面は洗浄されて親水化され、後の成膜工程Ｓ１６において自己組織化単分子膜を好適に形成することができる。 In the pretreatment step S14, the surface of the substrate is optically washed to hydrophilize the resin on the substrate surface. The surface of the substrate is washed with water and dried, and then the surface of the substrate is irradiated with vacuum ultraviolet rays using an excimer lamp. Dirt attached to the surface of the substrate is decomposed by irradiation with vacuum ultraviolet rays, and the surface of the substrate is cleaned and hydrophilized. Irradiation with the above excimer lamp is preferably carried out for about 20 minutes in a vacuum ultraviolet ray having a wavelength of 172 nm in an atmosphere with a pressure of 10 Pa.
By performing the pretreatment step S12, the surface of the substrate is washed and hydrophilized, and a self-assembled monomolecular film can be suitably formed in the subsequent film formation step S16.

成膜工程Ｓ１６では、基板の表面に自己組織化単分子膜を形成する。本実施例では、自己組織化単分子膜を形成する高分子として、ＯＤＳを用いる。基板表面への単分子膜の形成には、ＣＶＤ法を用いる。
成膜工程Ｓ１６では、図４に示すように、容器３０の内部に、基板１０と原液容器３８を配置する。
基板１０は前処理工程Ｓ１４において表面を親水化されており、表面を上に向けた状態で台３２の上に載置される。
原液容器３８はガラス製の開口を上部に備える容器であり、その中にはＯＤＳの原液３６が蓄えられている。原液容器３８にはヒータ３４が設けられており、原液３６は所定の温度履歴に沿って加熱され、原液３６が所定の温度に到達するとＯＤＳ分子が気化されて容器３０内に拡散する。
容器３０は蓋を閉じることによって内部を密閉することが可能な、テフロン（登録商標）製の容器である。容器３０を密閉した状態では、原液３６から気化されるＯＤＳ分子は、容器３０の外部へ出ることなく、内部で拡散する。 In the film forming step S16, a self-assembled monomolecular film is formed on the surface of the substrate. In this embodiment, ODS is used as a polymer that forms a self-assembled monolayer. A CVD method is used to form a monomolecular film on the substrate surface.
In the film forming step S <b> 16, as shown in FIG. 4, the substrate 10 and the stock solution container 38 are arranged inside the container 30.
The surface of the substrate 10 is hydrophilized in the pretreatment step S14, and is placed on the table 32 with the surface facing up.
The stock solution container 38 is a container having a glass opening at the top, in which a stock solution 36 of ODS is stored. The stock solution container 38 is provided with a heater 34. The stock solution 36 is heated along a predetermined temperature history. When the stock solution 36 reaches a predetermined temperature, ODS molecules are vaporized and diffused into the container 30.
The container 30 is a Teflon (registered trademark) container capable of sealing the inside by closing the lid. In a state where the container 30 is sealed, the ODS molecules vaporized from the stock solution 36 are diffused inside without exiting the container 30.

容器３０の内部に原液容器３８と基板１０を配置して、容器３０を密閉し、ヒータ３４による加熱を開始すると、原液３６が所定の温度に到達して、ＯＤＳ分子が気化される。
気化されたＯＤＳ分子は容器３０内に拡散して、一部は基板１０の表面に到達する。ＯＤＳ分子は基板１０の表面に到達すると、基板１０の表面とシラン結合によって吸着していく。このとき、すでに吸着している隣接するＯＤＳ分子と分子間力によって結合し、基板１０の表面に自己組織化単分子膜を形成する。
成膜工程Ｓ１６を実施することによって、基板１０の表面に膜厚２ｎｍ程度のｎ−ＯＤＳ自己組織化単分子膜が形成される。 When the stock solution container 38 and the substrate 10 are disposed inside the container 30, the container 30 is sealed, and heating by the heater 34 is started, the stock solution 36 reaches a predetermined temperature, and ODS molecules are vaporized.
The vaporized ODS molecules diffuse into the container 30, and a part reaches the surface of the substrate 10. When the ODS molecules reach the surface of the substrate 10, they are adsorbed on the surface of the substrate 10 by silane bonds. At this time, adjacent ODS molecules already adsorbed are bonded by intermolecular force to form a self-assembled monolayer on the surface of the substrate 10.
By performing the film forming step S <b> 16, an n-ODS self-assembled monomolecular film having a thickness of about 2 nm is formed on the surface of the substrate 10.

露光工程Ｓ１８では、基板の表面に形成された自己組織化単分子膜にマスクを通じて光を照射し、選択的にｎ−ＯＤＳ分子を分解する。
図５は光源としてエキシマランプを用いる場合の、露光工程Ｓ１８の概要を模式的に示す図である。
マスク４０は基板１０の上に形成しようとする配線に応じた光透過模様を備えている。マスク４０は図示されない固定治具によって、端部を保持されている。基板１０とマスク４０は実際には近接しているが、図中では図示の明瞭化のためにマスク４０と基板１０を大きく離して示している。
エキシマランプ（図示されない）から照射される光は、マスク４０によって選択的に透過され、基板１０の上の自己組織化単分子膜を選択的に露光する。エキシマランプによる照射は、圧力１０Ｐａの雰囲気化で、波長１７２ｎｍの真空紫外線を照射することが好ましい。
基板１０の上の自己組織化単分子膜は、マスクを透過した真空紫外線に露光された部分（露光部）４２と、マスクによって真空紫外線を遮蔽されて露光されない部分（遮光部）４４が形成される。露光部４２のｎ−ＯＤＳ分子は、真空紫外線によって分解される。
露光工程Ｓ１８を実施することによって、基板１０の表面の自己組織化単分子膜に、分子が分解された露光部４２と、分子が健全なまま保たれる遮光部４２が形成される。 In the exposure step S18, the self-assembled monomolecular film formed on the surface of the substrate is irradiated with light through a mask to selectively decompose n-ODS molecules.
FIG. 5 is a diagram schematically showing an outline of the exposure step S18 when an excimer lamp is used as the light source.
The mask 40 has a light transmission pattern corresponding to the wiring to be formed on the substrate 10. The end of the mask 40 is held by a fixing jig (not shown). Although the substrate 10 and the mask 40 are actually close to each other, in the drawing, the mask 40 and the substrate 10 are shown largely separated for clarity of illustration.
Light emitted from an excimer lamp (not shown) is selectively transmitted through the mask 40 and selectively exposes the self-assembled monolayer on the substrate 10. Irradiation with an excimer lamp is preferably performed with vacuum ultraviolet light having a wavelength of 172 nm in an atmosphere with a pressure of 10 Pa.
The self-assembled monomolecular film on the substrate 10 is formed with a portion (exposed portion) 42 exposed to vacuum ultraviolet light that has passed through the mask, and a portion (light-shielding portion) 44 that is not exposed by shielding the vacuum ultraviolet light with the mask. The The n-ODS molecules in the exposure unit 42 are decomposed by vacuum ultraviolet rays.
By performing the exposure step S18, an exposure part 42 in which molecules are decomposed and a light shielding part 42 in which the molecules are kept healthy are formed in the self-assembled monomolecular film on the surface of the substrate 10.

洗浄工程Ｓ２０では、選択的に露光された自己組織化単分子膜から露光部を除去して、基板の表面に遮光部の自己組織化単分子膜のみを残留させる。
洗浄工手Ｓ２０では露光した基板をＨＦ（フッ化水素）溶液を備える洗浄槽の内部に浸漬する。ＨＦ溶液の濃度は、１重量％程度であることが好ましい。
基板をＨＦ溶液に浸漬すると、自己組織化単分子膜の露光部については、分解されたＯＤＳ分子が除去される。自己組織化単分子膜の遮光部については、ＯＤＳ分子が除去されることなく、基板の表面にそのまま残留する。
洗浄工程Ｓ２０を実施することによって、基板の表面の自己組織化単分子膜から露光部のみが除去されて、自己組織化単分子膜のパターンが基板の表面に形成される。 In the cleaning step S20, the exposed portion is removed from the selectively exposed self-assembled monolayer, and only the self-assembled monolayer of the light-shielding portion remains on the surface of the substrate.
In the cleaning worker S20, the exposed substrate is immersed in a cleaning tank provided with an HF (hydrogen fluoride) solution. The concentration of the HF solution is preferably about 1% by weight.
When the substrate is immersed in the HF solution, the decomposed ODS molecules are removed from the exposed portion of the self-assembled monolayer. About the light shielding part of the self-assembled monomolecular film, the ODS molecules remain on the surface of the substrate without being removed.
By performing the cleaning step S20, only the exposed portion is removed from the self-assembled monolayer on the surface of the substrate, and a pattern of the self-assembled monolayer is formed on the surface of the substrate.

触媒付与工程Ｓ２２では、基板の表面の自己組織化単分子膜のパターンを利用して、めっき触媒を選択的に付与する。本実施例では、自己組織化単分子膜のパターンが形成された基板を、所定の時間だけ触媒槽に浸漬させることによって、めっき触媒を付与する。
触媒付与に用いる触媒槽は、その内部にめっき触媒液を備えている。触媒処理液は、ＰｄＣｌ２、ＰｄＳＯ４などの化合物と、錯化剤としてフタル酸を備えている。
触媒処理液の中に自己組織化単分子膜を備える基板を浸漬させると、触媒処理液中のＰｄ２＋との親和性の相違から、先ず自己組織化単分子膜の表面にＰｄ２＋が吸着していく。所定の時間が経過した後に基板を取り出して乾燥させることで、自己組織化単分子膜の表面にのみめっき触媒が吸着する。
触媒付与工程Ｓ２２を実施することによって、基板の上にめっき触媒が選択的に付与される。 In the catalyst application step S22, a plating catalyst is selectively applied using the pattern of the self-assembled monolayer on the surface of the substrate. In this embodiment, the plating catalyst is applied by immersing the substrate on which the pattern of the self-assembled monolayer is formed in the catalyst tank for a predetermined time.
The catalyst tank used for catalyst application includes a plating catalyst solution therein. The catalyst treatment liquid includes a compound such as PdCl 2 or PdSO 4 and phthalic acid as a complexing agent.
When a substrate having a self-assembled monolayer is immersed in the catalyst treatment liquid, Pd 2+ is first adsorbed on the surface of the self-assembled monolayer due to the difference in affinity with Pd 2+ in the catalyst treatment liquid. To go. After the predetermined time has elapsed, the substrate is taken out and dried, so that the plating catalyst is adsorbed only on the surface of the self-assembled monolayer.
By performing catalyst provision process S22, a plating catalyst is selectively provided on a board | substrate.

無電解めっき工程Ｓ２４では、選択的にめっき触媒を付与された基板に無電解めっき処理を施して、基板の表面に導体の配線を形成する。本実施例では、めっき触媒を付与された基板をめっき浴に浸漬することで、無電解めっきを実施する。
無電解めっきに用いるめっき浴は、内部にめっき液を蓄えている。めっき液はＮｉ（ニッケル）の金属イオンと、還元剤として次亜リン酸ナトリウムを備えている。
めっき浴の内部に基板を浸漬すると、めっき液中の還元剤が自己組織化単分子膜の表面に付着しているＰｄ２＋表面で酸化され、放出される電子によってめっき液中のＮｉイオンが還元される。その結果、自己組織化単分子膜の表面上にＮｉが析出する。
無電解めっき工程を実施することによって、基板の上にＮｉの配線パターンが形成される。 In the electroless plating step S24, the substrate to which the plating catalyst is selectively applied is subjected to an electroless plating process to form a conductor wiring on the surface of the substrate. In this embodiment, electroless plating is performed by immersing a substrate provided with a plating catalyst in a plating bath.
A plating bath used for electroless plating stores a plating solution therein. The plating solution includes Ni (nickel) metal ions and sodium hypophosphite as a reducing agent.
When the substrate is immersed in the plating bath, the reducing agent in the plating solution is oxidized on the surface of Pd 2+ adhering to the surface of the self-assembled monolayer, and Ni ions in the plating solution are reduced by the emitted electrons. Is done. As a result, Ni precipitates on the surface of the self-assembled monolayer.
By performing the electroless plating process, a Ni wiring pattern is formed on the substrate.

電気めっき工程では、無電解めっき工程で基板の表面に形成されたＮｉの配線パターンを下地として、電気めっき処理を施す。無電解めっき工程Ｓ２４で表面にめっきされたＮｉを下地として電気めっきによってさらにＮｉをめっきすることによって、形成されたＮｉの配線パターンを所望の厚さまで増厚することができる。   In the electroplating process, an electroplating process is performed using the Ni wiring pattern formed on the surface of the substrate in the electroless plating process as a base. By further plating Ni by electroplating using Ni plated on the surface in the electroless plating step S24, the formed wiring pattern of Ni can be increased to a desired thickness.

上記の方法によって、基板の表面に微細な配線を形成することができる。本発明者らが試作を実施したところ、配線を構成する導線の太さおよび導線の間隔が５００ｎｍの微細な配線について、好適に形成することができた。   By the above method, fine wiring can be formed on the surface of the substrate. As a result of the trial production by the present inventors, it was possible to preferably form a fine wiring having a thickness of the conducting wire constituting the wiring and a spacing of the conducting wire of 500 nm.

上記の実施例では、基板としてエポキシ樹脂を用いる例を説明しているが、それ以外にも例えばガラスエポキシ樹脂、シリコーン樹脂、ポリイミド樹脂であっても、好適に配線を形成することができる。
また、樹脂系の基板材料だけではなく、無機酸化物、金属酸化膜などを表面に備える基板に対しても、好適に配線を形成することができる。 In the above embodiment, an example in which an epoxy resin is used as a substrate has been described. However, other than that, for example, a glass epoxy resin, a silicone resin, or a polyimide resin can be used to suitably form wiring.
Further, not only the resin-based substrate material but also a substrate having a surface provided with an inorganic oxide, a metal oxide film, or the like can suitably form a wiring.

上記の実施例では、基板の表面にめっきする金属としてＮｉを用いる例を説明しているが、それ以外にも例えばＡｕ（金）、Ｃｕ（銅）であっても、好適に配線を形成することができる。   In the above embodiment, an example is described in which Ni is used as a metal to be plated on the surface of the substrate. However, other than that, for example, Au (gold) and Cu (copper) are suitably formed. be able to.

上記の実施例では、基板に形成する自己組織化単分子膜としてｎ−ＯＤＳを用いる例を説明したが、自己組織化単分子膜としてＡＨＡＰＳを用いても好適に配線を形成することができる。   In the above-described embodiment, an example in which n-ODS is used as the self-assembled monolayer formed on the substrate has been described. However, it is possible to suitably form wiring even when AHAPS is used as the self-assembled monolayer.

（第２実施例）
本実施例では、表面にシリコン酸化膜を備える基板上に、銅の配線を形成する例を説明する。第１実施例と同様の事柄については説明を略す。
図１は本実施例に係る配線形成方法を示すフローチャートである。本実施例の配線形成方法は、第１実施例と同様に、Ｓ１２で開始した後に、前処理工程Ｓ１４、成膜工程Ｓ１６、露光工程Ｓ１８、洗浄工程Ｓ２０、触媒付与工程Ｓ２２、無電解めっき工程Ｓ２４、電気めっき工程Ｓ２６を順に実施してＳ２８で終了する。 (Second embodiment)
In the present embodiment, an example in which copper wiring is formed on a substrate having a silicon oxide film on the surface will be described. A description of the same matters as in the first embodiment will be omitted.
FIG. 1 is a flowchart showing a wiring forming method according to this embodiment. As in the first embodiment, the wiring forming method of the present embodiment is started in S12, followed by a pretreatment step S14, a film forming step S16, an exposure step S18, a cleaning step S20, a catalyst applying step S22, and an electroless plating step. S24 and the electroplating step S26 are sequentially performed, and the process ends in S28.

成膜工程Ｓ１６では、基板の表面に自己組織化単分子膜を形成する。本実施例では、自己組織化単分子膜を形成する高分子として、ＦＡＳを用いる。基板表面への自己組織化単分子膜の形成には、ＣＶＤ法を用いる。   In the film forming step S16, a self-assembled monolayer is formed on the surface of the substrate. In this embodiment, FAS is used as a polymer that forms a self-assembled monolayer. A CVD method is used to form a self-assembled monolayer on the substrate surface.

容器の内部にＦＡＳの原液を蓄えた原液容器と基板を配置して、容器を密閉し、ヒータによる原液の加熱を開始すると、原液が所定の温度に到達して、ＦＡＳ分子が気化される。気化されたＦＡＳ分子は密閉された容器内に拡散して、一部は基板の表面に到達する。ＦＡＳ分子は基板の表面に到達すると、基板の表面とシラン結合によって吸着していく。このとき、すでに吸着している隣接するＦＡＳ分子と分子間力によって結合し、基板の表面に自己組織化単分子膜を形成する。
成膜工程Ｓ１６を実施することによって、基板の表面に膜厚２ｎｍ程度のＦＡＳの自己組織化単分子膜が形成される。 When the stock solution container and the substrate storing the stock solution of FAS are arranged inside the container, the container is sealed, and heating of the stock solution by the heater is started, the stock solution reaches a predetermined temperature and the FAS molecules are vaporized. The vaporized FAS molecules diffuse into the sealed container, and a part reaches the surface of the substrate. When the FAS molecules reach the surface of the substrate, they are adsorbed by silane bonds with the surface of the substrate. At this time, adjacent FAS molecules already adsorbed are bonded by intermolecular force, and a self-assembled monolayer is formed on the surface of the substrate.
By performing the film forming step S16, a self-assembled monomolecular film of FAS having a thickness of about 2 nm is formed on the surface of the substrate.

露光工程Ｓ１８では、基板の表面に形成された自己組織化単分子膜に紫外線領域のレーザー光を照射して、自己組織化単分子膜を選択的に除去する。
基板の上の自己組織化単分子膜は、レーザー光を照射された部分（露光部）と、レーザー光を照射されない部分（遮光部）が形成される。露光部のＦＡＳ分子は、レーザー光の照射によって分解される。
露光工程Ｓ１８を実施することによって、基板の表面の自己組織化単分子膜に、分子が分解された露光部と、分子が健全なまま保たれる遮光部が形成される。 In the exposure step S18, the self-assembled monomolecular film formed on the surface of the substrate is irradiated with a laser beam in the ultraviolet region to selectively remove the self-assembled monomolecular film.
The self-assembled monolayer on the substrate is formed with a portion irradiated with laser light (exposure portion) and a portion not irradiated with laser light (light shielding portion). The FAS molecules in the exposed part are decomposed by laser light irradiation.
By performing the exposure step S18, an exposed portion in which molecules are decomposed and a light shielding portion in which the molecules are kept healthy are formed in the self-assembled monomolecular film on the surface of the substrate.

洗浄工程Ｓ２０では、選択的に露光された自己組織化単分子膜から露光部を除去して、基板の表面に遮光部の自己組織化単分子膜のみを残留させる。
基板をＨＦ溶液に浸漬すると、自己組織化単分子膜の露光部については、分解されたＦＡＳ分子が除去される。自己組織化単分子膜の遮光部については、ＦＡＳ分子が除去されることなく、基板の表面にそのまま残留する。
洗浄工程Ｓ２０を実施することによって、基板の表面の自己組織化単分子膜から露光部のみが除去されて、自己組織化単分子膜のパターンが基板の表面に形成される。 In the cleaning step S20, the exposed portion is removed from the selectively exposed self-assembled monolayer, and only the self-assembled monolayer of the light-shielding portion remains on the surface of the substrate.
When the substrate is immersed in the HF solution, the decomposed FAS molecules are removed from the exposed portion of the self-assembled monolayer. The light shielding part of the self-assembled monomolecular film remains on the surface of the substrate without being removed.
By performing the cleaning step S20, only the exposed portion is removed from the self-assembled monolayer on the surface of the substrate, and a pattern of the self-assembled monolayer is formed on the surface of the substrate.

触媒付与工程Ｓ２２では、基板の表面の自己組織化単分子膜のパターンを利用して、めっき触媒を選択的に付与する。本実施例では、自己組織化単分子膜のパターンが形成された基板を、所定の時間だけ触媒槽に浸漬させることによって、めっき触媒を付与する。
触媒処理液の中に自己組織化単分子膜を備える基板を浸漬させると、触媒処理液中のＰｄ２＋との親和性の相違から、先ず剥き出しの基板の表面にＰｄ２＋が吸着していく。所定の時間が経過した後に基板を取り出して乾燥させることで、自己組織化単分子膜の表面にはめっき触媒を吸着させずに、剥き出しの基板の表面にのみめっき触媒が吸着する。
触媒付与工程Ｓ２２を実施することによって、基板の上にめっき触媒が選択的に付与される。 In the catalyst application step S22, a plating catalyst is selectively applied using the pattern of the self-assembled monolayer on the surface of the substrate. In this embodiment, the plating catalyst is applied by immersing the substrate on which the pattern of the self-assembled monolayer is formed in the catalyst tank for a predetermined time.
When a substrate having a self-assembled monolayer is immersed in the catalyst treatment liquid, Pd 2+ is first adsorbed on the surface of the bare substrate due to the difference in affinity with Pd 2+ in the catalyst treatment liquid. By removing the substrate after a predetermined time has elapsed and drying it, the plating catalyst is adsorbed only on the surface of the bare substrate without adsorbing the plating catalyst on the surface of the self-assembled monolayer.
By performing catalyst provision process S22, a plating catalyst is selectively provided on a board | substrate.

無電解めっき工程Ｓ２４では、選択的にめっき触媒を付与された基板に無電解めっき処理を施して、表面に導体の配線を形成する。本実施例では、めっき触媒を付与された基板をめっき浴に浸漬することで、無電解めっきを実施する。
無電解めっきに用いるめっき浴は、内部にめっき液を蓄えている。めっき液はＣｕ（銅）の金属イオンと、還元剤として次亜リン酸ナトリウムを備えている。
めっき浴の内部に基板を浸漬すると、めっき液中の還元剤が剥き出しの基板の表面に付着しているＰｄ２＋表面で酸化され、放出される電子によってめっき液中のＣｕイオンが還元される。その結果、剥き出しの基板の表面上にＣｕが析出する。
無電解めっき工程を実施することによって、基板の上にＣｕの配線パターンが形成される。 In the electroless plating step S24, the substrate to which the plating catalyst is selectively applied is subjected to an electroless plating process to form a conductor wiring on the surface. In this embodiment, electroless plating is performed by immersing a substrate provided with a plating catalyst in a plating bath.
A plating bath used for electroless plating stores a plating solution therein. The plating solution includes a metal ion of Cu (copper) and sodium hypophosphite as a reducing agent.
When the substrate is immersed in the plating bath, the reducing agent in the plating solution is oxidized on the surface of Pd 2+ adhering to the surface of the bare substrate, and Cu ions in the plating solution are reduced by the emitted electrons. As a result, Cu is deposited on the surface of the bare substrate.
By performing the electroless plating process, a Cu wiring pattern is formed on the substrate.

電気めっき工程では、無電解めっき工程で基板の表面に形成されたＣｕの配線パターン上に、電気めっき処理を施す。無電解めっき工程Ｓ２４で表面にめっきされたＣｕを下地として電気めっきすることによって、形成されたＣｕの配線パターンを被覆することができる。   In the electroplating process, an electroplating process is performed on the Cu wiring pattern formed on the surface of the substrate in the electroless plating process. By performing electroplating using the Cu plated on the surface in the electroless plating step S24 as a base, the formed wiring pattern of Cu can be covered.

基板の表面に残留している自己組織化単分子膜は、適切な洗浄処理を施して除去してもよいし、そのまま残留させてもよい。本実施例で用いているＦＡＳの自己組織化単分子膜は絶縁性材料であり、そのまま残留させた場合でも配線の導電性には影響を及ぼさない。
上記の方法によって、基板の表面に微細な配線を形成することができる。 The self-assembled monomolecular film remaining on the surface of the substrate may be removed by performing an appropriate cleaning process, or may be left as it is. The FAS self-assembled monolayer used in this embodiment is an insulating material, and does not affect the conductivity of the wiring even if it is left as it is.
By the above method, fine wiring can be formed on the surface of the substrate.

以上、本発明の実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 As mentioned above, although embodiment of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
In addition, the technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

図１は本実施例の配線形成方法を示すフローチャートである。FIG. 1 is a flowchart showing the wiring forming method of this embodiment. 図２は本発明の配線形成方法を説明する図である。FIG. 2 is a diagram for explaining the wiring forming method of the present invention. 図３は本発明の他の配線形成方法を説明する図である。FIG. 3 is a diagram for explaining another wiring forming method of the present invention. 図４は基板へ自己組織化単分子膜を成膜する様子を説明する図である。FIG. 4 is a diagram for explaining a state in which a self-assembled monomolecular film is formed on a substrate. 図５は自己組織化単分子膜を選択的に露光する様子を説明する図である。FIG. 5 is a diagram for explaining a state in which the self-assembled monolayer is selectively exposed.

符号の説明Explanation of symbols

１０・・・基板
１２、２２・・・自己組織化単分子膜
１４・・・めっき触媒
１６・・・導体
３０・・・容器
３２・・・台
３４・・・ヒータ
３６・・・原液
３８・・・原液容器
４０・・・マスク
４２・・・露光部
４４・・・遮光部 10 ... Substrate 12, 22 ... Self-assembled monolayer 14 ... Plating catalyst 16 ... Conductor 30 ... Container 32 ... Base 34 ... Heater 36 ... Stock solution 38 .... Stock solution container 40 ... Mask 42 ... Exposure part 44 ... Shading part

Claims (3)

基板の上に選択的に導体をめっきすることによって配線を形成する方法であって、
自己組織化単分子膜を基板の表面に形成する成膜工程と、
前記自己組織化単分子膜に選択的に光を照射する露光工程と、
前記自己組織化単分子膜の露光部を除去する洗浄工程と、
前記基板の上にめっき触媒を付与する触媒付与工程と、
前記基板の上に導体を無電解めっきする無電解めっき工程と
を備えることを特徴とする配線形成方法。 A method of forming wiring by selectively plating a conductor on a substrate,
A film forming step of forming a self-assembled monolayer on the surface of the substrate;
An exposure step of selectively irradiating the self-assembled monolayer with light;
A cleaning step of removing the exposed portion of the self-assembled monolayer;
A catalyst application step for applying a plating catalyst on the substrate;
A wiring forming method comprising: an electroless plating step of electrolessly plating a conductor on the substrate. 前記成膜工程を実施する前に、前記基板の表面に光を照射して表面を親水化する前処理工程
をさらに備えることを特徴とする請求項１の配線形成方法。 The wiring formation method according to claim 1, further comprising a pretreatment step of making the surface hydrophilic by irradiating the surface of the substrate with light before performing the film forming step. 前記無電解めっき工程を実施した後に、前記基板の上に電気めっきする電気めっき工程
をさらに備えることを特徴とする請求項２の配線形成方法。 The wiring formation method according to claim 2, further comprising an electroplating step of performing electroplating on the substrate after performing the electroless plating step.
JP2004242748A 2004-08-23 2004-08-23 Method for forming wiring by plating Pending JP2006057167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004242748A JP2006057167A (en) 2004-08-23 2004-08-23 Method for forming wiring by plating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004242748A JP2006057167A (en) 2004-08-23 2004-08-23 Method for forming wiring by plating

Publications (1)

Publication Number Publication Date
JP2006057167A true JP2006057167A (en) 2006-03-02

Family

ID=36104889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004242748A Pending JP2006057167A (en) 2004-08-23 2004-08-23 Method for forming wiring by plating

Country Status (1)

Country Link
JP (1) JP2006057167A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216647A (en) * 2010-03-31 2011-10-27 Dainippon Printing Co Ltd Method for manufacturing pattern-formed body, method for manufacturing functional element, and method for manufacturing semiconductor element
JPWO2010029635A1 (en) * 2008-09-11 2012-02-02 パイオニア株式会社 Method for forming metal wiring and electronic component provided with metal wiring
JP2013512568A (en) * 2009-11-24 2013-04-11 ユニ−ピクセル・ディスプレイズ・インコーポレーテッド Formation of electrical conduction pattern by adjusting surface energy
WO2014072800A1 (en) 2012-11-12 2014-05-15 Toyota Jidosha Kabushiki Kaisha Pretreatment method for partial plating, partial plating method for aluminum materials, and resist for plating aluminum materials
WO2019111721A1 (en) * 2017-12-06 2019-06-13 東京エレクトロン株式会社 Plating treatment method, plating treatment device, and storage medium
JP2020100901A (en) * 2015-03-20 2020-07-02 アトテック ドイチェランド ゲーエムベーハー Method for activating silicon substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10310873A (en) * 1997-05-07 1998-11-24 Sony Corp Electroless plating method
JP2001288578A (en) * 2000-03-31 2001-10-19 Seiko Epson Corp Method for producing fine structure, fine structure and substrate for forming the same
JP2001303254A (en) * 2000-04-24 2001-10-31 Mitsuboshi Belting Ltd Pattern plating method for glass substrate surface and pattern plated glass substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10310873A (en) * 1997-05-07 1998-11-24 Sony Corp Electroless plating method
JP2001288578A (en) * 2000-03-31 2001-10-19 Seiko Epson Corp Method for producing fine structure, fine structure and substrate for forming the same
JP2001303254A (en) * 2000-04-24 2001-10-31 Mitsuboshi Belting Ltd Pattern plating method for glass substrate surface and pattern plated glass substrate

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010029635A1 (en) * 2008-09-11 2012-02-02 パイオニア株式会社 Method for forming metal wiring and electronic component provided with metal wiring
JP2013512568A (en) * 2009-11-24 2013-04-11 ユニ−ピクセル・ディスプレイズ・インコーポレーテッド Formation of electrical conduction pattern by adjusting surface energy
US20130146332A1 (en) * 2009-11-24 2013-06-13 Unipixel Displays ,Inc. Formation of electrically conductive pattern by surface energy modification
KR101377084B1 (en) 2009-11-24 2014-03-25 유니-픽셀 디스플레이스, 인코포레이티드 Formation of electrically conductive pattern by surface energy modification
JP2011216647A (en) * 2010-03-31 2011-10-27 Dainippon Printing Co Ltd Method for manufacturing pattern-formed body, method for manufacturing functional element, and method for manufacturing semiconductor element
US8440518B2 (en) 2010-03-31 2013-05-14 Dai Nippon Printing Co., Ltd. Method for manufacturing a pattern formed body, method for manufacturing a functional element, and method for manufacturing a semiconductor element
WO2014072800A1 (en) 2012-11-12 2014-05-15 Toyota Jidosha Kabushiki Kaisha Pretreatment method for partial plating, partial plating method for aluminum materials, and resist for plating aluminum materials
JP2014095138A (en) * 2012-11-12 2014-05-22 Toyota Motor Corp Partial plating method for aluminum materials
CN104718318A (en) * 2012-11-12 2015-06-17 丰田自动车株式会社 Pretreatment method for partial plating, partial plating method for aluminum materials, and resist for plating aluminum materials
AU2013343193B2 (en) * 2012-11-12 2016-05-19 National University Corporation Nagoya University Pretreatment method for partial plating, partial plating method for aluminum materials, and resist for plating aluminum materials
JP2020100901A (en) * 2015-03-20 2020-07-02 アトテック ドイチェランド ゲーエムベーハー Method for activating silicon substrate
JP7037859B2 (en) 2015-03-20 2022-03-17 アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー How to activate a silicon substrate
WO2019111721A1 (en) * 2017-12-06 2019-06-13 東京エレクトロン株式会社 Plating treatment method, plating treatment device, and storage medium
JPWO2019111721A1 (en) * 2017-12-06 2020-11-19 東京エレクトロン株式会社 Plating method, plating equipment and storage medium

Similar Documents

Publication Publication Date Title
US4981715A (en) Method of patterning electroless plated metal on a polymer substrate
JPH022949B2 (en)
JPH07188936A (en) Production of metallic pattern on electrical insulation substrate in electroless process
JPS6317905B2 (en)
JP3486864B2 (en) Method for forming copper wiring on substrate and substrate on which copper wiring is formed
US6316059B1 (en) Method of providing a metal pattern on glass in an electroless process
JP2006057167A (en) Method for forming wiring by plating
JP4252919B2 (en) Conductive pattern material, metal fine particle pattern material, and pattern forming method
JP2007084850A (en) Method for forming pattern of circuit
JPH09111463A (en) Activated catalyst liquid for electroless plating and electroless plating method
JP2002068782A (en) Pattern-plating method for glass substrate surface and glass substrate pattern-plated by using the same
JP2006291284A (en) Partial plating method and method for manufacturing circuit board
EP0577187B1 (en) Method of providing a metal pattern on glass in an electroless process
JPH02305969A (en) Pretreatment for electroless plating
JP3742872B2 (en) Electroless plating method using light-fixed fine particles as catalyst
JP2006066180A (en) Manufacturing method for conductive film and conductive film
JP3808037B2 (en) Method for electroless deposition and patterning of metal on a substrate
JP2006057166A (en) Method for forming wiring by plating
JP2007207867A (en) Substrate having metal film, its production process, electronic component employing the substrate and its manufacturing process
JP5083005B2 (en) Resin substrate having a precious metal fixed on the surface layer, its manufacturing method, circuit board, and its manufacturing method
CN111501029A (en) Method for manufacturing silicon substrate with patterned metal layer
US20080199627A1 (en) Catalytic treatment method, electroless plating method, and method for forming circuit using electroless plating
JPH04215855A (en) Catalyst-treating liquid, catalyst-carrying method and conductor-forming method
JP2006526889A (en) Method of structured metallization of polymer and ceramic support materials and activatable compounds used in the method
JPH10209609A (en) Manufacture of flexible printed circuit and flexible printed circuit manufactured by the method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Effective date: 20100325

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315