JP2006053348A - Display apparatus - Google Patents
Display apparatus Download PDFInfo
- Publication number
- JP2006053348A JP2006053348A JP2004234902A JP2004234902A JP2006053348A JP 2006053348 A JP2006053348 A JP 2006053348A JP 2004234902 A JP2004234902 A JP 2004234902A JP 2004234902 A JP2004234902 A JP 2004234902A JP 2006053348 A JP2006053348 A JP 2006053348A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- display device
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 8
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000002045 lasting effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000012937 correction Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 1
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 1
- 229910004444 SUB1 Inorganic materials 0.000 description 1
- 229910004438 SUB2 Inorganic materials 0.000 description 1
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 101150018444 sub2 gene Proteins 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する複数の薄膜トランジスタとを1つの画素回路として、この画素回路をマトリクス状に配置したアクティブマトリクス型の表示装置に関する。 The present invention relates to an active matrix display device in which a current-driven diode type light emitting element and a plurality of thin film transistors for controlling the diode type light emitting element are used as one pixel circuit, and the pixel circuits are arranged in a matrix.
近年、情報化が進展し、携帯情報端末にも、かつてのパーソナルコンピューターに匹敵する処理能力を要求されるようになってきた。これに伴い、映像表示装置にも高精細化、高品質化が要求され、薄型、軽量、高視野角、低消費電力なものが望まれている。 In recent years, computerization has progressed, and portable information terminals have been required to have processing capabilities comparable to those of personal computers. Along with this, video display devices are also required to have high definition and high quality, and thin, lightweight, high viewing angle, and low power consumption are desired.
この要求に応えるべく、ガラス基板上にマトリクス状に薄膜能動素子(薄膜トランジスタ、Thin Film Transistor、または単にTFT)を形成し、その上にTFTによって駆動が制御される電気光学素子を形成した表示装置(ディスプレイ)の開発がさかんに行われている。 In order to meet this requirement, a thin film active element (thin film transistor, thin film transistor, or simply TFT) is formed in a matrix on a glass substrate, and an electro-optic element whose drive is controlled by the TFT is formed on the display device ( Display) is being developed a lot.
薄膜能動素子を形成する基板はアモルファスシリコンやポリシリコンなどの半導体膜を成膜後、パターニングし、メタルで配線接続した形態が主流である。薄膜能動素子の電気的特性の違いから、アモルファスシリコンを利用する場合は別に駆動用のIC(Integrated Circuit)を必要とし、ポリシリコンを利用する場合は駆動用の回路を基板上に形成できるという特徴がある。 As a substrate on which a thin film active element is formed, a form in which a semiconductor film such as amorphous silicon or polysilicon is formed, patterned, and connected by metal wiring is the mainstream. Due to the difference in electrical characteristics of thin-film active devices, a separate driving IC (Integrated Circuit) is required when using amorphous silicon, and a driving circuit can be formed on the substrate when using polysilicon. There is.
現在、広く用いられている液晶ディスプレイ(Liquid Crystal Display、または単にLCD)では、大型なものに関しては、前者のアモルファスシリコンタイプが普及しているが、中・小型では後者の高精細化に向くポリシリコンタイプが主流になりつつある。 At present, the liquid crystal display (Liquid Crystal Display, or just LCD), which is widely used, is the former amorphous silicon type that is widely used for large-sized ones. Silicon type is becoming mainstream.
自己発光型で、薄型、軽量、高視野角といった特長を有するエレクトロルミネッセンス型(有機EL)ディスプレイは、ポリシリコンタイプのみ量産されている。 Only the polysilicon type is mass-produced as an electroluminescence type (organic EL) display that is self-luminous and has features such as thinness, light weight, and high viewing angle.
一般に、有機EL素子は、TFTと組み合わせることによって、その電圧電流制御作用を利用し、電流が制御される。ここでいう電流電圧制御作用とは、TFTのゲート端子に電圧を印加して、ソース・ドレイン間の電流を制御する作用のことをいう。有機EL素子に駆動電流を供給するTFTのゲート端子の電圧を輝度データ(階調データ)に応じたものにセットすることで、輝度データに応じた駆動電流を有機EL素子供給して、発光強度を調整することができ、所望の階調を表示することが可能となる。 In general, when an organic EL element is combined with a TFT, the current is controlled using its voltage-current control action. The current / voltage control action here refers to an action of controlling the current between the source and the drain by applying a voltage to the gate terminal of the TFT. By setting the voltage at the gate terminal of the TFT that supplies the drive current to the organic EL element to a value corresponding to the luminance data (gradation data), the drive current corresponding to the luminance data is supplied to the organic EL element, and the light emission intensity Can be adjusted, and a desired gradation can be displayed.
しかし、このような構成を採用しているため、有機EL素子の発光強度はTFTの特性に非常に敏感に影響を受ける。特に、ポリシリコンTFT、中でも低温ポリシリコンと呼ばれる低温プロセスで形成されるポリシリコンTFTは、隣接画素間においても比較的大きな電気的特性の違いが生じることが確認されており、有機ELディスプレイの表示品質、特に画面内の表示均一性を劣化させる大きな要因の一つとなっている。 However, since such a configuration is adopted, the light emission intensity of the organic EL element is very sensitively influenced by the characteristics of the TFT. In particular, it has been confirmed that polysilicon TFTs, especially polysilicon TFTs formed by a low-temperature process called low-temperature polysilicon, have a relatively large difference in electrical characteristics between adjacent pixels. This is one of the major factors that degrade the quality, particularly the display uniformity within the screen.
それを改善する従来技術が、特許文献1に開示されている。この従来技術では、有機EL素子を駆動するポリシリコンTFTをスイッチとして用い、点灯、消灯の二つの状態でのみ動作させる(デジタル駆動する)ことでその特性のばらつきを抑え、その点灯期間を制御することで多階調化している。
A conventional technique for improving this is disclosed in
しかしながら、ポリシリコンTFTをスイッチとして用い、有機EL素子に電圧を印加するか否かで駆動すると、有機EL素子の経時劣化により、比較的短期間で駆動電圧が上昇し、オン電流が低下する。このオン電流が低下した画素は焼きつきとして表示に現れるため、比較的に寿命が短くなるという問題があった。 However, when the polysilicon TFT is used as a switch and driven depending on whether or not a voltage is applied to the organic EL element, the driving voltage increases in a relatively short period and the on-current decreases due to deterioration with time of the organic EL element. Since the pixels with the reduced on-current appear in the display as burn-in, there is a problem that the lifetime is relatively short.
本発明は、電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する複数の薄膜トランジスタとを1つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、前記データラインへの前記データ信号の供給を制御するデータドライバと、前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給する選択ラインと、前記選択ラインに選択信号を供給するゲートドライバと、を有し、前記データ信号は、オン電流を供給するか否かで、「1」、「0」を表すデジタル信号であることを特徴とする。 The present invention provides an active matrix display array in which a pixel-type light-emitting element driven by current and a plurality of thin-film transistors that control the diode-type light-emitting element are used as one pixel circuit, and the pixel circuits are arranged in a matrix, and the matrix A data line for supplying a data signal to a pixel circuit in the corresponding column, a data driver for controlling the supply of the data signal to the data line, and a row corresponding to each row of the matrix. And a selection line that supplies a selection signal to the pixel circuits in the corresponding row, and a gate driver that supplies the selection signal to the selection line, and whether the data signal supplies an on-current. Thus, the digital signal represents “1” and “0”.
また、前記データドライバは、オン電流を供給しない場合には、所定のオフ電位をデータラインに供給することが好適である。 The data driver preferably supplies a predetermined off potential to the data line when the on current is not supplied.
また、前記データラインに対し、データ信号の供給に先立って所定のプリチャージ電圧を供給するプリチャージ回路を有し、このプリチャージ回路が所定のオフ電位をデータラインに供給することが好適である。 Preferably, the data line has a precharge circuit for supplying a predetermined precharge voltage prior to the supply of the data signal, and the precharge circuit supplies a predetermined off potential to the data line. .
また、前記データドライバは、1フレームにおける画素毎の表示データに基づいて、各画素についての1フレーム内の複数のサブフレームにおける前記データ信号の「1」、「0」を決定し、サブフレーム毎に前記データ信号をデータラインに供給することが好適である。 The data driver determines “1” and “0” of the data signal in a plurality of subframes in one frame for each pixel based on display data for each pixel in one frame, and Preferably, the data signal is supplied to the data line.
また、前記データドライバは、1つのデータラインに対し、異なる行であって、異なるサブフィールドの画素についてのデータ信号を順次供給し、前記ゲートドライバは、データラインに供給されるデータ信号を供給すべき行の選択ラインをデータ信号の供給に同期して順次選択することが好適である。 The data driver sequentially supplies data signals for pixels of different subfields in different rows to one data line, and the gate driver supplies a data signal supplied to the data line. It is preferable to sequentially select the selection line of the power row in synchronization with the supply of the data signal.
さらに、前記データラインに接続される補助回路を有し、前記補助回路は前記データラインに供給された前記データドライバからのデータ信号の前記オン電流の一部を流すことが可能であることが好適である。 Furthermore, it has an auxiliary circuit connected to the data line, and the auxiliary circuit preferably allows a part of the on-current of the data signal from the data driver supplied to the data line to flow. It is.
また、前記補助回路は、データラインに供給されるオン電流の一部を流すトランジスタと、その状態におけるトランジスタのゲート電圧を保持するコンデンサを有し、前記画素回路は、この補助回路のコンデンサに保持された電圧に応じて前記ダイオード型発光素子を電流駆動することが好適である。 The auxiliary circuit includes a transistor that passes a part of the on-current supplied to the data line, and a capacitor that holds a gate voltage of the transistor in that state. The pixel circuit is held in the capacitor of the auxiliary circuit. It is preferable to drive the diode type light emitting element in accordance with the voltage applied.
また、前記補助回路は、電流供給力が画素回路と比較して大きいことが好適である。 The auxiliary circuit preferably has a larger current supply capability than the pixel circuit.
また、前記補助回路は、1つのデータラインに対し異なる電流供給力を有する複数の補助回路から構成されることが好適である。 The auxiliary circuit is preferably composed of a plurality of auxiliary circuits having different current supply capabilities for one data line.
また、前記補助回路は、スイッチを介しデータラインに接続され、1水平期間に少なくとも1回、前記データラインに接続されることが好適である。 Further, it is preferable that the auxiliary circuit is connected to the data line via a switch and connected to the data line at least once in one horizontal period.
また、前記データドライバは同じデータ電圧に対し、複数のデータ電流を前記データラインに供給することが可能であり、1水平期間中に前記複数のデータ電流を切り替えることが好適である。 The data driver can supply a plurality of data currents to the data line for the same data voltage, and it is preferable to switch the plurality of data currents during one horizontal period.
また、前記複数のデータ電流は、前記データラインに、1水平期間の前半に画素に書き込むデータ電流より大きい電流として供給されることが好適である。 Further, it is preferable that the plurality of data currents are supplied to the data lines as currents larger than data currents written to the pixels in the first half of one horizontal period.
有機EL素子を電流駆動する画素構成とし、有機EL素子をオンする場合には、データラインにオン電流を供給し、オフする場合にはデータラインにオフ電位を供給して画素に書き込むことで、有機EL素子を駆動TFTで電流駆動する。このため、有機EL素子の経時劣化による駆動電圧が上昇しても一定の電流でデジタル駆動でき、画素の焼きつきを防止して、寿命を長くすることができる。 A pixel configuration in which the organic EL element is current-driven, when the organic EL element is turned on, an on-current is supplied to the data line, and when the organic EL element is turned off, an off-potential is supplied to the data line to write to the pixel. The organic EL element is driven with current by a driving TFT. For this reason, even if the driving voltage increases due to deterioration with time of the organic EL element, digital driving can be performed with a constant current, pixel burn-in can be prevented, and the life can be extended.
特に、補助回路を利用することで、データラインに大電流を流し、データの書き込みを行うことができ、電流書き込みを短時間で完了することができる。 In particular, by using an auxiliary circuit, a large current can be passed through the data line, data can be written, and current writing can be completed in a short time.
以下、図面を用いて本発明の実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(1)第1実施形態
<全体構成>
図1に、本発明における第1実施形態の全体構成を示す。
(1) First embodiment <Overall configuration>
FIG. 1 shows the overall configuration of the first embodiment of the present invention.
有機ELディスプレイ1は、各画素がマトリクス状に配置されているアクティブマトリクス型表示アレイ101、表示アレイ101の各列に設けられたデータライン107にデータ信号を供給するデータドライバ102、表示アレイ101の各行に設けられた第1選択ライン108と、第2選択ライン109に第1の選択電位と、第2の選択電位をそれぞれ供給するゲートドライバ103、各データライン107のデータ電流の一部を流す補助回路110、データ制御バス112を介してデータドライバ102に映像信号および制御信号を供給するとともにゲート制御バス113を介してゲートドライバ103に制御信号を供給する制御回路106、メモリバス114を介して制御回路106に制御されるフレームメモリ121、外部からの映像信号やクロックを入力する入力バス111から構成されている。低温ポリシリコンプロセスを適用すれば、制御回路106、フレームメモリ121以外の回路は、すべてガラス基板上に容易に形成でき、表示デバイス105を構成することができる。なお、制御回路106、フレームメモリ121については、別のICによって、構成する方が効率的であるが、ガラス基板上に形成することが不可能なわけではない。
The
制御回路106は、外部からの映像信号やクロックについて、必要に応じて所定のレベルへの変換処理を施し、変換後の信号をデータドライバ102、ゲートドライバ103へ供給する。
The
制御回路106とフレームメモリ121はそれぞれ単体のICで構成してもよいが、メモリバス114のバス幅が広くなるため、制御回路106のピン数が増え、実装面積が増大し、またコスト、消費電力が上昇する。
The
そこで、SoC(System On Chip)として制御回路106内にフレームメモリ121を内蔵し、一つのICとして用いてもよい。あるいはSiP(System In Package)として、制御回路106とフレームメモリ121を一つのパッケージ内に封止し、メモリバス114をパッケージ内に収めて、実装面積を縮小し、外部ピンの増加と消費電力を低減してもよい。
Therefore, the
現在、液晶ディスプレイ用のICにはRAM内蔵ドライバと呼ばれる、RAM(フレームメモリ)をデータドライバ内に組み込んだICが提供されている。これに倣い、フレームメモリ121とデータドライバ102をICとして一体化し、それを用いてもよい。
Currently, an IC for a liquid crystal display, which is called a RAM built-in driver, is an IC in which a RAM (frame memory) is incorporated in a data driver. Following this, the
<画素回路構成>
次に、図2を用いて、アクティブマトリクス型表示アレイ101内にマトリクス状に配置されている、本実施形態で用いる画素回路の構成について説明する。
<Pixel circuit configuration>
Next, the configuration of the pixel circuit used in this embodiment, which is arranged in a matrix in the active
画素回路は、有機EL素子201、有機EL素子201を電流駆動する駆動TFT202、駆動TFT202のゲート端子とドレイン端子を接続するダイオードスイッチTFT203、有機EL素子201を点灯するか否か(電流を流すか流さないか)を制御する点灯制御TFT204、データライン107からの階調電流を画素内へ供給制御するゲートTFT205、保持容量206、有機EL素子201に電流を供給する電流供給ライン211、保持容量206の一方の端子電位を所定値に固定する固定電位ライン212を有して構成される。固定電位ライン212は電流供給ライン211と接続してもよい。
The pixel circuit includes an
駆動TFT202のソース端子は電流供給ライン211に、ドレイン端子は点灯制御TFT204のソース端子とダイオードスイッチTFT203のソース端子に、ゲート端子は保持容量206の固定電位ライン212に接続されていない片方の端子とゲートTFT205のドレイン端子、ダイオードスイッチTFT203のドレイン端子に接続される。
The source terminal of the driving
点灯制御TFT204のゲート端子は第1選択ライン108に接続され、ドレイン端子は有機EL素子201のアノードに接続される。
The gate terminal of the
ゲートTFT205のゲート端子は第1選択ライン108に、ソース端子はデータライン107に接続される。
The gate terminal of the
ダイオードスイッチTFT203のゲート端子は第2選択ライン109に接続される。
The gate terminal of the
電流供給ライン211、固定電位ライン212、有機EL素子のカソード電極はすべての画素で共有されている。
The
なお、駆動TFT202、ダイオードスイッチTFT203、点灯制御TFT204はPチャネル型TFTであり、ゲートTFT205はNチャネル型TFTである。
Note that the driving
データドライバ102、ゲートドライバ103、補助回路110を用いて図2の画素回路を制御する方法に関しては後述するが、以下に図2の画素を用いて有機EL素子を駆動する方法を説明する。
A method for controlling the pixel circuit in FIG. 2 using the
<画素駆動方法>
画素に書き込むデータ信号は、オン電流とオフ電位の2値である。まず、第1、第2選択ライン108、109をアクティブとすると、ゲートTFT205がオン、点灯制御TFT204がオフ、ダイオードスイッチTFT203がオンする。
<Pixel driving method>
A data signal written to the pixel is a binary value of an on-current and an off-potential. First, when the first and
オン電流を書き込む際には、データライン107に所望のオン電流を流すと、駆動TFT202は、ダイオードスイッチTFT203によりゲート端子とドレイン端子が接続されてMOSダイオードとなっているため、電流供給ライン211から駆動TFT202のソース端子、ドレイン端子を経由し、ダイオードスイッチTFT203のソース端子、ドレイン端子を通過後、ゲートTFT205を介してデータライン107に流れる。
When writing an on-current, when a desired on-current is passed through the
この際、駆動TFT202のゲート端子には駆動TFT202がデータライン107に流れているオン電流を流す電位が生成され、これが保持容量206に保持される。
At this time, a potential for generating an on-current flowing through the
この電位が安定した後、第1、第2選択ライン108、109を非アクティブとすることで保持容量206(駆動TFT202のゲート)にオン電流を生成する電位が保持され、次にアクセスされるまで駆動TFT202は書き込まれたオン電流を有機EL素子201に流しつづける。
After this potential is stabilized, the first and
オフ電位の書き込みは、同様に第1、第2選択ライン108、109をオンし、駆動TFT202がオフする電位をデータライン107へ供給すると、保持容量にオフ電位が書き込まれるため、その電位が安定した後、第1、第2選択ライン108、109をオフすることで、次にアクセスされるまで駆動TFT202は有機EL素子201に電流を流さない状態を維持する。
Similarly, when the first and
図2の画素回路のように、ゲートTFT205をN型、ダイオードスイッチTFT203をP型とすると、ゲートTFT205が“High”でアクティブ、ダイオードスイッチTFT203が“Low”でアクティブとなる。したがって、この構成では、両TFTは、互いに逆の極性で制御されるため、保持容量206に保持された電位は選択ライン108、109の選択電位による変動を受けにくくなる。
When the
すなわち、階調電流の書き込み時には、第1選択ライン108は“High”、第2選択ライン109は“Low”となるため、保持容量に与える影響が互いにキャンセルされ、選択解除時にも、第1選択ライン108は“Low”、第2選択ライン109は“High”となるため、同様にキャンセルされる。
That is, when the gradation current is written, the
このように、画素回路を、複数の選択ラインを互いに逆極性で制御する構成にすると、保持容量206に保持される電位の変動を抑制することができる。
In this manner, when the pixel circuit is configured to control a plurality of selection lines with opposite polarities, fluctuations in the potential held in the
次に、図2の画素回路がマトリクス状に配置された表示アレイ101を前述のように駆動するために用いるデータドライバ102および補助回路110の構成について図3に基づいて説明する。ここで、データドライバ内の出力回路304の構成については図16、個々の補助回路305の構成については図17に示す。また、ゲートドライバ103の構成ついて図4を用いてその内部構成を説明する。
Next, the configuration of the
<データドライバ>
データドライバ102はシフトレジスタ301、1ライン分のデータを順次ラッチする第1ラッチ回路302、1ライン分のデータを一定期間保持する第2ラッチ回路303、ラッチデータに基づきオン電流、オフ電位をデータライン107に供給する出力回路304、データバス311、データ転送制御ライン312から構成される。
<Data driver>
The
デジタル駆動を行う場合、各データラインはオン電流、オフ電位の2値で駆動されるため、データバス311の1本で1画素のデータを伝送できる。例えば、データバス311が24本とすると、フルカラーディスプレイでは、8画素分を1度に転送することができることになる。
When digital driving is performed, each data line is driven with a binary value of an on-current and an off-potential, so that one pixel of data can be transmitted with one
上記例に従うと、データバス311上の8画素データは、シフトレジスタ301のパルスで第1ラッチ回路302に順次転送され、1ライン分のデータとして、次にシフトレジスタのパルスが入力されるまで保持される。この間、第1ラッチ302のデータは第2データラッチ303に反映されず、1ライン分のデータラッチ動作が完了した時点でデータ転送制御ライン312をアクティブとすることで、第1ラッチ302のデータを第2ラッチ303に転送する。
According to the above example, the 8 pixel data on the
出力回路304は、第2ラッチ303のデータに応じてオン電流、オフ電位を生成し、データライン107に供給する。
The
出力回路304がデータライン107にデータを供給している間、第1ラッチ302は再度シフトレジスタ301のシフトパルスにより、次のラインデータを8画素毎に順次ラッチする。これらの動作を繰り返して1画面のデータライン107へのデータ供給を続ける。
While the
<出力回路構成>
出力回路304は、図16に示されるが、簡単な構成では図16(a)に示されるように、Pチャネル型のオフ電位スイッチTFT1601、Nチャネル型のオン電流生成TFT1602、レベルシフタ1603、入力部1600から構成される。
<Output circuit configuration>
The
入力部1600は、オフ電位スイッチTFT1601のゲート端子、レベルシフタ1603の入力に接続され、オフ電位スイッチTFT1601のソース端子は電源ラインVDDに、ドレイン端子はデータライン107に接続されている。
The
オン電流生成TFT1602のゲート端子はレベルシフタ1603の出力へ接続され、ソース端子は電源ラインVSSへ、ドレイン端子はデータライン107へ接続されている。
The gate terminal of the on-
入力部1600は第2ラッチ回路303に接続されているため、第2ラッチ回路303のデータにより、データライン107はオン電流、もしくはオフ電位が供給される。
Since the
第2ラッチ回路303のラッチデータが”High”の場合、オフ電位スイッチTFT1601はオフしており、レベルシフタ1603の出力に、この”High”がレベルシフトされた電位が生成されることから、オン電流生成TFT1602が前記シフト電位に応じた電流を生成し、データライン107に供給する。
When the latch data of the
第2ラッチ303のラッチデータが”Low”の場合、レベルシフタ1603の出力にはオン電流生成TFT1602がオフするレベルが生成され、オフ電位スイッチ1601がオンするため、データライン107にはオフ電位が供給される。
When the latch data of the
オン電流生成TFT1602により生成されるオン電流は、オン電流生成TFT1602のVthのばらつきにより、著しく変化するので、図16(b)のようなVth補正回路を付加することが望ましい。
Since the on-current generated by the on-
図16(b)のVth補正回路付き出力回路は、図16(a)の回路に加え、Nチャネル型リセットTFT1604、1605、Pチャネル型スイッチTFT1606、1607、リセット容量1608、出力制御ライン1610を有している。
The output circuit with a Vth correction circuit in FIG. 16B includes N-
<閾値電圧Vth補正>
Vth補正手順を以下に説明する。まず、出力制御ライン1610を非アクティブとすると、スイッチTFT1606、1607がオフ、リセットTFT1604、1605がオンする。リセットTFT1604、1605がオンすると、オン電流生成TFT1602は、ゲート端子とドレイン端子が接続され、MOSダイオードとなり、リセット容量1608にオン電流生成TFT1602のVthが書き込まれる。
<Threshold voltage Vth correction>
The Vth correction procedure will be described below. First, when the
次に、出力制御ライン1610をアクティブとすると、リセットTFT1604、1605はオフ、スイッチTFT1606、1607がオンするため、リセット容量1608に書き込まれたVthは保持され、レベルシフタ1603の出力は保持容量の一端に接続される。このため、オン電流生成TFT1602のゲート電位Vgsは、レベルシフタ1603の出力電位をVlsとすると、Vgs=Vth+Vlsとなり、常にVthが加算されるゲート電位となる。
Next, when the
Vthが補正されたゲート電位により生成されるオン電流は、アクティブな出力制御ライン1610によりオンとなったスイッチTFT1606を経由してデータライン107に供給される。
The on-current generated by the gate potential with the corrected Vth is supplied to the
<補助回路>
補助回路110は、各データラインに接続可能な補助回路305、補助回路イネーブルライン313から構成される。
<Auxiliary circuit>
The
個々の補助回路305は、図17に示されるように、画素回路内の有機EL素子201、点灯制御TFT204を略し、ダイオードスイッチTFT203のゲート電位を図17(a)に示すようにダイオードスイッチTFT203がオンする固定電位に接続するか、もしくは図17(b)に示すように画素回路と同様に、第2の補助回路イネーブルライン314を設け、それに接続して構成される。なお、補助回路305においては、画素回路へのデータ書き込み時にのみ電流を流せばよいため、補助容量206は省略してもよい。
As shown in FIG. 17, each of the
補助回路305内の駆動TFT202は、画素回路と比較して、同じゲート電位に対し、より大きな電流を流すことができる(電流供給力が高い)。ここでは後の説明のため、xを1以上の実数とし、(x−1)倍の電流供給力を有するものとする。
The driving
選択画素にオン電流を書き込む場合、データラインの配線容量が数pF〜数十pF程度存在するため、書き込み時間をある程度消費すること、またデジタル駆動では書き込み時間が通常駆動と比較して短いことなどを考慮すると、より高速な電流書き込みを実現する必要がある。 When on-state current is written to the selected pixel, the wiring capacity of the data line is about several pF to several tens pF, so that the write time is consumed to some extent, and the digital drive has a short write time compared to the normal drive. Therefore, it is necessary to realize faster current writing.
そこで、データライン107に、より大きな電流を流してデータラインを高速に駆動し、補助回路305にその一部の電流を流すことで、選択画素には所望の電流を流すように制御する。
Therefore, a larger current is supplied to the
ここでは、画素の駆動TFTが流すオン電流をiとすると、補助回路の電流供給力が画素回路の(x−1)倍であることから、データライン107にx*iの電流を流すと、補助回路には(x−1)*iの電流が流れ、画素回路にはiの電流が流れる。 Here, if the on-current that the pixel driving TFT flows is i, the current supply capability of the auxiliary circuit is (x-1) times that of the pixel circuit. A current of (x−1) * i flows through the auxiliary circuit, and a current of i flows through the pixel circuit.
データライン107に流す電流を決定する倍率xは選択画素に割り当てられたアクセスタイム、配線容量などを考慮して決定する。
The magnification x that determines the current that flows through the
補助回路305の駆動TFTと画素回路の駆動TFTで特性が異なる場合、画素に書き込まれる電流は所望の値と異なる。
When the driving TFT of the
そこで、選択期間の前半に補助回路を接続し、データラインにx*iの電流を流して高速に駆動しつつ、画素には間接的に電流iに近い電流を流す。その後半では補助回路をデータラインから切り離し、データラインに所望の電流iを流して、画素に直接電流iを書き込むというように2段階で制御してもよい。 Therefore, an auxiliary circuit is connected in the first half of the selection period, and the current of x * i is supplied to the data line to drive at high speed, while a current close to the current i is supplied to the pixel indirectly. In the second half, the auxiliary circuit may be disconnected from the data line, a desired current i may be supplied to the data line, and the current i may be directly written to the pixel.
この場合、データドライバ102内の出力回路にはx*iの電流と、iの電流を切り替えるため、図16の回路をもう1つ用意するか、レベルシフタ1603に2値の電圧レベルを設け、切り替えてもよい。また、オン電流i、倍率xはRGBそれぞれで異なる値としてもよい。
In this case, in order to switch the current of x * i and the current of i in the output circuit in the
また、補助回路305は、図18に示されるように、データライン107に複数設けておいてもよい。図18(a)は電流供給力の等しい複数の補助回路をデータラインに接続可能な例で、補助回路イネーブルラインSUBA、SUBB、SUBCをアクティブにして、データラインに接続すべき補助回路を選択可能としている。
Further, a plurality of
図18(b)は電流供給力の異なる複数の補助回路をデータラインに接続可能な例で、例えば電流供給力を2のべき乗に異なる補助回路を4つ接続可能とした場合、補助回路イネーブルラインSUB0、SUB1、SUB2をアクティブにして、合計16通りの電流供給力が生成できるため、電流供給力の調整が可能となる。 FIG. 18B shows an example in which a plurality of auxiliary circuits having different current supply capabilities can be connected to the data line. For example, when four auxiliary circuits having different current supply capabilities to the power of 2 can be connected, the auxiliary circuit enable line Since SUB0, SUB1, and SUB2 are activated and a total of 16 current supply capacities can be generated, the current supply capacities can be adjusted.
<ゲートドライバ>
次に、図4を用いてゲートドライバ103の内部構成を説明する。ゲートドライバ103は、シフトレジスタ401、イネーブル回路402、レベルシフタ403、バッファ404で構成される。V1〜Vnはシフトレジスタ401の出力、E1〜3はイネーブル制御ラインである。
<Gate driver>
Next, the internal configuration of the
イネーブル回路402の1入力はシフトレジスタの出力Vi(iは自然数)がそれぞれ入力され、他の1入力には3本のイネーブル制御線E1〜E3のいずれかが接続されている。つまり、図4に示すように、シフトレジスタの出力V1、V4、・・・、V3*i−2に接続されるイネーブル回路402にはイネーブル制御線E1が、V2、V5、・・・、V3*i−1に接続されるイネーブル回路にはイネーブル制御線E2が、V3、V6、・・・、V3*iに接続されるイネーブル回路にはイネーブル制御線E3が接続されている。
The shift circuit output Vi (i is a natural number) is input to one input of the enable
シフトレジスタ401は、入力パルスをクロックによってシフトし、出力Viにシフトパルスを出力する。シフトレジスタ401から出力されたシフトパルスは、イネーブル制御ラインE1〜E3のいずれかで制御されるイネーブル回路402によって選択的に有効化され、レベルシフタ403へ反映する。
The
レベルシフタ403は、シフトレジスタ401の信号レベルを、ゲート信号線を駆動可能な信号レベルに変換する。バッファ404はレベルシフタ403の信号レベルをバッファして第1、第2選択ライン108、109に互いに逆極性で出力することで選択ラインを所定の電位に駆動する。
The
図4では、イネーブル制御線はE1〜E3の3本としたが、それに限定されることはなく、4本以上でもよい。 In FIG. 4, three enable control lines E1 to E3 are used. However, the number of enable control lines is not limited thereto, and may be four or more.
<駆動方法>
以上に説明したデータドライバ102、ゲートドライバ103、補助回路110を用いてデジタル駆動を行うための駆動方法について説明する。
<Driving method>
A driving method for performing digital driving using the
図5は、アクティブマトリクス型ディスプレイにおけるデジタル駆動の駆動シーケンスを、横軸を時間、縦軸を書き込みを行うラインとして示している。図5は説明を簡単にするため、4ビット16階調のデジタル駆動の例である。 FIG. 5 shows a driving sequence of digital driving in an active matrix display, with the horizontal axis representing time and the vertical axis representing writing lines. FIG. 5 shows an example of digital driving with 4 bits and 16 gradations for the sake of simplicity.
デジタル駆動では1フレーム期間を複数のサブフレームSF0〜SFnに分割し、各サブフレーム期間はビットデータに相当する重み付けされた表示期間が割り当てられている。図5に示すT0〜T3は各サブフレーム期間を示し、それぞれがビットデータD0〜D3に対応している。D0〜D3のビットが“1”の時、それに対応するサブフレームSF0〜SF3がT0〜T3の期間点灯し、ビットが“0”の時、それに対応するサブフレームSF0〜SF3がT0〜T3の期間消灯する。 In digital driving, one frame period is divided into a plurality of subframes SF0 to SFn, and a weighted display period corresponding to bit data is assigned to each subframe period. T0 to T3 shown in FIG. 5 indicate each subframe period, and each corresponds to bit data D0 to D3. When the bits D0 to D3 are “1”, the corresponding subframes SF0 to SF3 are lit during the period T0 to T3. When the bits are “0”, the corresponding subframes SF0 to SF3 are T0 to T3. Turns off during the period.
点灯及び消灯期間は、概ねT0:T1:T2:T3=1:2:4:8となるように制御する。このように制御することで4ビット16階調表示が可能となる。さらに6ビットや8ビットといった多階調化を実現する場合も同様な考え方が適用できることは言うまでもない。
The lighting and extinguishing periods are controlled to be approximately T0: T1: T2: T3 = 1: 2: 4: 8. By controlling in this way, 4-
図6は、図5のX−X’期間のタイミングチャートである。説明を簡単にするため、10ラインの表示を考える。 FIG. 6 is a timing chart for the period X-X ′ in FIG. 5. To simplify the description, consider a 10-line display.
601はゲートドライバ103のシフトレジスタに入力する入力パルス、602はシフトレジスタのデータをシフトするTv周期のクロックである。603は初段のシフトレジスタの出力V1で、このパルスがシフトクロック602によって各シフトレジスタに順次シフトされ、各出力Vi(iは1〜10)にパルスを出力する。
入力パルス601は、パルス幅をP0=2*Tv、P1=5*Tv、P2=8*Tv、P3=16*Tvとあらかじめ決めて入力している。
The
X−X’期間に着目すると、この期間、シフトレジスタ出力V2、V7、V9が“High”となっているが、図4のゲートドライバの構成で示したように、V2はE2、V7はE1、V9はE3のイネーブル制御ラインでイネーブルされるため、第2ライン、第7ライン、第9ラインの選択ラインは時分割で選択することができる。 Focusing on the XX ′ period, the shift register outputs V2, V7, and V9 are “High” during this period. As shown in the configuration of the gate driver in FIG. 4, V2 is E2, and V7 is E1. , V9 is enabled by the E3 enable control line, so that the selection lines of the second line, the seventh line, and the ninth line can be selected in a time division manner.
<時分割選択>
図7は、図6のX−X’期間に、第2、第7、第9ラインを時分割で選択する際のタイミングチャートである。
<Time division selection>
FIG. 7 is a timing chart when the second, seventh, and ninth lines are selected in a time division manner in the period XX ′ in FIG.
701は、第2、第7、第9段のシフトレジスタ出力V2、V7、V9の出力パルスである。702は、第3、第8、第10段のシフトレジスタ出力V3、V8、V10の出力パルスである。703、704、705はそれぞれE1、E2、E3のイネーブルパルス、706はデータドライバ102のシフトレジスタ301に入力するデータ転送開始パルス、707は第1ラッチ302のデータ、708は第1ラッチ302のデータを第2ラッチ303へ転送する転送パルス、709は第2ラッチ304のデータである。
データドライバ102の初段のシフトレジスタに入力されるデータ転送開始パルス706は、シフトレジスタ301によりパルスが順次転送され、第1ラッチに1ライン分のデータを取り込む。1ライン分のデータが第1ラッチに取り込まれた後、データ転送パルス708がデータ転送制御ライン312に入力され、1ライン分の第1ラッチデータが第2ラッチに一括転送される。
The data transfer start
オン電流生成TFT1602のVth補正を行う場合、データ転送パルス708を出力制御ライン1610に入力し、この”High”期間にVth補正を行えばよい。
When Vth correction of the on-
第2ラッチデータ304の値は出力回路305によりデータライン107に出力され、画素にオン電流、オフ電圧として書き込まれるが、書き込まれる情報は第2ラッチデータで決まるため、ここではデータライン107上の信号は示していない。
The value of the
X−X’期間の3分割された最初の期間で、E1が“Low”、E2が“High”、E3が“Low”であるため、V2のパルスがイネーブル回路により有効となり、第2ラインの選択ラインがアクティブになる。このタイミングで第2ラッチ303のデータが第2ラインのビット2データであるため、第2ラインの画素にはこのデータが書き込まれ、サブフレームSF1の表示が終了し、サブフレームSF2の表示を開始する。
Since E1 is “Low”, E2 is “High”, and E3 is “Low” in the first divided period of the XX ′ period, the pulse of V2 is enabled by the enable circuit, and the second line The selected line becomes active. At this timing, the data of the
第2番目の区間では、E1が“Low”、E2が“Low”、E3が“High”であるため、V9のパルスがイネーブル回路により有効となり、第9ラインの選択ラインがアクティブになる。このタイミングで第2ラッチ303のデータが第9ラインのビット0データであるため、第9ラインの画素にはこのデータが書き込まれ、サブフレームSF3の表示が終了し、サブフレームSF0の表示を開始する。
In the second interval, since E1 is “Low”, E2 is “Low”, and E3 is “High”, the pulse of V9 is enabled by the enable circuit, and the selection line of the ninth line becomes active. At this timing, the data of the
最後の区間では、E1が“High”、E2が“Low”、E3が“Low”であるため、V7のパルスがイネーブル回路により有効となり、第7ラインのゲート線がアクティブになる。このタイミングで第2データラッチ303のデータが第7ラインのビット1データであるため、第7ラインの画素にはこのデータが書き込まれ、サブフレームSF0の表示が終了し、サブフレームSF1の表示を開始する。
In the last section, since E1 is “High”, E2 is “Low”, and E3 is “Low”, the pulse of V7 is enabled by the enable circuit, and the gate line of the seventh line becomes active. At this timing, the data of the
図8は、図6のY−Y’期間の時分割選択タイミングチャートで、801はV1、V9の出力パルス、802はV2、V10の出力パルス、803、804、805はそれぞれE1、E2、E3のイネーブル信号、807は第1ラッチ302、809は第2ラッチ303のデータである。
FIG. 8 is a time division selection timing chart in the YY ′ period of FIG. 6, 801 is the output pulse of V1, V9, 802 is the output pulse of V2, V10, and 803, 804, 805 are E1, E2, E3, respectively. , 807 is data of the
Y−Y’期間の3分割された最初の区間では、E1が“Low”、E2が“Low”、E3が“High”であるため、V9のパルスがイネーブル回路により有効となり、第9ラインの選択ラインがアクティブになる。このタイミングで第2ラッチ303のデータが第9ラインのビット2データであるため、第9ラインの画素にはこのデータが書き込まれ、サブフレームSF1の表示が終了し、サブフレームSF2の表示を開始する。
In the first section of the YY ′ period divided into three, since E1 is “Low”, E2 is “Low”, and E3 is “High”, the V9 pulse is enabled by the enable circuit, and the ninth line The selected line becomes active. At this timing, the data of the
次の区間では、E1が“High”、E2が“Low”、E3が“Low”であるため、V1のパルスがイネーブル回路により有効となり、第1ラインの選択ラインがアクティブになる。このタイミングで第2ラッチ303のデータが第1ラインのビット3データであるため、第1ラインの画素にはこのデータが書き込まれ、サブフレームSF2の表示が終了し、サブフレームSF3の表示を開始する。
In the next section, since E1 is “High”, E2 is “Low”, and E3 is “Low”, the pulse of V1 is enabled by the enable circuit, and the selection line of the first line becomes active. At this timing, the data of the
最後の区間では、E1〜E3いずれも“High”でないため、どの選択ラインもアクティブにならない。 In the last section, since none of E1 to E3 is “High”, no selected line becomes active.
このように駆動することで、図6に示すように、1フレームをサブフレームSF0〜SF3に分割し、全ライン数が10ラインという少ない例ではあるが、矛盾無く各画素に時分割でビットデータを書き込むことができる。 By driving in this way, as shown in FIG. 6, one frame is divided into sub-frames SF0 to SF3, and the total number of lines is a small example of 10 lines. Can be written.
図9には、各サブフレームSF0〜SF3の時分割選択順序、パルス間隔P0〜P3、サブフレーム期間(現サブフレーム開始から次のサブフレームの開始までの期間)、SF0のサブフレーム期間T0に対するT1〜T3の比率がテーブルに示されている。 FIG. 9 shows the time division selection order of each subframe SF0 to SF3, the pulse intervals P0 to P3, the subframe period (the period from the start of the current subframe to the start of the next subframe), and the subframe period T0 of SF0. The ratio of T1 to T3 is shown in the table.
図10に図9のサブフレーム期間で階調を生成した場合の入出力階調特性が示されている。図9のテーブルに従えば、増加する入力階調に対し、階調レベルが反転することなく生成可能であることが理解される。 FIG. 10 shows input / output gradation characteristics when gradation is generated in the subframe period of FIG. According to the table of FIG. 9, it can be understood that the gradation level can be generated without inversion for the increasing input gradation.
<データ処理>
図11は、図7、8で示したタイミングで第2ラッチにデータを保持するため、フレームメモリ121を用いてデータ制御回路106が処理するデータ処理タイミングを示す。
<Data processing>
FIG. 11 shows the data processing timing processed by the
1101は入力バス111より入力される入力データ、1102は制御回路106により生成され、フレームメモリ121に書き込むデータ、1103はフレームメモリ121から読み出すデータである。
1101 is input data input from the
入力バス111より入力される映像データはフルカラーディスプレイの場合、RGBの3チャンネル存在するが、RGBいずれも同じ操作であるため、図11ではそのうちの1つのみ示してある。
In the case of a full-color display, the video data input from the
a:bと表記したビットデータは、1ラインのデータのうち、第a番目の第bビット目のビットデータを意味し、1:0であれば、第1番目データのビット0であり、320:3であれば、第320番目データのビット3データである。
The bit data expressed as a: b means bit data of the a-th and b-th bits in one line of data. If 1: 0, it is
図11には、1ラインが320画素のラインデータが320クロックで入力される例が示されており、入力されるデータ1101のうち、連続する4ビットの4画素データ毎に、連続する4画素のビット0データ、ビット1データ、ビット2データ、ビット3データにデータの並べ替えを行い、データ1102を生成する。
FIG. 11 shows an example in which line data of 320 pixels per line is input at 320 clocks, and among the
並べ替えられたビットデータ1102はフレームメモリ121に320クロックで書き込まれる。
The rearranged
読み出し時には、例えばX−X’期間の場合、第2ラインのビット2、第9ラインのビット0、第7ラインのビット1の順にデータを供給する必要がある。図11では、80クロックで第2ラインのビット2データから320画素分読み出し、次の80クロックで第9ラインのビット0データ、次の80クロックで第7ラインのビット1を読み出している。
At the time of reading, for example, in the X-X ′ period, it is necessary to supply data in the order of
このようにフレームメモリ121からデータを読み出すことで、時分割選択時に必要なデータを供給できる。
By reading data from the
<多階調化駆動方法>
以上、例として4ビット16階調表示例を示したが、実際、携帯情報端末等で用いられているディスプレイでは6〜8ビット、すなわち64〜256階調表示が求められている。このような多階調表示時でも前述の駆動方法を適用できる。
<Multi-gradation drive method>
As described above, a 4-bit 16-gradation display example has been shown as an example. However, a display used in a portable information terminal or the like actually requires 6-8 bits, that is, 64-256 gradation display. The above driving method can be applied even in such multi-gradation display.
ただし、時分割選択がゲートドライバ103の構成では、最大3ラインに限られる。このような構成であっても、8ビット、256階調表示を可能とするデジタル駆動方法について説明する。
However, the time division selection is limited to a maximum of 3 lines in the configuration of the
8ビット256階調表示では、T0:T1・・・:T7=1:2・・・:128として設定され、発光期間の短いサブフレームから発光期間の長いサブフレームまで必要となる。短いサブフレームはパルス間隔が密になり、時分割でゲート線を選択するにはより多くのイネーブル制御ラインを必要とする。また、長いサブフレームは点灯期間が低周波となるため、フリッカの要因となりやすい。
In 8-
そこで、パルス間隔P0〜P7、時分割選択順序を図12のように設定した。ここでSF7−1、SF7−2は3本のイネーブル制御ラインでデジタル駆動するためにSF7のパルス区間を例えば均等に分割したそれぞれのパルス間隔P7−1、P7−2である。 Therefore, the pulse intervals P0 to P7 and the time division selection order are set as shown in FIG. Here, SF7-1 and SF7-2 are pulse intervals P7-1 and P7-2 obtained by dividing the pulse section of SF7 equally, for example, in order to digitally drive with three enable control lines.
2つのP7のパルス間隔はビットデータ7に対応しているため、P7−1とP7−2のデータは一致している。
Since the two P7 pulse intervals correspond to the
図13には、横軸を時間、縦軸を選択ラインとし、サブフレームSF7を2つに分割した8ビット256階調駆動シーケンスが示されている。
FIG. 13 shows an 8-
例えば、240ラインあるパネルを考えると、サブフレームSF0のデータを書き込んでいる選択ラインが第100ラインである図14のX−X’期間において、図12より、サブフレームSF1の選択ラインは第96ライン、サブフレームSF7−1の選択ラインは89ラインにあり、それ以降は画面内に存在していないことになる。 For example, when a panel having 240 lines is considered, in the period XX ′ of FIG. 14 in which the selection line in which data of the subframe SF0 is written is the 100th line, the selection line of the subframe SF1 is the 96th line from FIG. The selection lines of the line and subframe SF7-1 are at 89 lines, and the subsequent lines do not exist in the screen.
図14は、X−X’期間の時分割タイミングチャートであり、1401はシフトレジスタ出力V89、V96、V100の出力パルス、1402はシフトレジスタ出力V90、V97、V101の出力パルス、1403、1404、1405はそれぞれイネーブル制御ラインE1、E2、E3のイネーブルパルス、1406はデータドライバ102のシフトレジスタの初段に入力するデータ転送開始パルス、1407は第1ラッチ302のデータ、1408は第1ラッチ302のデータを第2ラッチ303に転送するパルス、1409は第2ラッチ303のデータである。
FIG. 14 is a time-division timing chart of the XX ′ period, 1401 is an output pulse of shift register outputs V89, V96, and V100, 1402 is an output pulse of shift register outputs V90, V97, and V101, 1403, 1404, and 1405. Are the enable pulses of the enable control lines E1, E2, and E3, 1406 is the data transfer start pulse input to the first stage of the shift register of the
シフトレジスタの出力パルスV89、V96、V100の“High”期間を3分割した最初の期間で、E1が“Low”、E2が“Low”、E3が“High”であるため、E3に接続されているイネーブル回路により、V96の信号が有効化され、第96ラインの選択ラインがアクティブになる。そのタイミングで第2ラッチ303にはライン96のビット1データが保持されているため、第96ラインの画素にそのデータが書き込まれ、T1の期間その表示を行う。
In the first period obtained by dividing the “High” period of the output pulses V89, V96, and V100 of the shift register into three, since E1 is “Low”, E2 is “Low”, and E3 is “High”, they are connected to E3. The enable circuit enables the V96 signal and activates the 96th selected line. At that timing, since the
2番目の期間では、E1が“High”、E2が“Low”、E3が“Low”であるため、E1に接続されているイネーブル回路により、V100の信号が有効化され、第100ラインの選択ラインがアクティブになる。そのタイミングで第2ラッチ303にはライン100のビット0データが格納されているため、第100ラインの画素にそのデータが書き込まれ、T0の期間その表示を行う。
In the second period, since E1 is “High”, E2 is “Low”, and E3 is “Low”, the enable circuit connected to E1 enables the signal of V100 to select the 100th line. The line becomes active. At that timing, since the
最後期間では、E1が“Low”、E2が“High”、E3が“Low”であるため、E2に接続されているイネーブル回路により、V89の信号が有効化され、第89ラインの選択ラインがアクティブになる。そのタイミングで第2ラッチ303にはライン89のビット7データが格納されているため、第89ラインの画素にそのデータが書き込まれ、T7−1の期間その表示を行う。
In the last period, since E1 is “Low”, E2 is “High”, and E3 is “Low”, the enable circuit connected to E2 enables the signal of V89, and the selected line of the 89th line is Become active. At that timing, since the
図12のサブフレーム期間T0〜T7で256階調表示を行うと、図15のような入力階調と出力階調の特性が得られる。 When 256 gradation display is performed in the subframe periods T0 to T7 in FIG. 12, the characteristics of the input gradation and the output gradation as shown in FIG. 15 are obtained.
このように、サブフレーム間隔が密な部分に、サブフレーム間隔の大きなサブフレームの一部を挿入することで、3本のイネーブル制御ラインで多階調化できる。 In this manner, by inserting a part of a subframe with a large subframe interval into a portion where the subframe interval is close, multiple gradations can be achieved with three enable control lines.
(2)第2実施形態
<画素回路構成>
図20は、従来に用いられている画素回路で、図20において、ダイオードスイッチTFT203、点灯制御TFT204を略し、駆動TFT202のドレイン端子を有機EL素子201のアノードに接続した構成である。
(2) Second Embodiment <Pixel Circuit Configuration>
FIG. 20 shows a pixel circuit that has been used in the related art. In FIG. 20, the
図20の画素回路は、トランジスタ数が少ない構成であるため、回路面積を比較的消費しない。したがって、開口率を向上でき、さらに高精細なパネルを構成できる利点がある。 Since the pixel circuit in FIG. 20 has a configuration with a small number of transistors, the circuit area is not relatively consumed. Therefore, there is an advantage that the aperture ratio can be improved and a higher definition panel can be configured.
<画素駆動方法>
画素回路は、データドライバ102、ゲートドライバ103、補助回路305を用いて以下のように駆動される。
<Pixel driving method>
The pixel circuit is driven as follows using the
データドライバ102の出力回路304がデータライン107にオン電流を供給し、選択ライン108と補助回路イネーブルライン313をアクティブとすると、補助回路305がデータライン107に接続され、データライン107のオン電流が補助回路305に流される。
When the
補助回路305の駆動TFTが画素回路の駆動TFTに対し、xを正の実数として、x倍の電流供給力を有するものとすると、データライン107にx*iの電流を流した際、画素回路には電流は流れず、補助回路にx*iの電流が流れる。
Assuming that the driving TFT of the
データライン107には補助回路の駆動TFTがx*iを流す電位が生成され、その電位が画素回路に書き込まれる。
In the
画素回路の駆動TFTは補助回路の駆動TFTに対し、x分の1の電流供給力であるので、書き込み電位に対し、電流iを生成する。 Since the driving TFT of the pixel circuit has a current supply capacity of 1 / x that of the driving TFT of the auxiliary circuit, the current i is generated for the writing potential.
選択ライン108を非アクティブとすると、前記電位は次にアクセスされるまで保持容量206に保持され、有機EL素子201を電流iで駆動し続ける。
When the
ただし、画素内の駆動TFTと補助回路の駆動TFTの特性に差があると、データライン上の電流に対し、均一にx分の1の電流が有機EL素子に流れない。 However, if there is a difference in characteristics between the driving TFT in the pixel and the driving TFT in the auxiliary circuit, a current that is 1 / x of the current on the data line does not flow uniformly to the organic EL element.
そこで、補助回路を複数設けた図18の構成を用いて、補正することが可能である。例えば、図18(a)を用いて特性の近いいずれか一つの補助回路を選択する方法、もしくは各ラインで、データラインに接続する補助回路を変更するなどの方法が考えられる。 Therefore, correction can be performed using the configuration of FIG. 18 provided with a plurality of auxiliary circuits. For example, a method of selecting any one auxiliary circuit having similar characteristics using FIG. 18A or a method of changing the auxiliary circuit connected to the data line in each line is conceivable.
図18(b)を用いれば、いくつかの補助回路を組み合わせて特性を補正することができ、また各ラインで組み合わせを変更するなどの方法が適用できる。 If FIG. 18B is used, characteristics can be corrected by combining several auxiliary circuits, and a method of changing the combination in each line can be applied.
(3)第3実施形態
<全体構成>
図19には第3実施形態の全体構成が示されている。
(3) Third embodiment <Overall configuration>
FIG. 19 shows the overall configuration of the third embodiment.
有機ELディスプレイ2は、図1の有機ELディスプレイ1において、データライン107に接続され、所定のプリチャージ電位を供給するプリチャージ回路104、プリチャージイネーブルライン115が付加されて構成される。
The
プリチャージ回路104を設けた場合、データドライバ102の出力回路304はオフ電位を供給する必要がないため、図16の出力回路構成において、オフ電位スイッチTFT1601は略すことができる。
When the
<駆動方法>
プリチャージ回路104を用いてデジタル駆動を行う方法について以下説明する。
<Driving method>
A method for performing digital driving using the
図21は図6のX−X’期間の時分割選択タイミングチャートで、710はプリチャージイネーブルライン115に供給されるプリチャージパルス、711はデータライン107上のデータ信号である。
FIG. 21 is a time division selection timing chart of the X-X ′ period of FIG. 6, 710 is a precharge pulse supplied to the precharge enable
図21において、各3分割された選択期間の前半で、プリチャージイネーブルラインがアクティブであることから、データライン107にはまずプリチャージ電位が供給されている。
In FIG. 21, since the precharge enable line is active in the first half of each of the three divided selection periods, the
図2の画素回路において、第1、第2選択ライン108、109がアクティブになると、まず、画素内に前記プリチャージ電位が書き込まれる。このプリチャージ電位は駆動TFT202をオフするレベル、すなわちオフ電位である。
In the pixel circuit of FIG. 2, when the first and
次に、補助回路110がデータライン107に接続され、データドライバ102の出力回路304がオン電流を供給すれば、その後、データライン107にデータ電流が供給され、補助回路の駆動TFTと画素内の駆動TFTの電流供給力に応じたデータ電流が画素回路に書き込まれる。
Next, if the
オフ電位スイッチ1601が略された、データドライバ102の出力回路304の出力がハイインピーダンスとなると、データライン107にはプリチャージ回路104に供給されたオフ電位がそのまま維持されるため、画素内にはオフ電位が保持される。
When the output of the
以降の駆動方法は第1実施形態と同じで、同様な電流駆動型デジタル駆動を行うことができる。 The subsequent driving method is the same as that of the first embodiment, and the same current-driven digital driving can be performed.
101 アクティブマトリクス型表示アレイ、102 データドライバ、103 ゲートドライバ、104 プリチャージ回路、105 表示デバイス、106 制御回路、107 データライン、108 第1選択ライン、109 第2選択ライン、110 補助回路、111 入力バス、112 データ制御バス、113 ゲート制御バス、114 メモリバス、121 フレームメモリ、201 有機EL素子、202 駆動TFT、203 ダイオードスイッチTFT、204 点灯制御TFT、205 ゲートTFT、206 保持容量、211 電流供給ライン、212 固定電位ライン、301 シフトレジスタ、302 第1ラッチ回路、303 第2ラッチ回路、304 出力回路、305 補助回路、311 データバス、312 データ転送制御ライン、313,314 補助回路イネーブルライン、401 シフトレジスタ、402 イネーブル回路、403 レベルシフタ、404 バッファ回路、1600 入力部、1601 オフ電位スイッチTFT、1602 オン電流生成TFT、1603 レベルシフタ、1604,1605 リセットTFT、1606,1607 スイッチTFT、1608 リセット容量、1610 出力制御ライン。
101 active matrix display array, 102 data driver, 103 gate driver, 104 precharge circuit, 105 display device, 106 control circuit, 107 data line, 108 first selection line, 109 second selection line, 110 auxiliary circuit, 111 input Bus, 112 Data control bus, 113 Gate control bus, 114 Memory bus, 121 Frame memory, 201 Organic EL element, 202 Drive TFT, 203 Diode switch TFT, 204 Lighting control TFT, 205 Gate TFT, 206 Retention capacitance, 211
Claims (12)
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータラインと、
前記データラインへの前記データ信号の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給する選択ラインと、
前記選択ラインに選択信号を供給するゲートドライバと、
を有し、
前記データ信号は、オン電流を供給するか否かで、「1」、「0」を表すデジタル信号であることを特徴とする表示装置。 An active matrix display array in which a pixel-type light-emitting element driven by current and a plurality of thin-film transistors that control the diode-type light-emitting element are used as one pixel circuit, and the pixel circuits are arranged in a matrix;
A data line provided corresponding to each column of the matrix and supplying a data signal to the pixel circuit of the corresponding column;
A data driver for controlling the supply of the data signal to the data line;
A selection line provided corresponding to each row of the matrix and supplying a selection signal to the pixel circuit of the corresponding row;
A gate driver for supplying a selection signal to the selection line;
Have
The display device according to claim 1, wherein the data signal is a digital signal representing “1” or “0” depending on whether an on-current is supplied.
前記データドライバは、オン電流を供給しない場合には、所定のオフ電位をデータラインに供給することを特徴とする表示装置。 The display device according to claim 1,
The data driver supplies a predetermined off potential to the data line when the on current is not supplied.
前記データラインに対し、データ信号の供給に先立って所定のプリチャージ電圧を供給するプリチャージ回路を有し、このプリチャージ回路が所定のオフ電位をデータラインに供給することを特徴とする表示装置。 The display device according to claim 1,
A display device comprising: a precharge circuit that supplies a predetermined precharge voltage to the data line prior to supplying a data signal, and the precharge circuit supplies a predetermined off-potential to the data line. .
前記データドライバは、1フレームにおける画素毎の表示データに基づいて、各画素についての1フレーム内の複数のサブフレームにおける前記データ信号の「1」、「0」を決定し、サブフレーム毎に前記データ信号をデータラインに供給することを特徴とする表示装置。 The display device according to any one of claims 1 to 3,
The data driver determines “1” and “0” of the data signal in a plurality of subframes in one frame for each pixel based on display data for each pixel in one frame, and A display device that supplies a data signal to a data line.
前記データドライバは、1つのデータラインに対し、異なる行であって、異なるサブフィールドの画素についてのデータ信号を順次供給し、
前記ゲートドライバは、データラインに供給されるデータ信号を供給すべき行の選択ラインをデータ信号の供給に同期して順次選択することを特徴とする表示装置。 The display device according to claim 4,
The data driver sequentially supplies data signals for pixels in different subfields in different rows to one data line;
The display device according to claim 1, wherein the gate driver sequentially selects a selection line of a row to which a data signal supplied to the data line is supplied in synchronization with the supply of the data signal.
さらに、
前記データラインに接続される補助回路を有し、
前記補助回路は前記データラインに供給された前記データドライバからのデータ信号の前記オン電流の一部を流すことが可能であることを特徴とする表示装置。 In the display device according to any one of claims 1 to 5,
further,
An auxiliary circuit connected to the data line;
The display device according to claim 1, wherein the auxiliary circuit is capable of passing a part of the on-current of the data signal from the data driver supplied to the data line.
前記補助回路は、データラインに供給されるオン電流の一部を流すトランジスタと、その状態におけるトランジスタのゲート電圧を保持するコンデンサを有し、
前記画素回路は、この補助回路のコンデンサに保持された電圧に応じて前記ダイオード型発光素子を電流駆動することを特徴とする表示装置。 The display device according to claim 6,
The auxiliary circuit includes a transistor that passes a part of the on-current supplied to the data line, and a capacitor that holds the gate voltage of the transistor in that state.
The display device, wherein the pixel circuit current-drives the diode-type light emitting element in accordance with a voltage held in a capacitor of the auxiliary circuit.
前記補助回路は、電流供給力が画素回路と比較して大きいことを特徴とする表示装置。 The display device according to claim 6,
The display device according to claim 1, wherein the auxiliary circuit has a larger current supply capability than the pixel circuit.
前記補助回路は、1つのデータラインに対し異なる電流供給力を有する複数の補助回路から構成されることを特徴とする表示装置。 The display device according to any one of claims 6 to 8,
The display device according to claim 1, wherein the auxiliary circuit includes a plurality of auxiliary circuits having different current supply capabilities for one data line.
前記補助回路は、スイッチを介しデータラインに接続され、1水平期間に少なくとも1回、前記データラインに接続されることを特徴とする表示装置。 In the display device according to any one of claims 6 to 9,
The auxiliary circuit is connected to the data line through a switch, and is connected to the data line at least once in one horizontal period.
前記データドライバは同じデータ電圧に対し、複数のデータ電流を前記データラインに供給することが可能であり、1水平期間中に前記複数のデータ電流を切り替えることを特徴とする表示装置。 In the display device according to any one of claims 6 to 10,
The display device, wherein the data driver can supply a plurality of data currents to the data line for the same data voltage, and switches the plurality of data currents during one horizontal period.
前記複数のデータ電流は、前記データラインに、1水平期間の前半に画素に書き込むデータ電流より大きい電流として供給されることを特徴とする表示装置。 The display device according to claim 11,
The display device according to claim 1, wherein the plurality of data currents are supplied to the data lines as currents larger than data currents written to the pixels in the first half of one horizontal period.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234902A JP4958392B2 (en) | 2004-08-11 | 2004-08-11 | Display device |
US11/572,919 US8416161B2 (en) | 2004-08-11 | 2005-07-29 | Emissive display device driven in subfield mode and having precharge circuit |
PCT/US2005/027874 WO2006020511A1 (en) | 2004-08-11 | 2005-07-29 | Emissive dislay device driven in subfield mode and having precharge circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234902A JP4958392B2 (en) | 2004-08-11 | 2004-08-11 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006053348A true JP2006053348A (en) | 2006-02-23 |
JP4958392B2 JP4958392B2 (en) | 2012-06-20 |
Family
ID=35517136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004234902A Active JP4958392B2 (en) | 2004-08-11 | 2004-08-11 | Display device |
Country Status (3)
Country | Link |
---|---|
US (1) | US8416161B2 (en) |
JP (1) | JP4958392B2 (en) |
WO (1) | WO2006020511A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008122517A (en) * | 2006-11-09 | 2008-05-29 | Eastman Kodak Co | Data driver and display device |
JP2008197278A (en) * | 2007-02-09 | 2008-08-28 | Eastman Kodak Co | Active matrix display device |
CN102568379A (en) * | 2010-12-24 | 2012-07-11 | 索尼公司 | Signal processing device and display apparatus |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5449641B2 (en) | 2006-04-17 | 2014-03-19 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display device |
TWI376662B (en) * | 2007-05-03 | 2012-11-11 | Novatek Microelectronics Corp | Apparatus for controlling the liquid crystal display |
JP4349434B2 (en) * | 2007-05-18 | 2009-10-21 | セイコーエプソン株式会社 | Electro-optical device, driving circuit thereof, driving method, and electronic apparatus |
JP5015714B2 (en) | 2007-10-10 | 2012-08-29 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Pixel circuit |
JP5184042B2 (en) | 2007-10-17 | 2013-04-17 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Pixel circuit |
US8264482B2 (en) | 2007-12-19 | 2012-09-11 | Global Oled Technology Llc | Interleaving drive circuit and electro-luminescent display system utilizing a multiplexer |
JP5399198B2 (en) | 2009-10-08 | 2014-01-29 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Pixel circuit and display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002221936A (en) * | 2000-10-24 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | Light emission device and its driving method |
JP2002351357A (en) * | 2001-03-22 | 2002-12-06 | Semiconductor Energy Lab Co Ltd | Light-emitting device, driving method for the same, and electronic instrument |
JP2003050564A (en) * | 2001-05-31 | 2003-02-21 | Sony Corp | Active matrix type display device and active matrix type organic electro-luminescence display device, and driving method therefor |
JP2003150109A (en) * | 2001-11-13 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Method for driving el display device and el display device and its manufacturing method, and information display device |
JP2004004787A (en) * | 2002-04-24 | 2004-01-08 | Seiko Epson Corp | Electronic device, electronic equipment, and driving method for electronic device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3862966B2 (en) * | 2001-03-30 | 2006-12-27 | 株式会社日立製作所 | Image display device |
KR100819138B1 (en) * | 2001-08-25 | 2008-04-21 | 엘지.필립스 엘시디 주식회사 | Apparatus and method driving of electro luminescence panel |
JP4046267B2 (en) * | 2002-03-26 | 2008-02-13 | 株式会社半導体エネルギー研究所 | Display device |
JP3637911B2 (en) * | 2002-04-24 | 2005-04-13 | セイコーエプソン株式会社 | Electronic device, electronic apparatus, and driving method of electronic device |
JP2004054238A (en) * | 2002-05-31 | 2004-02-19 | Seiko Epson Corp | Electronic circuit, optoelectronic device, driving method of the device and electronic equipment |
JP2005134462A (en) * | 2003-10-28 | 2005-05-26 | Seiko Epson Corp | Method for driving electro-optical device, electro-optical device and electronic apparatus |
-
2004
- 2004-08-11 JP JP2004234902A patent/JP4958392B2/en active Active
-
2005
- 2005-07-29 US US11/572,919 patent/US8416161B2/en active Active
- 2005-07-29 WO PCT/US2005/027874 patent/WO2006020511A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002221936A (en) * | 2000-10-24 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | Light emission device and its driving method |
JP2002351357A (en) * | 2001-03-22 | 2002-12-06 | Semiconductor Energy Lab Co Ltd | Light-emitting device, driving method for the same, and electronic instrument |
JP2003050564A (en) * | 2001-05-31 | 2003-02-21 | Sony Corp | Active matrix type display device and active matrix type organic electro-luminescence display device, and driving method therefor |
JP2003150109A (en) * | 2001-11-13 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Method for driving el display device and el display device and its manufacturing method, and information display device |
JP2004004787A (en) * | 2002-04-24 | 2004-01-08 | Seiko Epson Corp | Electronic device, electronic equipment, and driving method for electronic device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008122517A (en) * | 2006-11-09 | 2008-05-29 | Eastman Kodak Co | Data driver and display device |
JP2008197278A (en) * | 2007-02-09 | 2008-08-28 | Eastman Kodak Co | Active matrix display device |
CN102568379A (en) * | 2010-12-24 | 2012-07-11 | 索尼公司 | Signal processing device and display apparatus |
JP2012137513A (en) * | 2010-12-24 | 2012-07-19 | Sony Corp | Signal processing device and display device |
Also Published As
Publication number | Publication date |
---|---|
US20080001862A1 (en) | 2008-01-03 |
US8416161B2 (en) | 2013-04-09 |
WO2006020511A1 (en) | 2006-02-23 |
JP4958392B2 (en) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6675446B2 (en) | Display device | |
US7397447B2 (en) | Circuit in light emitting display | |
JP2005099712A (en) | Driving circuit of display device, and display device | |
JP4244617B2 (en) | Electro-optical device and driving method of electro-optical device | |
EP2272059B1 (en) | Display panel | |
JP2008122517A (en) | Data driver and display device | |
JP2005196116A (en) | Electroluminescence display device and drive method thereof | |
US8416161B2 (en) | Emissive display device driven in subfield mode and having precharge circuit | |
KR100656245B1 (en) | Current generation supply circuit and display device | |
JP2005331891A (en) | Display apparatus | |
JP2007148400A (en) | Driving method of display device | |
JP2005031643A (en) | Light emitting device and display device | |
US8810488B2 (en) | Display device and method for driving the same | |
JP4773777B2 (en) | Active matrix display device | |
JP4889205B2 (en) | Active matrix display device | |
JP2007086347A (en) | Display device | |
US20100103182A1 (en) | Active matrix display device | |
JP2005275276A (en) | Display device and display device control method | |
JP2008197279A (en) | Active matrix display device | |
JP2005010747A (en) | Display device | |
JP2005070227A (en) | Electro-optical device, method for driving the electro-optical device and electronic apparatus | |
JP2004163774A (en) | Display device and method for driving display device | |
JP4628688B2 (en) | Display device and drive circuit thereof | |
JP2007025544A (en) | Display device | |
JP2005128476A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100319 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100511 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4958392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |