JP2004004787A

JP2004004787A - Electronic device, electronic equipment, and driving method for electronic device

Info

Publication number: JP2004004787A
Application number: JP2003116224A
Authority: JP
Inventors: Yoichi Imamura; 今村　陽一
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-04-24
Filing date: 2003-04-21
Publication date: 2004-01-08
Anticipated expiration: 2023-04-21
Also published as: JP4707011B2

Abstract

<P>PROBLEM TO BE SOLVED: To improve image reproducibility in a low-luminance and low-gradation display area of a display device utilizing EL elements. <P>SOLUTION: An electronic device is provided with unit circuits (Pmn) provided with electronic elements, data lines (Ioutm) connected to the unit circuits (Pmn), a first output means (D/Aa) for outputting current or voltage corresponding to a data signal (Mdatam) supplied from the outside as a first output, a second output means (D/Ab) for outputting current or voltage corresponding to the magnitude of the first output as a second output, and selective supply means (Swa and Swb) which are so constituted that the first output from the first output means (D/Aa) and/or the second output from the second output means (D/Ab) is selected and supplied to the data lines (Ioutm). <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は有機エレクトロルミネセンス（以下、「ＥＬ」という。）等を利用する電気光学素子の駆動回路に関し、特に、低階調表示領域においても鮮明に正確な明るさで発光させるための駆動方法の改良に関する。
【０００２】
【従来の技術】
ＥＬ素子等の電気光学素子を駆動する方法として、クロストークが無く、低電力で駆動でき、電気光学素子の耐久性を向上させることが可能な、アクティブマトリックス駆動方式が利用されている。ＥＬ素子は、供給される電流の大きさに対応した輝度で発光するため、所望の明るさを得るためには正確な電流値をＥＬ素子に供給することが必要である。
【０００３】
図１３に、アクティブマトリックス駆動方式に基づく表示装置のブロック図を示す。図１３に示すように、当該表示装置では、画像を表示するための表示領域に走査線Ｖｓ１〜ＶｓＮ（Ｎは走査線最大数）およびデータ線Ｉｄａｔａ１〜ＩｄａｔａＭ（Ｍはデータ線最大数）が格子状に配置され、それぞれの線の交差部分にＥＬ素子を含む画素回路Ｐｍｎ（１≦ｍ≦Ｍ、１≦ｎ≦Ｎ）が配置されている。走査回路により、走査線Ｖｓｎが順番に選択され、Ｄ／Ａ変換器から、中間階調値に応じたデータ信号が各データ線Ｉｄａｔａｍに供給される。
【０００４】
【特許文献１】
国際公開ＷＯ９８／３６４０７号パンフレット
【０００５】
【発明が解決しようとする課題】
しかしながら、表示装置において、低階調のデータ信号を書き込みには時間にかかり、書き込み不足等の問題が生ずることがある。
【０００６】
特に、電流プログラム方式と呼ばれる、階調に応じた電流レベルを有するデータ信号を供給する方式では、上記の問題が顕著となる。まず、データ線に供給するプログラム電流の値は画素（ドット）で表示される階調に対応しているため、低階調の画像に対してはデータ線を流れる電流が極めて少なくなる。電流値が小さいとデータ線の寄生容量を充放電するために時間がかかるようになるため、画素回路に所定の電流値をプログラムするまでの時間が長くなって、所定の書き込み期間（一般には１水平走査期間）内に書き込みを完了することが難しくなる。この結果、ＥＬ素子の発光効率が上昇するに従い、プログラム電流は益々少なくなり、正確な電流値を画素回路にプログラムできなくなる場合が生じていた。
【０００７】
また、低階調表示領域における電流値は数１０ｎＡ以下とトランジスタのリーク電流に近い値となる。このため、リーク電流がプログラム電流に与える影響が無視できなくなってＳ／Ｎ比が低下し、表示装置の低階調表示領域における鮮明さが悪化していた。
【０００８】
さらにディスプレイの解像度が上がるほどに、データ線の数が多くなり、画素マトリックス基板と外付けのドライバ・コントローラとの接続本数の増大、接続ピッチの縮小のため、画素マトリックス基板と接続が難しくなり、表示装置の製造コストが上昇していた。
【０００９】
【課題を解決するための手段】
上記した課題を解決するために、本発明は、低階調表示領域においても鮮明に正確な明るさで画像表示でき、しかもコストアップを防止することが可能な電子装置、電子機器、および電子装置の駆動方法を提供することを目的とする。
【００１０】
本発明は、電子素子を備える単位回路と、単位回路に接続されたデータ線と、外部から供給されたデータ信号に対応した電流または電圧を第１の出力として出力するための第１出力手段と、前記第１の出力の大小あるいはレベルに対応した第２の出力を出力するための第２出力手段と、第１出力手段からの第１の電流または第２出力手段からの第２の出力の一方または双方を選択してデータ線に供給するための選択供給手段と、を備える電子装置である。
【００１１】
ここで、選択供給手段は、少なくとも一つのスイッチング素子を備えていてもよい。このスイッチング素子は、第１の出力または第２の出力の一方または双方の出力を禁止または許可するものである。スイッチング素子の他に、加算回路などによって所定の書き込み期間内に選択供給手段の出力能力を可変とする機能を実現可能な構成を備えていてもよい。
【００１２】
また、データ線は、当該データ線を流れる電流を受ける負荷手段を備えていてもよい。このとき、単位回路における定電流駆動能力と負荷手段における電流受容能力との比が、第１出力手段における電流供給能力と第２出力手段における電流供給能力との比と実質的に同等であるように設定することは好ましい。また、負荷手段は、第２出力手段から見てデータ線の末端に設けられていることは好ましい。単位回路を介して出力手段と負荷手段が対峙する構成である。さらに負荷手段は、選択供給手段が第２出力手段からの第２の電流を選択しデータ線に供給している場合に、当該データ線を流れる電流を受容するように構成されていることは好ましい。第２の電流が大電流である場合に単位回路に流れる以外の電流を受容する手段である。
【００１３】
また、選択供給手段は、電子素子に出力を供給すべき出力期間の少なくとも終わりの所定期間は第１出力手段からの第１の出力のみを選択してデータ線に供給するように構成してもよい。
【００１４】
また、選択供給手段は、電子素子に出力を供給すべき出力期間の少なくとも初めの所定期間は少なくとも第２出力手段からの第２の出力を選択してデータ線に供給するように構成してもよい。
【００１５】
ここで、第２出力手段は、第１の出力の有する出力値よりも大きな出力値を有する前記第２の出力を出力可能に構成されていることは好ましい。大きな電流で電流のプログラムを確実にでき、Ｓ／Ｎを向上させるために好ましい。
【００１６】
また、選択供給手段は、電子素子に出力を供給すべき出力期間の初めの所定期間は少なくとも第２出力手段からの第２の出力を選択してデータ線に供給し、当該出力期間の終わりの所定期間は少なくとも第１出力手段からの第１の出力を選択してデータ線に供給するように構成してもよい。
【００１７】
また、選択供給手段は、データ線のほぼ同一箇所において第１出力手段および第２出力手段からの出力を供給することが可能に構成されている。
【００１８】
また、第２出力手段は、外部から供給されたデータ信号に対応した電流または電圧を前記第２の出力として出力するように構成してもよい。このように構成すれば、第２の出力の出力値もデータに基づいて任意の値に設定できるようになる。
【００１９】
ここで、第１出力手段、第２出力手段、および選択供給手段からなる出力供給手段が一のデータ線に対して複数設けられ、一の出力供給手段がデータ信号に基づく電流値または電圧値を記憶している間に、他の少なくとも一の出力供給手段がデータ線に出力を供給するように構成してもよい。
【００２０】
このとき、各出力供給手段は、複数の水平走査期間中における前後する二つの水平走査期間をデータ線に対する出力供給のための期間とし、残りの水平走査期間を単位回路の制御のための期間としてもよい。
【００２１】
さらにこの構成において、所定数の単位回路が一組を構成しており、水平走査期間を所定数で分割したサブ期間のそれぞれにおいて、各電子装置が各々対応するデータ信号に基づく電流値または電圧値を記憶するように構成されていてもよい。
【００２２】
また、一対の単位回路が一のデータ線に接続されており、各単位回路には、各電子素子の出力を制御するための一対の制御線のいずれか一方が接続されており、各制御線には互いに近接もしくは隣接した逆位相部を有する制御信号が供給可能に構成されていてもよい。近接もしくは隣接した逆位相部を有する制御信号によってデータ線腺方向に隣接する電子素子が視覚的に差のでない短時間内で逆位相に駆動され、例えばパルス駆動の断続性を補償することが可能である。
【００２３】
ここで、例えば、制御線には、所定のデューティ比のパルスが連続的に出力可能に構成されている。デューティ比を変えることによって電子素子の駆動期間を変更することができる。
【００２４】
さらに一対の制御線は、隣接する単位回路毎に交差していてもよい。交差することによって、制御線方向に隣接する電子素子が視覚的に差のでない短時間内で逆位相に駆動され、例えばパルス駆動の断続性を補償することが可能である。
【００２５】
ここで、所定数の単位回路が一組を構成しており、一対の制御線は、隣接する組の単位回路毎に交差していてもよい。所定数の単位回路単位の補償をする趣旨であり、例えば単位回路を画素回路とし、複数の原色によるカラー表示を複数原色の画素回路を組みとするカラー画素単位で行う場合である。
【００２６】
ここで、本発明の電子素子は、電流駆動素子であってもよい。さらに、本発明の電子素子は、電気光学素子であってもよい。
【００２７】
ここで、「電気光学素子」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる素子一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子には、ＥＬ素子、液晶素子、電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子（ＦＥＤ）が含まれる。
【００２８】
ここで、上記電気光学素子は、電流駆動素子、例えばエレクトロルミネッセンス（ＥＬ）素子であることが好ましい。「エレクトロルミネッセンス素子」とは、その発光性物質が有機であるか無機であるか（Ｚｎ：Ｓなど）を問わず、電界の印加によって、陽極から注入された正孔と陰極から注入された電子とが再結合する際に再結合エネルギーにより発光性物質を発光させるエレクトロルミネッセンス現象を利用したもの一般をいう。またエレクトロルミネッセンス素子は、その電極で挟まれる層構造として、発光性物質からなる発光層の他、正孔輸送層および電子輸送層のいずれかまたは双方を備えていてもよい。具体的には、層構造として、陰極／発光層／陽極の他、陰極／発光層／正孔輸送層／陽極、陰極／電子輸送層／発光層／陽極、または陰極／電子輸送層／発光層／正孔輸送層／陽極などの層構造を適用可能である。
【００２９】
また本発明は、本発明の電子装置を備えた電子機器でもある。ここで「電子機器」には限定が無いが、例えば、テレビ受像機、カーナビゲーション装置、ＰＯＳ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、電子案内板、輸送車両等のインフォメーションパネル、ゲーム装置、工作機械の操作盤、電子ブック、およびデジタルカメラや携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、携帯電話、ビデオカメラ等の携帯機器等をいう。
【００３０】
本発明は、電子素子を備えた単位回路に出力を供給するための電子装置の駆動方法において、外部から供給されたデータ信号に対応した電流または電圧を第１の出力として出力するステップと、第１の出力の大小に対応した第２の出力を出力するステップと、第１の出力または第２の出力の一方または双方を選択して、単位回路が接続されたデータ線に供給するステップと、を備える電子装置の駆動方法である。
【００３１】
ここで、データ線に供給するステップでは、電子素子に出力を供給すべき出力期間の少なくとも終わりの所定期間は第１の出力のみを選択してデータ線に供給するようにしてもよい。
【００３２】
ここで、データ線に供給するステップでは、電子素子に出力を供給すべき出力期間の少なくとも初めの所定期間は少なくとも第２の出力を選択してデータ線に供給するようにしてもよい。
【００３３】
ここで、第２の出力を出力するステップでは、第１の出力の有する出力値よりも大きな出力値を有する第２の出力を出力可能に構成されていてもよい。
【００３４】
ここで、データ線に供給するステップでは、電子素子に出力を供給すべき出力期間の初めの所定期間は少なくとも第２の出力を選択してデータ線に供給し、当該出力期間の終わりの所定期間は少なくとも第１の出力を選択してデータ線に供給するようにしてもよい。
【００３５】
ここで、第２の出力を出力するステップでは、外部から供給されたデータ信号に対応した電流または電圧を第２の出力として出力するようにしてもよい。
【００３６】
ここで、第１の出力を出力するステップおよび第２の出力を出力するステップの少なくとも一方において、第１の出力または第２の出力を出力する前に、電流値または電圧値を記憶するステップを備えていてもよい。
【００３７】
ここで、第１の出力および第２の出力からなる出力供給組を一のデータ線に対して複数組出力可能な場合において、一の出力供給組が電流値または電圧値を記憶するステップを実行している間に、他の少なくとも一の出力供給組において、データ線に出力するステップを実行する。
【００３８】
ここで、複数の水平走査期間中における前後する二つの水平走査期間において各ステップを実行し、残りの水平走査期間において実行される、単位回路を制御するステップを備えていてもよい。
【００３９】
ここで、電流値または電圧値を記憶するステップでは、水平走査期間を所定数で分割したサブ期間のそれぞれにおいて、各々対応するデータ信号に基づく電流値または電圧値を記憶するようにしてもよい。
本発明は、電子素子を備える一対の単位回路が一のデータ線に接続されており、各前記単位回路には、各前記電子素子の出力を所定のデューティ比で制御する一対の制御線のいずれか一方が接続されており、各前記制御線には互いに近接もしくは隣接した逆位相部を有する制御信号が供給可能に構成されている、電子装置である。
本発明は、隣接する前記単位回路もしくは前記単位回路の組では、互いの能動期間が近接もしくは隣接した逆位相部を有するように所定のデューティ比で制御される、電子装置の駆動方法である。
【００４０】
【発明の実施の形態】
次に、本発明の好適な実施の形態を、図面を例示として参照しながら説明する。以下の形態は、本発明を実施の形態の例示に過ぎず、その適用範囲を限定するものではない。
【００４１】
＜実施形態１＞
本発明の実施形態は、電気光学素子としてＥＬ素子を利用した駆動回路を備える電気光学装置に関する。図１に当該電気光学装置を含む電子機器全体のブロック図を示す。
【００４２】
図１に示すように、当該電子機器はコンピュータにより所定の画像を表示する機能を有し、少なくとも表示回路１、駆動コントローラ２、およびコンピュータ装置３を備える。
【００４３】
コンピュータ装置３は汎用または専用のコンピュータ装置であって、各画素（ドット）に対して中間値で表される階調を表示させるためのデータ（階調表示データ）を駆動コントローラ２に出力するようになっている。カラー画像の場合には各原色を表示させるドットに対する中間階調が階調表示データで指定され、指定された各原色のドットの中間階調の合成が特定のカラー画素の色として表現される。
【００４４】
駆動コントローラ２は、例えばシリコン単結晶の基板上に形成され、少なくともＤ／Ａ変換器２１（本発明における第１および第２出力手段）、表示メモリ２２、および制御回路２３を備えている。制御回路２３はコンピュータ装置３との階調表示データの送受信を制御する他、駆動コントローラ２の各ブロックおよび表示回路１に対する各種制御信号を出力可能になっている。表示メモリ２２は、コンピュータ装置３から供給される画素ごとの階調表示データが画素（ドット）のアドレスに対応させて格納されるようになっている。Ｄ／Ａ変換器２１は、１出力当たり大小二つの電流出力能力を有するＤ／Ａ変換器（Ｄ／Ａａ、Ｄ／Ａｂ）から構成され、表示メモリ２２における各画素のアドレスから読み出されたデジタルデータである階調表示データを、対応する電流値に高精度に変換するようになっている。Ｄ／Ａ変換器２１は、データ線の数だけ（水平方向のドット数）Ｉｏｕｔを所定のタイミングで同時に出力できるようになっている。駆動回路２と表示回路１は本発明の電子装置を含んでいる。表示回路１と駆動コントローラ２との組み合わせは画像の表示機能を備え、コンピュータ装置３の有無を含めて本発明の電子機器に相当する。
【００４５】
表示回路１は、例えば低温ポリシリコンＴＦＴやα−ＴＦＴで構成され、画像を表示する表示領域１０に、水平方向にセレクト線Ｖｓｎ（１≦ｎ≦Ｎ（Ｎは走査線数））、垂直方向にデータ線Ｉｏｕｔｍ（１≦ｍ≦Ｍ（Ｍはデータ線数（列数）））を配置して構成されている。セレクト線Ｖｓｎとデータ線Ｉｏｕｔｍとの各交点には画素回路Ｐｍｎが配置されている。さらに表示回路１は、いずれかのセレクト線を選択するための走査回路１１および１２と、データ線を駆動する電流ブースタ回路Ｂを備えている。さらに、セレクト線に対応させて各画素回路Ｐｍｎにおける発光を制御するための発光制御線Ｖｇｎ（図示しない）およびデータ線に対応させて各画素回路に電源を供給するための電源線（図示しない）が表示領域１０に配置されている。発光制御線は本発明の制御線に対応している。走査回路１１および１２は制御回路２３からの制御信号に対応させていずれかのセレクト線Ｖｓｎを選択し、合わせて発光制御線Ｖｇｎに発光制御信号を出力可能になっている。電流ブースタ回路Ｂは本発明の負荷手段に対応するもので、データ線Ｉｏｕｔｍに対応した電流ブースタ回路Ｂｍを備えている。電流ブースタ回路Ｂは、Ｄ／Ａ変換器２１から見てデータ線の反対側に設けられるのが、好適な作用効果を生ずるが、電流ブースタ回路Ｂの総駆動能力を変えないようにしてデータ線上に分散配置するように構成してもよい。
【００４６】
上記構成において、表示メモリ２２から読み出された各画素の階調表示データはＤ／Ａ変換器２１において対応する電流値に変換される。走査回路１１および１２によっていずれかのセレクト線Ｖｓｎが選択されると、そのセレクト線に接続されている画素回路Ｐｘｎ（１≦ｘ≦Ｍ）に対し各データ線Ｉｏｕｔｘに出力されているプログラム電流が書き込まれるようになっている。
【００４７】
次に、図２に基づいて本発明の実施形態１の基本的な動作を説明する。図２は、マトリクス状に配置されたドット（画素）において、データ線に対応してセレクト線Ｖｓｎで選択される画素回路Ｐｍｎ、およびそれに電流を供給する定電流出力手段ＣＩｍと電流ブースタ回路Ｂｍを図示したものである。定電流出力回路ＣＩｍは、第１および第２定電流出力回路Ｄ／Ａａ・Ｄ／Ａｂとからなる２つのＤ／Ａ変換器を備え、プログラム電流（第１定電流出力回路Ｄ／Ａａが出力する）より大きなブースト電流（第２定電流出力回路Ｄ／Ａｂが出力する）または前記プログラム電流のいずれか一方または双方を選択的に供給可能に構成されている。ブースト電流はプログラム電流の、例えば数倍以上、望ましくは数十倍以上とすることができる。
【００４８】
図２に示すように、本実施形態において、制御回路は、画素回路Ｐｍｎに対してプログラム電流を供給するための電流プログラム期間の前期において少なくともブースト電流を供給させ、当該電流プログラム期間の後期においてプログラム電流を供給させる。具体的には、電流プログラム期間の前半において、選択供給手段を供給する第１スイッチング素子Ｓｗａは非導通とし、第２スイッチング素子Ｓｗｂは導通させ、また電流ブースタ回路Ｂｍを動作させて第２定電流出力回路Ｄ／Ａｂによって生成されたブースト電流をデータ線Ｉｏｕｔｍに供給する。このとき、第１定電流出力回路Ｄ／Ａａと第２定電流出力回路Ｄ／Ａｂとの定電流出力能力の比を、画素回路Ｐｍｎと電流ブースタ回路Ｂｍとの電流受容能力の比と同等にしておけば、データ線の電圧が出力電流値とデータ線の寄生容量値とに応じた時間で変化し、プログラム電流を供給した場合に本来達するべき電圧値の近くで安定する。この時点で第２スイッチング素子Ｓｗｂを遮断し、第１スイッチング素子Ｓｗａは導通させて、第１定電流出力回路Ｄ／Ａａによって高精度に生成されたプログラム電流をデータ線Ｉｏｕｔｍに供給する。この動作によって、画素回路を負荷として第１定電流出力回路Ｄ／Ａａがプログラム電流を供給したときに到達する画素回路内のトランジスタＴ１（図３）のゲート・ソース間電圧Ｖｇｓに早く正確に到達できることになる。
【００４９】
このように本発明では、電流プログラム期間の前期においては、プログラム電流の数倍以上のプログラム電流に比例した大きな電流を供給することにより、プログラム電流のみを供給する場合や一定時間データ線にプリチャージする方法よりもデータ線Ｉｏｕｔｍの電圧を早期に所定の電圧付近に到達させることができる。さらに電流プログラム期間の後期においては、電流ブースタ回路をオフすると共にシリコン駆動コントローラ２で高精度に生成された本来のプログラム電流のみを画素回路に供給して、正確なプログラム電流値を最終的にプログラムさせることができる。
【００５０】
なお、本実施形態においては、前期においてブースト電流のみを流すようにしているが、プログラム電流がブースト電流に比べ小さいことに鑑み、ブースト電流を供給する期間においても同時にプログラム電流を供給するようにし、画素回路をデータ線に接続させないようにしてもよい。
【００５１】
図３に、さらに具体的な駆動回路の構成を示す。図３は、マトリクス状に配置された一つの画素回路Ｐｍｎおよびその画素回路に階調表示データに対応する電流を供給する定電流出力回路ＣＩｍおよび電流ブースタ回路Ｂｍを示している。
【００５２】
画素回路Ｐｍｎは、データ線から供給されたプログラム電流の電流値を保持し保持された電流値で電気光学素子を駆動する回路、すなわちＥＬ素子を発光させるための電流プログラム方式に対応した回路を備えている。
【００５３】
画素回路は、アナログ電流メモリ（Ｔ１、Ｔ２、Ｃ１）と、ＥＬ素子ＯＥＬＤと、アナログ電流メモリとデータ線との接続を行うスイッチングトランジスタＴ３と、アナログ電流メモリとＥＬ素子との接続を行うスイッチングトランジスタＴ４と、が図３に示すように接続されて構成される。
この画素回路の構成において、電流プログラム期間にセレクト線Ｖｓｎが選択されるとトランジスタＴ２およびＴ３が導通状態になる。トランジスタＴ２およびＴ３が導通状態になると、トランジスタＴ１がプログラム電流に応じた時間後に定常状態に達し、コンデンサＣ１にＩｏｕｔｍに応じた電圧Ｖｇｓが記憶される。表示期間（発光期間）では、セレクト線Ｖｓｎを非選択状態としてトランジスタＴ２およびＴ３を遮断状態にし一旦データ線上の定電流を遮断した後、発光制御線Ｖｇｎを選択する。この結果トランジスタＴ４が導通状態となり、コンデンサＣ１に記憶された電圧Ｖｇｓに対応する定電流ＩｏｕｔがトランジスタＴ１およびＴ４経由で有機ＥＬ素子に供給され、当該プログラム電流に対応した階調の輝度で有機ＥＬ素子ＯＥＬＤが発光する。
【００５４】
なお図３に示した画素回路は一例であり、電流プログラムが可能なものであれば他の回路構成を適用することが可能である。
【００５５】
定電流出力回路ＣＩｍは、第１電流出力回路Ｄ／Ａａと第２電流出力回路Ｄ／Ａｂからなる一対のＤ／Ａ変換器を備え、プログラム電流より大きなブースト電流またはプログラム電流のいずれか一方または双方を選択的に供給可能に構成されている。具体的には、プログラム電流を供給するための第１電流出力回路Ｄ／Ａａと、ブースト電流を供給するための第２電流出力回路Ｄ／Ａｂと、が並列にデータ線Ｉｏｕｔｍに接続されて構成されている。第１電流出力回路Ｄ／Ａａと第２電流出力回路Ｄ／Ａｂとの電流駆動能力の比は、画素回路中のトランジスタＴ１と電流ブースト回路中のＴ３３との電流駆動能力の比と同等になるように設定されていることが好ましい。このときトランジスタＴ１とＴ３３は、トランジスタＴ２とＴ３１により飽和領域動作をするように設定されている。この電流駆動能力比を同等にすることにより、電流ブースタ回路を負荷手段として第２電流出力回路Ｄ／Ａｂがブースト電流をデータ線に供給したときに到達するデータ線電圧が、画素回路を負荷として第１電流出力回路Ｄ／Ａａがプログラム電流を供給したときに到達するトランジスタＴ１のゲート・ソース間電圧Ｖｇｓとほぼ等しい値にすることができる。電流ブースタ回路は、ドット面積の制約を受けずに大きなトランジスタサイズとすることができるので、ブースト電流は、すべての階調においてプログラム電流の数倍から数十倍以上の値とすることができる。この結果、プログラム電流が微小となる低階調領域においてもデータ線の電圧やトランジスタＴ１のゲート・ソース間電圧Ｖｇｓを所定の値に早く変化させることができる。
【００５６】
電流ブースタＢ中の電流ブースタ回路Ｂｍは、Ｄ／Ａ変換器２１中の定電流出力回路ＣＩｍと協働してブースト電流をデータ線に流すための構成を備えている。具体的には、トランジスタＴ３１〜Ｔ３３を備えている。トランジスタＴ３３がブースタトランジスタであり、トランジスタ３１がブースタイネーブル信号ＢＥに応じてブースタトランジスタＴ３３を定電流領域で導通させるスイッチ素子である。トランジスタ３２はチャージオフ信号が供給された場合にブースタトランジスタＴ３３のゲートに蓄えられた電荷を強制的に放電させブースタトランジスタＴ３３を完全に遮断状態とするものである。ブースタトランジスタＴ３３の電流出力能力と画素回路のトランジスタＴ１の電流出力能力との比は、上述したように第２電流出力回路Ｄ／Ａｂの電流出力能力と第１電流出力回路Ｄ／Ａａの電流出力能力との比と同等にしておくことが好ましい。
【００５７】
この構成において、それぞれの表示メモリ出力Ｍｄａｔａには、一走査期間毎に対応するドット（画素）の階調表示データが、一水平ライン分同時に表示メモリ２２から出力される。この階調表示データを２つの電流出力回路Ｄ／ＡａとＤ／Ａｂとが受け、共通の基準電流源（図示せず）を基にしてプログラム電流とブースト電流を生成する。書き込みイネーブル信号ＷＥａもしくはＷＥｂが供給されるとトランジスタＴＩａまたはＴＩｂが導通状態になり、各電流出力変換回路からプログラム電流もしくは同時にブースト電流がデータ線に出力される。
【００５８】
次に、図４のタイミングチャートを参照して図３に示す本実施形態１の詳細な動作を説明する。図４のタイミングチャートは、走査線ｎについて、画像表示のためのフレーム期間を構成する複数の水平走査期間のうち、電流プログラムを行うための一つの水平走査期間Ｈを中心に示したものである。この１Ｈの期間が電流プログラム期間に相当している。この電流プログラム期間では、制御回路は発光制御線Ｖｇｎを非選択状態として有機ＥＬ素子ＯＥＬＤの発光を停止させておく。表示メモリ出力線Ｍｄａｔａには各画素に対応する階調表示データが一走査期間毎に出力されている。
【００５９】
さて、時刻ｔ１において、表示メモリ出力線Ｍｄａｔａｍは画素Ｐｍ（ｎ−１）に関する階調表示データＤｍ（ｎ−１）を送出すると、Ｄ／Ａ変換器（電流出力回路）がこれを受けて対応するプログラム電流とブースト電流を生成する。
【００６０】
時刻ｔ２からは走査線ｎに対する電流プログラム期間の前期が開始する。制御回路は書き込みイネーブル信号ＷＥｂを時刻ｔ２の後に許可状態にする。これにより、第２電流出力回路Ｄ／Ａｂからはブースト電流が出力されてデータ線Ｉｏｕｔｍに出力される。走査線ｎにおける総ての画素について同時にこの書き込みイネーブル信号が供給されるので、各画素のデータ線Ｉｏｕｔｍにはそれぞれの電流が出力される。このブースト電流によって表示階調の小さな場合でも、すなわち目標電流値が小さくプログラムに時間が要する場合であっても短時間に目標電流値の近傍までデータ線の電圧を到達させることができる。時刻ｔ３でブースト期間が終了すると、制御回路はブースト電流に関する書き込みイネーブル信号ＷＥｂを非許可状態にして、第２電流出力回路Ｄ／Ａｂからのブースト電流の供給を停止させる。そして、イネーブル信号ＷＥａを許可状態にすると同時にセレクト線Ｖｓｎを選択状態にして、残りの電流プログラム期間の後期（時刻ｔ３〜ｔ４）の間、プログラム電流のみで画素回路Ｐｍｎへの電流供給が行われるようにする。これによって最終的な目標電流値を正確にプログラムすることができる。
【００６１】
時刻ｔ４で電流プログラム期間が終了すると、制御回路はセレクト線を非選択状態にすると同時に発光制御線Ｖｇｎを選択状態にして、画素回路Ｐｍｎの有機ＥＬ素子ＯＥＬＤに電流を流し表示期間に移行させる。このとき、画素回路Ｐｍｎには新たな電流値によるプログラムが完了しているので、新しい電流値でＥＬ素子ＯＥＬＤに電流が供給され、それに対応した新たな輝度で有機ＥＬ素子ＯＥＬＤが発光する。その結果、輝度の違いによって画素Ｐｍｎの階調が表示されることになる。
【００６２】
以上、本実施形態１によれば、プログラム電流の小さな低階調表示領域においても、プログラム電流値よりも大きなブースト電流を使用するので書き込み時間の不足やノイズの影響を排除し、再現性のよい鮮明な画像を表示させることができる。
【００６３】
なお、本実施形態１の方法を用いれば、高速にプログラム電流を画素回路に書き込むことができるので、例えば、Ｄ／Ａ変換器と画素回路の中間に本発明の駆動回路方式を取り入れた電流ラッチを設けることによって、複数の画素に対応するプログラム電流を時分割多重して書き込むことが可能となる。これによって図１に示す駆動コントローラ２と表示回路１を接続するデータ線の数を大幅に削減することができる。これを示したものが次に示す本発明の実施形態２である。
【００６４】
＜実施形態２＞
本発明の実施形態２は、上述したように、実施形態１に示したような電子装置および電子機器において、さらに発展させた態様を備えるものである。
【００６５】
図５に本実施形態２における具体的な電子装置の構成を、図８にその動作を説明するタイミングチャートを示す。図５は、色表示を行う一つのカラー画素ＰｍｎＣと、そのカラー画素に電流を供給する電流ラッチ回路Ｌｍと、Ｄ／Ａ変換器ＣＩｍと、電流ブースタ回路Ｂｍとを示している。各画素回路、電流ブースタ回路、および定電流出力回路（Ｄ／Ａ変換器）ＣＩｍのブロック（破線で示す）は実施形態１と同様であるので説明を簡単にする。また、図７に、電流ラッチ回路Ｌｍの回路例を示す。
【００６６】
本実施形態では以下の点において実施形態１の構成と異なる。まず、電流ラッチ回路Ｌｍが、新たにＤ／Ａ変換器ＣＩｍと画素回路Ｐｍｎとの間に設けられている。すなわち、本発明の駆動方法により動作する電子装置が、Ｄ／Ａ変換器ＣＩｍ、電流ラッチ回路Ｌｍ、画素回路ＰｍｎＣ、および電流ブースタ回路Ｂｍとにより構成されている。
【００６７】
電流ラッチ回路Ｌｍは、Ｄ／Ａ変換器ＣＩｍと協働するブースタ電流供給手段としての機能と、Ｄ／Ａ変換器ＣＩｍが出力する定電流をラッチして出力する機能とを有している。また電流ラッチ回路Ｌｍには、Ｄ／Ａ変換器ＣＩｍと電流ラッチＬｍとの間において時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して電流出力する機能と、画素回路に電流プログラムする時間を最大限確保するためのダブルバッファ機能と、を備えている。特に、本実施形態２では、カラー表示のための三原色、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の階調表示データを一単位として扱う例を示す。ただし、本発明はこれに限定されるものではない。
【００６８】
カラー画素ＰｍｎＣは、原色数の画素回路で構成される。ここではＲ（赤）、Ｇ（緑）、Ｂ（青）にそれぞれ対応した画素回路ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢによって一つのカラー画素ＰｍｎＣが構成されている。各画素回路は同一の回路構成を備え、本発明の実施形態１で示したようにデータ線から供給されたプログラム電流の電流値を保持し保持された電流値で電気光学素子、すなわちＥＬ素子を発光させる電流プログラム方式に対応した回路を備えている。
【００６９】
電流ブースタ回路ＢｍＲ，Ｇ，Ｂは、実施形態１で示した回路と同等な同一の回路構成を備え、電流ラッチ回路Ｌｍと協働してブースト電流をデータ線に流すための構成を備えている。ブースタトランジスタＴ３３の電流出力能力と画素回路のトランジスタＴ１の電流出力能力との比は、電流ラッチ回路Ｌｍのブースト電流出力トランジスタＴ２０の電流出力能力とプログラム電流出力トランジスタＴ１０の電流出力能力との比と同等にしておくことが好ましい。
【００７０】
以上、本実施形態２の電子装置の構成において、図示しない表示メモリ（図１参照）から一水平期間を３つの期間に分けて各表示メモリ出力線ＭｄａｔａｍにＲ、Ｇ、Ｂの階調表示データが時分割して出力されてくる。Ｄ／Ａ変換器ＣＩｍでは、この階調表示データを２つのＤ／Ａ変換器である第１電流出力回路Ｄ／Ａａと第２電流出力回路Ｄ／Ａｂとが受け、共通の基準電流源（図示せず）を基にしてプログラム電流とブースト電流を生成する。各時分割期間毎に書き込みイネーブル信号ＷＥａまたはＷＥｂが供給されると、Ｄ／Ａ変換器ＣＩｍでは、図３で説明したように、トランジスタＴ１０またはＴ２０が導通状態になり、各電流出力回路からプログラム電流もしくはブースト電流がアナログ表示データとしてシリアルデータ線Ｓｄａｔａｍに出力される。それぞれのシリアルデータ線Ｓｄａｔａｍには、実施形態１と同様に、時分割された期間の前半はブースト電流が電流ラッチＬｍに供給される。期間の後半では、プログラム電流のみが供給され正確な電流値が電流ラッチＬｍに一時保持される。これによってプログラム電流を早く正確に駆動コントローラ２から表示回路１に伝送するとともに接続端子数を任意の時分割多重度（ここでは、１／３）に比例して減らすことが可能となる。
【００７１】
ここで、本実施形態２における電流ラッチ回路Ｌｍにおけるダブルバッファ構造を詳しく説明する。図６に基づいて、本実施形態におけるダブルバッファの動作原理を説明する。電流ラッチ回路Ｌｍは、一つのデータ線Ｉｏｕｔｍに対して二つ相似の回路が電流出力可能に配置されたダブルバッファ構造を備えている。電流ラッチ回路は、一のデータ線に対応して一対が設けられている。すなわち、データ線Ｉｏｕｔｍに対しては電流ラッチ回路グループＬｍｘとＬｍｙとが並列に接続されている。ちなみに図５では、電流ラッチ回路グループＬｍｘは電流ラッチ回路ＬｍＲｘ、ＬｍＧｘおよびＬｍＢｘにより、電流ラッチ回路グループＬｍｙは電流ラッチ回路ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙから構成されている。それぞれの電流ラッチ回路グループのペアとなるＬｍｘとＬｍｙとは同じシリアルデータ線Ｓｄａｔａｍに接続されているが、異なるタイミングでイネーブルされるラッチイネーブル信号ＬＥｘおよびＬＥｙによってシリアルデータ線に出力されているアナログデータをラッチ可能に構成されている。同一電流ラッチ回路グループ内であっても、異なる画素の電流ラッチ回路（例えば、ＬｍＲｘとＬ（ｍ＋１）Ｒｘ）は、異なるシリアルデータ線Ｓｄａｔａに接続されている。制御回路２３（図１参照）は、それぞれの書き込み許可信号ＷＥおよびラッチイネーブル信号ＬＥのタイミングを調整して、一方のラッチ回路グループが前記入力アナログデータをラッチしている間に、他方のラッチ回路グループがデータ線Ｉｏｕｔにプログラム電流を出力させるように制御する。すなわち、図６の第一走査期間においては、書き込み許可信号ＷＥｘが非許可状態とされラッチイネーブル信号ＬＥｘが許可状態とされるため、電流ラッチ回路グループＬｍｘはシリアルデータＳｄａｔａｍのアナログデータをラッチする。一方この第一走査期間においては、書き込み許可信号ＷＥｙが許可状態とされラッチイネーブル信号ＬＥｙが非許可状態とされるため、電流ラッチ回路グループＬｍｙはデータのラッチを禁止する一方、内部にラッチされていたアナログデータに対応する電流値をデータ線ＩｏｕｔｍＡ、ＩｏｕｔｍＢに出力する。続く第二走査期間においては、このラッチと電流出力との関係を双方の電流ラッチ回路グループ間で逆転させる。この操作の繰り返しにより、ひとつの画素に対する電流プログラム時間を一走査期間分確保できるので、スイッチングスピードの遅いＴＦＴ回路においても本発明のブースタ方式の画素回路プログラムを有効に機能させることが可能となる。
【００７２】
次に、図８のタイミングチャートおよび図７を参照して図５に示す本実施形態２の詳細な動作を説明する。図８のタイミングチャートは、走査線ｎについて、画像表示のためのフレーム期間を構成する複数の水平走査期間Ｈのうち、アナログ表示データの伝送と電流プログラムとを行うための二つの水平走査期間（２Ｈ）を中心に示したものである。この２Ｈの期間の後半の１Ｈが電流プログラム期間に相当している。本実施例では、この電流プログラム期間では、制御回路は発光制御線Ｖｇｎを非選択状態として有機ＥＬ素子ＯＥＬＤの発光を停止させておく。
【００７３】
シリアルデータ線Ｓｄａｔａｍには、各原色の階調に対応するアナログ表示データが時分割出力されている。ラッチ処理をする前記２Ｈの前半の期間（時刻ｔ１〜ｔ４）はシリアルデータ線の多重度（ここでは原色数３）で時分割されている。時分割された各期間において、それぞれの原色に対応するデータをラッチさせるように、制御回路はラッチイネーブル信号を出力する。
【００７４】
すなわち、時刻ｔ１においてシリアルデータ線Ｓｄａｔａｍに赤色に関するアナログ表示データが送出されると、ラッチイネーブル信号ＬＥＲｂが許可状態になる。これにより電流ラッチ回路グループＬｍｘ内のＬｍＲｘにおけるトランジスタＴ２１とＴ２２が導通し、シリアルデータ線Ｓｄａｔａｍからアナログ表示データＤｍｎＲのブースト電流がトランジスタＴ２０に流れる。ラッチイネーブル信号ＬＥＲｂが非許可状態になるとそのときのトランジスタＴ２０のゲート・ソース電圧がコンデンサＣ３に保持される。この後、ラッチイネーブル信号ＬＥＲａが許可状態になるとともに、シリアルデータ線Ｓｄａｔａｍがアナログ表示データＤｍｎＲのプログラム電流に切り替わる。ラッチイネーブル信号ＬＥＲａが非許可状態になる時点ｔ２で、より正確なプログラム電流をトランジスタＴ１０が供給するためのゲート・ソース電圧がコンデンサＣ２に保持される。赤色に対応した電流のラッチが終了すると、同様に時刻ｔ２から緑色ＤｍｎＧに対応した電流のラッチが、時刻ｔ３から青色ＤｍｎＢに対応した電流のラッチが行われる。三原色のラッチが終了すると、電流プログラム期間の前期が終了する。一方、電流ラッチ回路ＬｍＲｙ、ＬｍＧｙ、ＬｍＢｙは時刻ｔ１からｔ４までの間、書き込みイネーブル信号ＷＥｂｙとＷＥａｙとが相前後して許可状態となり、それぞれデータ線ＩｏｕｔＲ、ＩｏｕｔＧ、ＩｏｕｔＢにアナログ表示データＩｏｕｔｍ（ｎ−１）Ｒ、Ｉｏｕｔｍ（ｎ−１）Ｇ、Ｉｏｕｔｍ（ｎ−１）Ｂを供給する。
【００７５】
次に時刻ｔ４からは、電流ラッチ回路グループＬｍｘから画素回路ＰｍｎＣへの電流プログラム期間が開始する。制御回路は書き込みイネーブル信号ＷＥｂｘを時刻ｔ４の後に許可状態にする。これによりトランジスタＴ２０から時刻ｔ６の手前までブースト電流が出力されてデータ線Ｉｏｕｔｍに出力される。時刻ｔ４では総ての原色に関する電流値のラッチが終わっており、総ての原色について同時にこの書き込みイネーブル信号が供給されるので、各原色のデータ線ＩｏｕｔｍＲ，Ｇ，Ｂにはそれぞれの電流が出力される。このブースト電流によって表示階調の小さな場合でも、すなわち目標電流値が小さくプログラムに時間が要する場合であっても短時間に目標電流値の近傍までトランジスタＴ１のゲート電圧を到達させることができる。時刻ｔ６の手前でブースト期間が終了すると、制御回路はブースト電流に関する書き込みイネーブル信号ＷＥｂｘを非許可状態にして、トランジスタＴ２０からのブースト電流の供給を停止させる。制御回路は、その後書き込みイネーブル信号ＷＥａｘが許可状態になると同時にセレクト線Ｖｓｎを選択し、画素回路への電流書き込みを許可状態にする。残りの電流プログラム後期の期間（ｔ６−ｔ７）は、プログラム電流のみで画素回路ＰｍｎＣへの電流供給が行われる。これによって最終的な目標電流値を正確にプログラムすることができる。
【００７６】
ちなみに電流ラッチ回路グループＬｍｙについては、以上述べた電流ラッチ回路グループＬｍｘと同様の動作が一走査期間ずれたタイミングでプログラム電流のラッチと書き込みが行われる。
【００７７】
時刻ｔ７で電流プログラム期間が終了したら、制御回路は発光制御線Ｖｇｎを選択状態にして画素回路Ｐｍｎの有機ＥＬ素子ＯＥＬＤに電流を流し表示期間に移行させる。このとき、各原色の画素回路ＰｍｎＲ，Ｇ，Ｂには対応するデータ線からの新たな電流値によるプログラムが完了しているので、新しい電流値で電流が供給され、それに対応する新たな輝度で対応する色の有機ＥＬ素子ＯＥＬＤが発光する。その結果、異なる三原色の輝度の違いによってカラー画素ＰｍｎＣの発光色が変化し新たな色で発光させることができる。
【００７８】
以上により本実施形態によれば、駆動コントローラ２と表示回路１を接続するデータ線の数を大幅に削減でき、またドットピッチを数分の１以下の低密度で接続ができるので、製造コスト削減や高信頼化ならびに接続ピッチに制約されないディスプレイの高精細化が可能となる。
【００７９】
＜実施形態３＞
本発明の実施形態３は、本発明の目的である階調（輝度）調整範囲を拡大するために実施形態２に加え、さらに発展した態様を備えるものである。特に、本実施形態３においては、有機ＥＬ素子がμｓｅｃオーダーの高速スイッチングが可能であることに着目し、実施形態１および２で示した画素回路の発光制御線Ｖｇｎを利用して有機ＥＬ素子をパルス駆動することを特徴とするものである。
【００８０】
図９に本実施形態３における駆動回路のブロック図を、図１０に本実施形態３の原理説明図を、図１１に本実施形態３における駆動回路のタイミングチャートを示す。図９、１１において、実施形態２と異なる部分は、画素回路の発光制御線ＶｇｎとＶｇ（ｎ−１）の制御方法と画素回路への結線である。図９では、隣接する二つの走査線ｎとｎ−１との間で発光制御線ＶｇｎとＶｇ（ｎ−１）とがカラー画素ごとに交差している。水平および垂直方向に隣接しているカラー画素は異なる発光制御線によって発光期間が制御されるようになっている。この隣接する発光制御線ＶｇｎとＶｇ（ｎ−１）との間では、表示期間中に互いに発光期間が近接もしくは隣接したパルス発光制御信号が供給されるようになっている。パルス発光制御信号のパルス数は、１フレーム期間に複数あるのが好ましいが、単パルスであってもよい。その他の回路構成や動作については、実施形態２と同一であるので、説明を省略する。
【００８１】
本実施形態３は、次の動作原理上の特徴を備える。図１０に基づいて、本実施形態における発光のパルス制御についての動作原理を説明する。本実施形態において、制御回路２３（図１参照）は、表示期間中、それぞれの発光制御線に互いに近接もしくは隣接した逆位相部を有するパルス（発光制御信号）を供給するようになっている。このような構成により、垂直（列）方向に隣接する画素ＰｘｎとＰｘ（ｎ−１）との間では、供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっている。また、この一対の走査線に対応する一対の発光制御線ＶｇｎとＶｇ（ｎ＋１）とが隣接するカラー画素毎に交差している。このような構成により、水平（行）方向に隣接するカラー画素ＰｍｎＣとＰ（ｍ＋１）ｎＣとの間でも供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっている。このため、発光制御線によって有機ＥＬ素子をフレーム周波数近くまで点滅させても明るさの変動領域が市松模様になって明るさの変動を隣接する画素が補い合うので、フリッカや擬似輪郭等の副作用現象の発生を防止できる。また画素のオンオフによる画素電源電圧の変動を相殺し、表示の均一性劣化を低減することができる。
【００８２】
本実施形態では、制御回路は、表示期間中、発光制御線に所定のデューティ比のパルスを連続的に出力するように制御する。この場合、前述したようなフリッカ防止対策が採られているため、それぞれの発光制御線Ｖｇｎに出力されるパルスの周波数を変えてもフリッカが生じないのである。さらにデューティ比（パルス幅）を変えることによって、画素の明るさを調節することができる。画素の明るさが低い低階調表示領域では、プログラムする電流値が少なくなるためＳ／Ｎが低下し、鮮明でない画像が表示される場合があるが、本実施形態の構成によれば、パルス周波数やデューティ比によって明るさを落とすことが可能となる。このことはプログラム電流値を変えずに発光制御線のパルス周波数やデューティ比を変えることによって、表示画面全体の明るさを調節できることを意味する。したがって、低階調表示領域および低輝度領域であってもプログラム電流を小さくしなくて済むので高いＳ／Ｎ比で鮮明な画像表示が行えるようになるのである。
この構成は、実施形態１、２のブーストプログラム方式と独立して利用してもよいが、併用することによって単独利用より広い階調（輝度）調整範囲を得ることができる。
【００８３】
次に、図１１のタイミングチャートを参照して図９に示す本実施形態３の詳細な動作を説明する。図１１のタイミングチャートは、走査線ｎとｎ−１とについて、画像表示のためのフレーム期間を構成する複数の水平走査期間のうち、電流プログラムを行うための二つの水平走査期間Ｈを中心に示したものである。
【００８４】
図１１に例示されるように、パルス駆動の周期は、数μｓからフレーム周期の数分の１まで表示要求に応じて好適に設定される。これによって画素の平均輝度が下がるので、同一の輝度（階調度）を得るのにパルス駆動しない場合に比べてプログラム電流値を大きくすることができ好ましい。
【００８５】
電流ラッチ回路ＬｍｘとＬｍｙのそれぞれにおいて、この２Ｈの期間のいずれか一方がラッチ処理期間となり、他方が電流プログラムのためにラッチされた電流をデータ線に出力する期間となる。この２Ｈのラッチ処理期間および電流出力期間（電流プログラム期間）では、制御回路は発光制御線Ｖｇｎを非選択状態として有機ＥＬ素子ＯＥＬＤの発光を停止させておく。ただし厳密に発光を停止させなければならない期間は画素回路に対して電流が供給される電流プログラム期間であり、電流ラッチ回路に対するラッチ処理は平行して画素回路における発光処理を継続してもよい。このため、制御回路は走査線ごとに発光制御信号により発光を停止させる期間を異ならせてもよい。電流プログラム期間が終了したら、制御回路は発光制御線Ｖｇｎを選択状態にして画素回路Ｐｍｎの有機ＥＬ素子ＯＥＬＤに電流を流す。
【００８６】
本実施形態３によれば、発光制御線ＶｇｎとＶｇ（ｎ−１）との間で出力されている発光制御信号のパルスの位相が逆転している。このため、垂直方向の画素間（ＰｍｎＣとＰｍ（ｎ−１）Ｃ）間でフリッカが発生しない。また、発光制御線ＶｇｎとＶｇ（ｎ−１）とがカラー画素ごとに交差しているので、水平方向の画素間（ＰｍｎＣとＰ（ｍ＋１）ｎＣ）間でもフリッカが発生しない。さらに発光制御信号のパルス周波数やデューティを変更することで、表示領域の明るさを制御することが可能である。
【００８７】
＜実施形態４＞
本実施形態は、上記実施形態で説明した電子装置において、電子素子に電気光学素子を用いて構成された電気光学装置を備える電子機器に関する。
【００８８】
図１２に、本発明の電子装置を備える電気光学装置１を適用可能な電子機器の例を挙げる。
【００８９】
図１２（ａ）は携帯電話への適用例であり、当該携帯電話３０は、アンテナ部３１、音声出力部３２、音声入力部３３、操作部３４、および電気光学装置１を備えている。このように本電気光学装置は携帯電話の表示部として利用可能である。
【００９０】
図１２（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ４０は、受像部４１、操作部４２、音声入力部４３、および本電気光学装置１を備えている。このように本電気光学装置は、ファインダーやビデオカメラの表示部として利用可能である。
【００９１】
図１２（ｃ）は携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ５０は、カメラ部５１、操作部５２、および本電気光学装置１を備えている。このように本電気光学装置は、コンピュータ装置の表示部として利用可能である。
【００９２】
図１２（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ６０は、バンド６１、光学系収納部６２および本電気光学装置１を備えている。このように本電気光学装置はヘッドマウントディスプレイにおける画像表示源として利用可能である。
【００９３】
図１２（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター７０は、筐体７１に、光源７２、合成光学系７３、ミラー７４・７５ミラー、スクリーン７６、および本電気光学装置１を備えている。このように本電気光学装置はリア型プロジェクターの画像表示源として利用可能である。
【００９４】
図１２（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター８０は、筐体８２に光学系８１および本電気光学装置１を備え、画像をスクリーン８３に表示可能になっている。このように本電気光学装置はフロント型プロジェクターの画像表示源として利用可能である。
【００９５】
上記例に限らず本発明の電子装置を備えた電気光学装置は、アクティブマトリクス型の表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、テレビ受像機、カーナビゲーション装置、ＰＯＳ、パーソナルコンピュータ、表示機能付きファックス装置、電子案内板、輸送車両等のインフォメーションパネル、ゲーム装置、工作機械の操作盤、電子ブック、および携帯型ＴＶ、携帯電話等の携帯機器等にも活用することができる。
【００９６】
＜その他の変形例＞
本発明は、上記各実施形態に限定されることなく、種々に変更して実施することが可能である。
【００９７】
例えば、上記実施形態１乃至３では、表示の階調度に対応して第２の出力手段であるブースト電流供給回路の出力能力を変えていたが、階調度を大括りに高中低等の複数の範囲に分けて、これに応じて第２の出力手段の出力能力を切り替えるように構成しても、本発明の目的を達成することができる。この場合、第２の出力手段は、予め想定されるデータ線の到達電圧の中心値を出力するようにしてもよい。このように構成した場合には、電流ブースタ回路を不要とすることができる。さらに、第２の出力手段は、電圧出力型のＤ／Ａ変換器として、電流プログラム期間の前期には第２の出力手段を動作させてデータ線の電圧を目標到達電圧近傍に持っていき、電流プログラム期間の後期には第１の出力手段により正確にプログラムするように構成することが好ましい。
また図３で示されるブースタトランジスタＴ３３と同一と同一のタイミングで動作するトランスファスイッチ回路を、ブースタトランジスタＴ３３が形成されている同一のアクティブ基板上でしかも選択供給手段とデータ線との間に設けて、第１の出力と第２の出力をタイミング精度よく切り替えるようにしてもよい。
【００９８】
【発明の効果】
本発明によれば、少なくとも以下に述べるような利点がある。
【００９９】
本発明によれば、第１の出力または第２の出力の一方または双方を選択して出力可能に構成したので、駆動回路の目的に応じて、本来必要な第１の出力に代えてまたはそれに加えて第２の出力を補助的に供給することができる。例えば、電流プログラムを要する表示装置に本発明を適用する場合、プログラム電流の小さな低階調表示領域においても、プログラム電流値よりも大きなブースト電流を補助的に使用してノイズの影響を排除し鮮明な画像を表示させることができる。また、この大きな電流によって短時間に目標電流値に近づけることができるので目標電流値からずれることがなくなるため、正確な明るさで画像表示できる。
【０１００】
本発明によれば、ブースト電流プログラム機能とダブルバッファ機能とを有する出力手段をデータ線に設けたので、データ線の数を大幅に削減することができる。このため、例えば、接続ピッチが制限されている表示装置に本発明を適用する場合には、高精細なディスプレイ装置を実現することが可能になる。
【０１０１】
本発明によれば、垂直方向に隣接する画素間で供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっているため、パルス幅が広くなっても明るさの変動を隣接する画素が補い合うので、フリッカが発生することを防止できる。また水平方向に隣接する画素間でも一対の発光制御線が交差しているため供給されるパルスが近接もしくは隣接した逆の位相部を有するようになり、パルス幅が広くなっても明るさの変動を隣接する画素が補い合い、垂直方向と同様に、フリッカが発生することを防止できる。また画素のオンオフによる画素電源電圧の変動を相殺し、表示の均一性劣化を低減することができる。このパルス駆動の方法は、実施形態１および２とは独立に用いてもよく、これによって本発明の目的である階調（輝度）調整範囲の拡大が可能である。
【０１０２】
以上説明したように本発明によれば、電子素子、例えば電気光学変換素子の変換効率の向上や開口率の向上に対応して、階調および表示の明るさをより広い範囲で精度よく制御できる。また高速な電流プログラムが可能となることから、高解像度ディスプレイにも有効である。
【図面の簡単な説明】
【図１】本実施形態の電子機器のブロック図である。
【図２】実施形態１の電流ブーストの動作原理説明図である。
【図３】実施形態１の駆動回路の回路図である。
【図４】実施形態１の駆動回路におけるタイミングチャートである。
【図５】実施形態２の駆動回路の回路図である。
【図６】実施形態２のダブルバッファ式による電流ラッチ回路の動作原理説明図である。
【図７】実施形態２における電流ラッチ回路の構成例である。
【図８】実施形態２の駆動回路におけるタイミングチャートである。
【図９】実施形態３の駆動回路の回路図である。
【図１０】実施形態３のパルス駆動における画素回路間の関係を示す図である。
【図１１】実施形態３の駆動回路におけるタイミングチャートである。
【図１２】実施形態４における電子機器の例である。
【図１３】アクティブマトリックス駆動方式に基づく表示装置のブロック図である。
【符号の説明】
Ｖｓｎ…セレクト線
Ｖｇｎ…発光制御線
Ｉｄａｔａｍ…データ線
Ｐｍｎ…画素回路
ＰｍｎＣ…カラー画素
ＯＥＬＤ…有機ＥＬ素子
Ｌｍ…電流ラッチ回路
Ｂｍ…電流ブースタ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving circuit for an electro-optical element using organic electroluminescence (hereinafter, referred to as “EL”), and more particularly to a driving method for emitting light with clear and accurate brightness even in a low gradation display area. Regarding improvement.
[0002]
[Prior art]
As a method for driving an electro-optical element such as an EL element, an active matrix driving method that can be driven with low power without crosstalk and that can improve the durability of the electro-optical element is used. Since the EL element emits light at a luminance corresponding to the magnitude of the supplied current, it is necessary to supply an accurate current value to the EL element in order to obtain a desired brightness.
[0003]
FIG. 13 shows a block diagram of a display device based on the active matrix driving method. As shown in FIG. 13, in the display device, scanning lines Vs1 to VsN (N is the maximum number of scanning lines) and data lines Idata1 to IdataM (M are the maximum number of data lines) are arranged in a display area for displaying an image. Pixel circuits Pmn (1 ≦ m ≦ M, 1 ≦ n ≦ N) including EL elements are arranged at intersections of the respective lines. The scanning line Vsn is sequentially selected by the scanning circuit, and a data signal corresponding to the intermediate gradation value is supplied to each data line Idata from the D / A converter.
[0004]
[Patent Document 1]
International Publication WO98 / 36407 pamphlet
[0005]
[Problems to be solved by the invention]
However, in a display device, it takes time to write a low-gradation data signal, and a problem such as insufficient writing may occur.
[0006]
In particular, in a method called a current programming method, which supplies a data signal having a current level corresponding to a gray scale, the above problem becomes remarkable. First, since the value of the program current supplied to the data line corresponds to the gradation displayed by the pixel (dot), the current flowing through the data line is extremely small for a low gradation image. When the current value is small, it takes time to charge / discharge the parasitic capacitance of the data line, so that the time required to program the pixel circuit with a predetermined current value becomes long, and a predetermined writing period (generally, 1 It becomes difficult to complete writing within the horizontal scanning period). As a result, as the luminous efficiency of the EL element increases, the program current becomes smaller and less, and an accurate current value cannot be programmed in the pixel circuit.
[0007]
Further, the current value in the low gradation display region is several tens nA or less, which is a value close to the leakage current of the transistor. For this reason, the influence of the leak current on the program current cannot be ignored, so that the S / N ratio has decreased, and the sharpness in the low gradation display area of the display device has deteriorated.
[0008]
Furthermore, as the resolution of the display increases, the number of data lines increases, the number of connections between the pixel matrix substrate and the external driver / controller increases, and the connection pitch decreases, making it difficult to connect to the pixel matrix substrate. The manufacturing cost of the display device has increased.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides an electronic device, an electronic device, and an electronic device capable of displaying an image with clear and accurate brightness even in a low gradation display region and preventing a cost increase. It is an object of the present invention to provide a driving method.
[0010]
The present invention provides a unit circuit including an electronic element, a data line connected to the unit circuit, and first output means for outputting a current or voltage corresponding to a data signal supplied from outside as a first output. A second output means for outputting a second output corresponding to the magnitude or level of the first output; and a first current from the first output means or a second output from the second output means. And a selection supply unit for selecting one or both and supplying the data line to the data line.
[0011]
Here, the selection supply unit may include at least one switching element. This switching element prohibits or permits one or both of the first output and the second output. In addition to the switching element, a configuration capable of realizing a function of making the output capability of the selection supply unit variable within a predetermined writing period by an addition circuit or the like may be provided.
[0012]
Further, the data line may include a load unit that receives a current flowing through the data line. At this time, the ratio between the constant current driving capability in the unit circuit and the current receiving capability in the load device is substantially equal to the ratio between the current supply capability in the first output device and the current supply capability in the second output device. Is preferably set to. Further, it is preferable that the load means is provided at the end of the data line as viewed from the second output means. The output means and the load means face each other via a unit circuit. Further, it is preferable that the load means is configured to receive a current flowing through the data line when the selection supply means selects and supplies the second current from the second output means to the data line. . This is a means for receiving a current other than flowing in the unit circuit when the second current is a large current.
[0013]
Further, the selection supply unit may be configured to select and supply only the first output from the first output unit to the data line at least for a predetermined period at the end of an output period in which an output is to be supplied to the electronic element. Good.
[0014]
Further, the selection supply means may be configured to select at least the second output from the second output means and supply the selected output to the data line during at least the first predetermined period of the output period in which the output is to be supplied to the electronic element. Good.
[0015]
Here, it is preferable that the second output means is configured to be able to output the second output having an output value larger than the output value of the first output. This is preferable for reliably programming the current with a large current and improving the S / N.
[0016]
Further, the selection supply means selects at least the second output from the second output means and supplies it to the data line for a predetermined period at the beginning of the output period in which the output is to be supplied to the electronic element. During the predetermined period, at least the first output from the first output means may be selected and supplied to the data line.
[0017]
The selection supply means is configured to be able to supply the output from the first output means and the second output means at substantially the same location on the data line.
[0018]
The second output means may be configured to output a current or a voltage corresponding to a data signal supplied from the outside as the second output. With such a configuration, the output value of the second output can be set to an arbitrary value based on the data.
[0019]
Here, a plurality of output supply means including a first output means, a second output means, and a selection supply means are provided for one data line, and one output supply means outputs a current value or a voltage value based on a data signal. While storing, at least one other output supply means may supply an output to the data line.
[0020]
At this time, each output supply unit sets two preceding and succeeding horizontal scanning periods in the plurality of horizontal scanning periods as a period for supplying the output to the data line, and sets the remaining horizontal scanning periods as a period for controlling the unit circuit. Is also good.
[0021]
Further, in this configuration, a predetermined number of unit circuits form one set, and in each of the sub-periods obtained by dividing the horizontal scanning period by a predetermined number, each electronic device performs a current value or a voltage value based on a corresponding data signal. May be configured to be stored.
[0022]
In addition, a pair of unit circuits are connected to one data line, and each unit circuit is connected to one of a pair of control lines for controlling the output of each electronic element, May be configured to be able to supply control signals having opposite or adjacent phases to each other. A control signal having an adjacent or adjacent antiphase portion drives adjacent electronic elements in the data line direction in opposite phases within a short period of time without any visual difference, for example, to compensate for intermittent pulse driving. It is.
[0023]
Here, for example, a pulse having a predetermined duty ratio can be continuously output to the control line. The drive period of the electronic element can be changed by changing the duty ratio.
[0024]
Further, the pair of control lines may cross each adjacent unit circuit. By crossing, the electronic elements adjacent in the control line direction are driven in opposite phases within a short time in which there is no visually difference, and for example, it is possible to compensate for intermittent pulse driving.
[0025]
Here, a predetermined number of unit circuits constitute one set, and a pair of control lines may cross each adjacent set of unit circuits. This is a purpose of compensating for a predetermined number of unit circuit units, for example, a case where a unit circuit is a pixel circuit and color display using a plurality of primary colors is performed in a color pixel unit that is a combination of pixel circuits of a plurality of primary colors.
[0026]
Here, the electronic element of the present invention may be a current driving element. Further, the electronic element of the present invention may be an electro-optical element.
[0027]
Here, the term "electro-optical element" generally means an element that emits light by an electric action or changes the state of external light, and includes both an element that emits light by itself and an element that controls the passage of external light. Including. For example, the electro-optical element includes an EL element, a liquid crystal element, an electrophoretic element, and an electron emission element (FED) that emits light by applying electrons generated by application of an electric field to a light emitting plate.
[0028]
Here, it is preferable that the electro-optical element is a current driving element, for example, an electroluminescence (EL) element. An “electroluminescence element” refers to holes injected from an anode and electrons injected from a cathode by applying an electric field, regardless of whether the luminescent substance is organic or inorganic (such as Zn: S). Generally, those utilizing the electroluminescence phenomenon of causing a light-emitting substance to emit light by recombination energy when recombination occurs. Further, the electroluminescent element may include, as a layer structure sandwiched between the electrodes, one or both of a hole transport layer and an electron transport layer in addition to a light emitting layer formed of a light emitting substance. Specifically, as a layer structure, in addition to the cathode / light-emitting layer / anode, the cathode / light-emitting layer / hole transport layer / anode, cathode / electron transport layer / light-emitting layer / anode, or cathode / electron transport layer / light-emitting layer A layer structure such as / hole transport layer / anode can be applied.
[0029]
The present invention is also an electronic device including the electronic device of the present invention. Here, the “electronic device” is not limited, for example, a television receiver, a car navigation device, a POS, a personal computer, a head mounted display, a rear or front type projector, a fax device with a display function, an electronic information board, It refers to information panels of transport vehicles, game devices, operation panels of machine tools, electronic books, and portable devices such as digital cameras, portable TVs, DSP devices, PDAs, electronic organizers, mobile phones, and video cameras.
[0030]
According to the present invention, in a method for driving an electronic device for supplying an output to a unit circuit including an electronic element, a step of outputting, as a first output, a current or a voltage corresponding to a data signal supplied from the outside, Outputting a second output corresponding to the magnitude of one output, selecting one or both of the first output and the second output, and supplying the selected output to a data line connected to the unit circuit; It is a driving method of an electronic device including:
[0031]
Here, in the step of supplying to the data line, only the first output may be selected and supplied to the data line at least for a predetermined period at the end of the output period in which the output is to be supplied to the electronic element.
[0032]
Here, in the step of supplying to the data line, at least the second output may be selected and supplied to the data line during at least the first predetermined period of the output period in which the output is to be supplied to the electronic element.
[0033]
Here, in the step of outputting the second output, the second output having a larger output value than the output value of the first output may be configured to be output.
[0034]
Here, in the step of supplying to the data line, at least the second output is selected and supplied to the data line during the first predetermined period of the output period in which the output is to be supplied to the electronic element, and the predetermined period at the end of the output period is selected. May select at least the first output and supply it to the data line.
[0035]
Here, in the step of outputting the second output, a current or a voltage corresponding to the data signal supplied from the outside may be output as the second output.
[0036]
Here, in at least one of the step of outputting the first output and the step of outputting the second output, the step of storing a current value or a voltage value before outputting the first output or the second output is performed. You may have.
[0037]
Here, when a plurality of output supply sets including the first output and the second output can be output to one data line, the step of storing the current value or the voltage value in one output supply set is executed. In the other at least one output supply set, the step of outputting to the data line is performed.
[0038]
Here, there may be provided a step of executing each step in two preceding and succeeding horizontal scanning periods in the plurality of horizontal scanning periods, and controlling the unit circuit, which is executed in the remaining horizontal scanning periods.
[0039]
Here, in the step of storing the current value or the voltage value, the current value or the voltage value based on the corresponding data signal may be stored in each of the sub-periods obtained by dividing the horizontal scanning period by a predetermined number.
According to the present invention, a pair of unit circuits each including an electronic element are connected to one data line, and each of the unit circuits includes one of a pair of control lines for controlling an output of each of the electronic elements at a predetermined duty ratio. An electronic device, wherein one of the control lines is connected to the control line, and the control line is configured to be able to supply a control signal having an opposite phase portion adjacent to or adjacent to the control line.
The present invention is a method of driving an electronic device, wherein adjacent unit circuits or a set of unit circuits are controlled at a predetermined duty ratio such that their active periods have adjacent or adjacent antiphase portions.
[0040]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, a preferred embodiment of the present invention will be described with reference to the drawings as an example. The following embodiments are merely examples of the embodiments of the present invention, and do not limit the scope of the present invention.
[0041]
<First embodiment>
Embodiments described herein relate generally to an electro-optical device including a drive circuit using an EL element as an electro-optical element. FIG. 1 shows a block diagram of the entire electronic apparatus including the electro-optical device.
[0042]
As shown in FIG. 1, the electronic device has a function of displaying a predetermined image by a computer, and includes at least a display circuit 1, a drive controller 2, and a computer device 3.
[0043]
The computer device 3 is a general-purpose or dedicated computer device, and outputs data (gradation display data) for displaying a gradation represented by an intermediate value for each pixel (dot) to the drive controller 2. It has become. In the case of a color image, the intermediate gradation for the dots for displaying each primary color is designated by gradation display data, and the synthesis of the intermediate gradation of the designated dots of each primary color is expressed as the color of a specific color pixel.
[0044]
The drive controller 2 is formed on, for example, a silicon single crystal substrate, and includes at least a D / A converter 21 (first and second output units in the present invention), a display memory 22, and a control circuit 23. The control circuit 23 controls transmission and reception of gradation display data to and from the computer device 3 and can output various control signals to each block of the drive controller 2 and the display circuit 1. The display memory 22 stores gradation display data for each pixel supplied from the computer device 3 in correspondence with the address of the pixel (dot). The D / A converter 21 is composed of D / A converters (D / Aa, D / Ab) having two large and small current output capacities per output, and is read from the address of each pixel in the display memory 22. The gray scale display data, which is digital data, is converted to a corresponding current value with high accuracy. The D / A converter 21 can simultaneously output the number of data lines (the number of dots in the horizontal direction) Iout at a predetermined timing. The drive circuit 2 and the display circuit 1 include the electronic device of the present invention. The combination of the display circuit 1 and the drive controller 2 has an image display function, and corresponds to the electronic apparatus of the present invention including the presence or absence of the computer device 3.
[0045]
The display circuit 1 is composed of, for example, a low-temperature polysilicon TFT or an α-TFT, and has a select line Vsn (1 ≦ n ≦ N (N is the number of scanning lines)) in a horizontal direction and a vertical direction in a display region 10 for displaying an image. And data lines Ioutm (1 ≦ m ≦ M (M is the number of data lines (the number of columns)) ”. A pixel circuit Pmn is arranged at each intersection of the select line Vsn and the data line Ioutm. Further, the display circuit 1 includes scanning circuits 11 and 12 for selecting any one of the select lines, and a current booster circuit B for driving the data lines. Further, a light emission control line Vgn (not shown) for controlling light emission in each pixel circuit Pmn corresponding to the select line and a power supply line (not shown) for supplying power to each pixel circuit corresponding to the data line. Are arranged in the display area 10. The light emission control line corresponds to the control line of the present invention. The scanning circuits 11 and 12 can select one of the select lines Vsn in accordance with the control signal from the control circuit 23, and can output the light emission control signal to the light emission control line Vgn. The current booster circuit B corresponds to the load means of the present invention, and includes a current booster circuit Bm corresponding to the data line Ioutm. Although the current booster circuit B is provided on the opposite side of the data line when viewed from the D / A converter 21, the preferred operation and effect are obtained, but the current booster circuit B is placed on the data line so as not to change the total driving capability of the current booster circuit B. May be configured to be distributed.
[0046]
In the above configuration, the gradation display data of each pixel read from the display memory 22 is converted into a corresponding current value in the D / A converter 21. When one of the select lines Vsn is selected by the scanning circuits 11 and 12, the program current output to each data line Ioutx is supplied to the pixel circuit Pxn (1 ≦ x ≦ M) connected to the select line. It is to be written.
[0047]
Next, a basic operation of the first embodiment of the present invention will be described with reference to FIG. FIG. 2 shows, in dots (pixels) arranged in a matrix, a pixel circuit Pmn selected by a select line Vsn corresponding to a data line, and constant current output means CIm and a current booster circuit Bm for supplying current thereto. This is illustrated. The constant current output circuit CIm includes two D / A converters including first and second constant current output circuits D / Aa and D / Ab, and outputs the program current (the first constant current output circuit D / Aa outputs the program current). The second constant current output circuit D / Ab outputs a larger boost current and / or the program current. The boost current can be, for example, several times or more, preferably several tens times or more, the program current.
[0048]
As shown in FIG. 2, in the present embodiment, the control circuit causes at least the boost current to be supplied in the first half of the current program period for supplying the program current to the pixel circuit Pmn, and the program is performed in the second half of the current program period. Supply current. Specifically, in the first half of the current programming period, the first switching element Swa that supplies the selective supply unit is turned off, the second switching element Swb is turned on, and the current booster circuit Bm is operated to operate the second constant current. The boost current generated by the output circuit D / Ab is supplied to the data line Ioutm. At this time, the ratio of the constant current output capability between the first constant current output circuit D / Aa and the second constant current output circuit D / Ab is made equal to the ratio of the current receiving capability between the pixel circuit Pmn and the current booster circuit Bm. In this case, the voltage of the data line changes in a time corresponding to the output current value and the parasitic capacitance value of the data line, and stabilizes near the voltage value which should be originally reached when the program current is supplied. At this time, the second switching element Swb is cut off, the first switching element Swa is turned on, and the program current generated with high accuracy by the first constant current output circuit D / Aa is supplied to the data line Ioutm. By this operation, the voltage Vgs between the gate and the source of the transistor T1 (FIG. 3) in the pixel circuit, which reaches when the first constant current output circuit D / Aa supplies the program current with the pixel circuit as a load, quickly and accurately. You can do it.
[0049]
As described above, according to the present invention, in the first half of the current programming period, by supplying a large current proportional to the program current which is several times the program current or more, the case where only the program current is supplied or the data line is precharged for a certain period of time is provided. The voltage of the data line Ioutm can be made to reach the vicinity of the predetermined voltage earlier than in the method described above. Further, in the latter half of the current programming period, the current booster circuit is turned off, and only the original program current generated with high accuracy by the silicon drive controller 2 is supplied to the pixel circuit, so that an accurate program current value is finally programmed. Can be done.
[0050]
In the present embodiment, only the boost current is allowed to flow in the first half, but in consideration of the fact that the program current is smaller than the boost current, the program current is simultaneously supplied during the boost current supply period. The pixel circuit may not be connected to the data line.
[0051]
FIG. 3 shows a more specific configuration of the driving circuit. FIG. 3 shows one pixel circuit Pmn arranged in a matrix, and a constant current output circuit CIm and a current booster circuit Bm for supplying a current corresponding to gradation display data to the pixel circuit.
[0052]
The pixel circuit Pmn includes a circuit that holds a current value of a program current supplied from the data line and drives the electro-optical element with the held current value, that is, a circuit corresponding to a current programming method for causing the EL element to emit light. ing.
[0053]
The pixel circuit includes an analog current memory (T1, T2, C1), an EL element OELD, a switching transistor T3 for connecting the analog current memory to the data line, and a switching transistor for connecting the analog current memory to the EL element. And T4 are connected as shown in FIG.
In the configuration of the pixel circuit, when the select line Vsn is selected during the current programming period, the transistors T2 and T3 are turned on. When the transistors T2 and T3 are turned on, the transistor T1 reaches a steady state after a time corresponding to the program current, and the voltage Vgs corresponding to Ioutm is stored in the capacitor C1. In the display period (light emitting period), the select line Vsn is set to the non-selected state, the transistors T2 and T3 are turned off, the constant current on the data line is once cut off, and then the light emitting control line Vgn is selected. As a result, the transistor T4 becomes conductive, and the constant current Iout corresponding to the voltage Vgs stored in the capacitor C1 is supplied to the organic EL element via the transistors T1 and T4, and the organic EL element has a luminance corresponding to the program current. The element OELD emits light.
[0054]
Note that the pixel circuit illustrated in FIG. 3 is an example, and another circuit configuration can be applied as long as current programming is possible.
[0055]
The constant current output circuit CIm includes a pair of D / A converters including a first current output circuit D / Aa and a second current output circuit D / Ab, and either one of a boost current or a program current larger than a program current or Both are configured to be selectively supplied. Specifically, a first current output circuit D / Aa for supplying a program current and a second current output circuit D / Ab for supplying a boost current are connected in parallel to a data line Ioutm. Have been. The ratio of the current driving capability of the first current output circuit D / Aa to the current driving capability of the second current output circuit D / Ab is equal to the ratio of the current driving capability of the transistor T1 in the pixel circuit to T33 in the current boost circuit. It is preferable that the setting is made as follows. At this time, the transistors T1 and T33 are set to operate in the saturation region by the transistors T2 and T31. By making the current driving capability ratios equal, the data line voltage reached when the second current output circuit D / Ab supplies the boost current to the data line using the current booster circuit as a load means can be used with the pixel circuit as a load. It can be set to a value substantially equal to the gate-source voltage Vgs of the transistor T1 which is reached when the first current output circuit D / Aa supplies the program current. Since the current booster circuit can have a large transistor size without being restricted by the dot area, the boost current can be several times to several tens times or more the program current in all gradations. As a result, the voltage of the data line and the gate-source voltage Vgs of the transistor T1 can be quickly changed to a predetermined value even in a low gradation region where the program current is small.
[0056]
The current booster circuit Bm in the current booster B has a configuration for flowing a boost current to the data line in cooperation with the constant current output circuit CIm in the D / A converter 21. Specifically, it includes transistors T31 to T33. The transistor T33 is a booster transistor, and the transistor 31 is a switch element for turning on the booster transistor T33 in a constant current region according to the booster enable signal BE. The transistor 32 forcibly discharges the charge stored in the gate of the booster transistor T33 when the charge-off signal is supplied, and completely shuts off the booster transistor T33. As described above, the ratio between the current output capability of the booster transistor T33 and the current output capability of the transistor T1 of the pixel circuit is determined by the current output capability of the second current output circuit D / Ab and the current output capability of the first current output circuit D / Aa. It is preferable to make the ratio equal to the capacity.
[0057]
In this configuration, gray scale display data of dots (pixels) corresponding to each scanning period is output from the display memory 22 simultaneously for one horizontal line to each display memory output Mdata. The two current output circuits D / Aa and D / Ab receive the grayscale display data, and generate a program current and a boost current based on a common reference current source (not shown). When the write enable signal WEa or WEb is supplied, the transistor TIa or TIb is turned on, and each current output conversion circuit outputs a program current or a boost current to the data line at the same time.
[0058]
Next, the detailed operation of the first embodiment shown in FIG. 3 will be described with reference to the timing chart of FIG. The timing chart of FIG. 4 mainly shows one horizontal scanning period H for performing a current program among a plurality of horizontal scanning periods constituting a frame period for image display for the scanning line n. . This 1H period corresponds to a current programming period. In the current programming period, the control circuit sets the light emission control line Vgn to a non-selected state and stops the light emission of the organic EL element OELD. The gray scale display data corresponding to each pixel is output to the display memory output line Mdata every scanning period.
[0059]
Now, at time t1, when the display memory output line Mdatam transmits the grayscale display data Dm (n-1) related to the pixel Pm (n-1), the D / A converter (current output circuit) responds by receiving this. To generate a program current and a boost current.
[0060]
From time t2, the first half of the current programming period for the scanning line n starts. The control circuit sets the write enable signal WEb to the enabled state after time t2. As a result, a boost current is output from the second current output circuit D / Ab and output to the data line Ioutm. Since the write enable signal is simultaneously supplied to all the pixels on the scanning line n, respective currents are output to the data line Ioutm of each pixel. This boost current allows the voltage of the data line to reach the vicinity of the target current value in a short time even when the display gradation is small, that is, when the target current value is small and programming takes time. When the boost period ends at time t3, the control circuit disables the write enable signal WEb for the boost current and stops the supply of the boost current from the second current output circuit D / Ab. Then, the enable line WEa is set to the enabled state, and at the same time, the select line Vsn is set to the selected state. During the latter half of the remaining current program period (time t3 to t4), the current supply to the pixel circuit Pmn is performed only by the program current. To do. This allows the final target current value to be accurately programmed.
[0061]
When the current programming period ends at time t4, the control circuit sets the light-emission control line Vgn to the selected state at the same time as setting the select line to the non-selection state, and allows the current to flow to the organic EL element OELD of the pixel circuit Pmn to shift to the display period. At this time, since the programming with the new current value is completed in the pixel circuit Pmn, the current is supplied to the EL element OELD with the new current value, and the organic EL element OELD emits light with the new luminance corresponding to the current. As a result, the gradation of the pixel Pmn is displayed depending on the difference in luminance.
[0062]
As described above, according to the first embodiment, even in the low gradation display area where the program current is small, the boost current larger than the program current value is used. A clear image can be displayed.
[0063]
Note that, by using the method of the first embodiment, a program current can be written to the pixel circuit at high speed. For example, a current latch incorporating the drive circuit system of the present invention between the D / A converter and the pixel circuit can be used. Is provided, it becomes possible to write a program current corresponding to a plurality of pixels in a time-division multiplexed manner. As a result, the number of data lines connecting the drive controller 2 and the display circuit 1 shown in FIG. 1 can be significantly reduced. This is the second embodiment of the present invention described below.
[0064]
<Embodiment 2>
As described above, the second embodiment of the present invention includes a further developed aspect of the electronic device and the electronic apparatus as described in the first embodiment.
[0065]
FIG. 5 shows a specific configuration of the electronic device according to the second embodiment, and FIG. 8 shows a timing chart for explaining the operation thereof. FIG. 5 shows one color pixel PmnC for performing color display, a current latch circuit Lm for supplying a current to the color pixel, a D / A converter CIm, and a current booster circuit Bm. The blocks (indicated by broken lines) of each pixel circuit, current booster circuit, and constant current output circuit (D / A converter) CIm are the same as those in the first embodiment, so that the description will be simplified. FIG. 7 shows a circuit example of the current latch circuit Lm.
[0066]
This embodiment differs from the configuration of the first embodiment in the following points. First, a current latch circuit Lm is newly provided between the D / A converter CIm and the pixel circuit Pmn. That is, an electronic device that operates according to the driving method of the present invention includes the D / A converter CIm, the current latch circuit Lm, the pixel circuit PmnC, and the current booster circuit Bm.
[0067]
The current latch circuit Lm has a function as booster current supply means cooperating with the D / A converter CIm, and a function of latching and outputting a constant current output from the D / A converter CIm. The current latch circuit Lm converts an electric signal corresponding to the final program current, which has been time-division multiplexed and serialized and transmitted between the D / A converter CIm and the current latch Lm, into parallel. And a double buffer function to ensure the maximum time for current programming in the pixel circuit. In particular, the second embodiment shows an example in which three primary colors for color display, R (red), G (green), and B (blue) gradation display data are treated as one unit. However, the present invention is not limited to this.
[0068]
The color pixel PmnC is configured by a pixel circuit of the number of primary colors. Here, one color pixel PmnC is configured by pixel circuits PmnR, PmnG, and PmnB respectively corresponding to R (red), G (green), and B (blue). Each pixel circuit has the same circuit configuration, and holds the current value of the program current supplied from the data line as shown in the first embodiment of the present invention, and controls the electro-optical element, that is, the EL element by the held current value. A circuit corresponding to a current programming method for emitting light is provided.
[0069]
The current booster circuits BmR, G, and B have the same circuit configuration as the circuit shown in the first embodiment, and have a configuration for flowing a boost current to the data line in cooperation with the current latch circuit Lm. . The ratio of the current output capability of the booster transistor T33 to the current output capability of the transistor T1 of the pixel circuit is determined by the ratio of the current output capability of the boost current output transistor T20 of the current latch circuit Lm to the current output capability of the program current output transistor T10. It is preferable to keep them equal.
[0070]
As described above, in the configuration of the electronic device according to the second embodiment, one horizontal period is divided into three periods from a display memory (not shown) (see FIG. 1), and the R, G, and B gray scale display data are applied to each display memory output line Mdatam. Is output in a time-sharing manner. In the D / A converter CIm, the gray scale display data is received by two D / A converters, a first current output circuit D / Aa and a second current output circuit D / Ab, and a common reference current source ( (Not shown) to generate a program current and a boost current. When the write enable signal WEa or WEb is supplied for each time division period, in the D / A converter CIm, the transistor T10 or T20 becomes conductive as described with reference to FIG. The current or the boost current is output to the serial data line Sdata as analog display data. As in the first embodiment, a boost current is supplied to the current latch Lm to each serial data line Sdatam in the first half of the time-divided period. In the latter half of the period, only the program current is supplied, and an accurate current value is temporarily held in the current latch Lm. As a result, the program current can be quickly and accurately transmitted from the drive controller 2 to the display circuit 1, and the number of connection terminals can be reduced in proportion to an arbitrary time division multiplicity (here, 1/3).
[0071]
Here, the double buffer structure in the current latch circuit Lm according to the second embodiment will be described in detail. The operation principle of the double buffer according to the present embodiment will be described with reference to FIG. The current latch circuit Lm has a double buffer structure in which two similar circuits are arranged to be able to output current to one data line Ioutm. A pair of current latch circuits is provided corresponding to one data line. That is, the current latch circuit groups Lmx and Lmy are connected in parallel to the data line Ioutm. In FIG. 5, the current latch circuit group Lmx includes current latch circuits LmRx, LmGx, and LmBx, and the current latch circuit group Lmy includes current latch circuits LmRy, LmGy, and LmBy. The pair of current latch circuit groups Lmx and Lmy are connected to the same serial data line Sdatam, but the analog data output to the serial data line by latch enable signals Lex and LEy enabled at different timings. Is configured to be latchable. Even within the same current latch circuit group, current latch circuits of different pixels (for example, LmRx and L (m + 1) Rx) are connected to different serial data lines Sdata. The control circuit 23 (see FIG. 1) adjusts the timing of each of the write enable signal WE and the latch enable signal LE so that while one latch circuit group latches the input analog data, the other latch circuit Control is performed so that the group outputs the program current to the data line Iout. That is, in the first scanning period in FIG. 6, the write enable signal WEx is in the non-permitted state and the latch enable signal LEx is in the permitted state, so that the current latch circuit group Lmx latches the analog data of the serial data Sdatam. On the other hand, in the first scanning period, the write enable signal WEy is in the enabled state and the latch enable signal LEy is in the non-enabled state, so that the current latch circuit group Lmy inhibits data latching while being latched internally. The current value corresponding to the analog data is output to data lines IoutmA and IoutmB. In the subsequent second scanning period, the relationship between the latch and the current output is reversed between the two current latch circuit groups. By repeating this operation, the current program time for one pixel can be secured for one scanning period, so that the booster-type pixel circuit program of the present invention can effectively function even in a TFT circuit with a slow switching speed.
[0072]
Next, a detailed operation of the second embodiment shown in FIG. 5 will be described with reference to the timing chart of FIG. 8 and FIG. The timing chart of FIG. 8 shows that, for the scanning line n, two horizontal scanning periods (H) for transmitting analog display data and performing current programming among a plurality of horizontal scanning periods H constituting a frame period for image display. 2H). 1H in the latter half of the 2H period corresponds to a current programming period. In the present embodiment, during this current programming period, the control circuit keeps the light emission control line Vgn in a non-selected state and stops the light emission of the organic EL element OELD.
[0073]
Analog display data corresponding to the gradation of each primary color is time-divisionally output to the serial data line Sdatam. The first half period (time t1 to t4) of the 2H in which the latch process is performed is time-divided by the multiplicity of the serial data line (here, three primary colors). In each time-divided period, the control circuit outputs a latch enable signal so as to latch data corresponding to each primary color.
[0074]
That is, when analog display data related to red is transmitted to the serial data line Sdatam at the time t1, the latch enable signal LERb is enabled. As a result, the transistors T21 and T22 in LmRx in the current latch circuit group Lmx conduct, and the boost current of the analog display data DmnR flows from the serial data line Sdatam to the transistor T20. When the latch enable signal LERb enters the non-permitted state, the gate-source voltage of the transistor T20 at that time is held in the capacitor C3. Thereafter, the latch enable signal LERa is enabled and the serial data line Sdatam is switched to the program current of the analog display data DmnR. At the time point t2 when the latch enable signal LERa becomes the non-permission state, the gate-source voltage for supplying the transistor T10 with a more accurate program current is held in the capacitor C2. When the latching of the current corresponding to red is completed, the current corresponding to green DmnG is latched from time t2, and the current corresponding to blue DmnB is latched from time t3. When the three primary colors are latched, the first half of the current programming period ends. On the other hand, in the current latch circuits LmRy, LmGy, and LmBy, between the times t1 and t4, the write enable signals WEby and WEay are enabled before and after the write enable signals WEby and WEay, and the analog display data Ioutm (n -1) Supply R, Ioutm (n-1) G, Ioutm (n-1) B.
[0075]
Next, from time t4, a current programming period from the current latch circuit group Lmx to the pixel circuit PmnC starts. The control circuit sets the write enable signal WEbx to the enabled state after time t4. As a result, a boost current is output from the transistor T20 to a time before the time t6 and is output to the data line Ioutm. At time t4, the latching of the current values for all the primary colors is finished, and this write enable signal is supplied simultaneously for all the primary colors, so that the respective currents are output to the data lines IoutmR, G, B of each primary color. Is done. The boost current allows the gate voltage of the transistor T1 to reach the vicinity of the target current value in a short time even when the display gradation is small, that is, when the target current value is small and programming takes time. When the boost period ends before the time t6, the control circuit disables the write enable signal WEbx for the boost current and stops the supply of the boost current from the transistor T20. Thereafter, the control circuit selects the select line Vsn at the same time as the write enable signal WEax enters the enable state, and sets the current write to the pixel circuit to the enable state. In the remaining period (t6-t7) of the current programming, the current is supplied to the pixel circuit PmnC only by the programming current. This allows the final target current value to be accurately programmed.
[0076]
Incidentally, in the current latch circuit group Lmy, the same operation as that of the current latch circuit group Lmx described above is performed at a timing shifted by one scanning period, and latching and writing of the program current are performed.
[0077]
When the current programming period ends at time t7, the control circuit sets the light emission control line Vgn to the selected state, and supplies a current to the organic EL element OELD of the pixel circuit Pmn to shift to the display period. At this time, since the programming with the new current value from the corresponding data line has been completed in the pixel circuits PmnR, G, and B of the respective primary colors, the current is supplied with the new current value and the new luminance corresponding to the new current value is supplied. The organic EL element OELD of the corresponding color emits light. As a result, the light emission color of the color pixel PmnC changes due to the difference in luminance between the three primary colors, and light can be emitted in a new color.
[0078]
As described above, according to the present embodiment, the number of data lines for connecting the drive controller 2 and the display circuit 1 can be significantly reduced, and the connection can be made at a low density with a dot pitch of 1/10 or less, thereby reducing the manufacturing cost. This makes it possible to increase the display reliability without increasing the reliability and the connection pitch.
[0079]
<Embodiment 3>
The third embodiment of the present invention has a further developed mode in addition to the second embodiment in order to expand the gradation (luminance) adjustment range which is the object of the present invention. In particular, in the third embodiment, focusing on the fact that the organic EL element can perform high-speed switching on the order of μsec, the organic EL element is controlled by using the light emission control line Vgn of the pixel circuit shown in the first and second embodiments. It is characterized by pulse driving.
[0080]
FIG. 9 is a block diagram of the drive circuit according to the third embodiment, FIG. 10 is a diagram illustrating the principle of the third embodiment, and FIG. 11 is a timing chart of the drive circuit according to the third embodiment. 9 and 11, the difference from the second embodiment is the control method of the light emission control lines Vgn and Vg (n-1) of the pixel circuit and the connection to the pixel circuit. In FIG. 9, the emission control lines Vgn and Vg (n-1) intersect for each color pixel between two adjacent scanning lines n and n-1. The light emission period of the color pixels adjacent in the horizontal and vertical directions is controlled by different light emission control lines. Between the adjacent light emission control lines Vgn and Vg (n-1), pulse light emission control signals whose light emission periods are close to or adjacent to each other are supplied during the display period. The number of pulses of the pulse emission control signal is preferably plural in one frame period, but may be a single pulse. The other circuit configurations and operations are the same as those of the second embodiment, and thus the description is omitted.
[0081]
The third embodiment has the following features on the operation principle. Based on FIG. 10, the operation principle of light emission pulse control in the present embodiment will be described. In the present embodiment, the control circuit 23 (see FIG. 1) supplies pulses (light emission control signals) having opposite phases adjacent or adjacent to each other during each display period. With such a configuration, between the pixels Pxn and Px (n−1) adjacent in the vertical (column) direction, the supplied pulses have adjacent or adjacent opposite phase portions. Further, a pair of light emission control lines Vgn and Vg (n + 1) corresponding to the pair of scanning lines intersect for each adjacent color pixel. With such a configuration, the pulses supplied between the color pixels PmnC and P (m + 1) nC adjacent in the horizontal (row) direction have adjacent or adjacent opposite phase parts. For this reason, even if the organic EL element is flickered to near the frame frequency by the light emission control line, the fluctuation region of the brightness becomes a checkered pattern, and the fluctuation of the brightness is compensated for by the adjacent pixels. Can be prevented. Further, the fluctuation of the pixel power supply voltage due to the ON / OFF of the pixel can be offset, and the deterioration of the display uniformity can be reduced.
[0082]
In the present embodiment, the control circuit controls to continuously output a pulse having a predetermined duty ratio to the light emission control line during the display period. In this case, flicker does not occur even if the frequency of the pulse output to each light emission control line Vgn is changed because the above-described flicker prevention measures are taken. Further, the brightness of the pixel can be adjusted by changing the duty ratio (pulse width). In the low gradation display area where the brightness of the pixel is low, the current value to be programmed is reduced, so that the S / N may be reduced and an unclear image may be displayed. Brightness can be reduced by the frequency and the duty ratio. This means that the brightness of the entire display screen can be adjusted by changing the pulse frequency and the duty ratio of the light emission control line without changing the program current value. Therefore, it is not necessary to reduce the program current even in the low gradation display area and the low luminance area, so that a clear image can be displayed at a high S / N ratio.
This configuration may be used independently of the boost program schemes of the first and second embodiments, but it is possible to obtain a wider range of gradation (brightness) adjustment by using the boost program scheme than in the single use.
[0083]
Next, the detailed operation of the third embodiment shown in FIG. 9 will be described with reference to the timing chart of FIG. The timing chart of FIG. 11 is based on two horizontal scanning periods H for performing current programming among a plurality of horizontal scanning periods constituting a frame period for image display for the scanning lines n and n−1. It is shown.
[0084]
As exemplified in FIG. 11, the pulse driving cycle is suitably set from several μs to a fraction of the frame cycle according to the display request. As a result, the average luminance of the pixel is reduced, and thus the program current value can be preferably increased in order to obtain the same luminance (gradation) as compared with the case where no pulse driving is performed.
[0085]
In each of the current latch circuits Lmx and Lmy, one of the 2H periods is a latch processing period, and the other is a period for outputting a current latched for current programming to the data line. In the 2H latch processing period and the current output period (current program period), the control circuit keeps the light emission control line Vgn in a non-selected state and stops the light emission of the organic EL element OELD. However, the period during which light emission must be strictly stopped is a current program period in which a current is supplied to the pixel circuit, and the light emission process in the pixel circuit may be continued in parallel with the latch process for the current latch circuit. For this reason, the control circuit may vary the period in which light emission is stopped by the light emission control signal for each scanning line. When the current programming period ends, the control circuit sets the light emission control line Vgn to the selected state and allows a current to flow to the organic EL element OELD of the pixel circuit Pmn.
[0086]
According to the third embodiment, the phase of the pulse of the light emission control signal output between the light emission control lines Vgn and Vg (n-1) is reversed. Therefore, flicker does not occur between the pixels in the vertical direction (PmnC and Pm (n-1) C). Further, since the light emission control lines Vgn and Vg (n-1) intersect for each color pixel, flicker does not occur between pixels in the horizontal direction (PmnC and P (m + 1) nC). Further, the brightness of the display area can be controlled by changing the pulse frequency and the duty of the light emission control signal.
[0087]
<Embodiment 4>
The present embodiment relates to an electronic apparatus provided with an electro-optical device configured using an electro-optical element as an electronic element in the electronic device described in the above embodiment.
[0088]
FIG. 12 shows an example of an electronic apparatus to which the electro-optical device 1 including the electronic device of the present invention can be applied.
[0089]
FIG. 12A shows an example of application to a mobile phone. The mobile phone 30 includes an antenna unit 31, an audio output unit 32, an audio input unit 33, an operation unit 34, and the electro-optical device 1. Thus, the electro-optical device can be used as a display unit of a mobile phone.
[0090]
FIG. 12B shows an example of application to a video camera. The video camera 40 includes an image receiving unit 41, an operation unit 42, an audio input unit 43, and the electro-optical device 1. Thus, the electro-optical device can be used as a viewfinder or a display unit of a video camera.
[0091]
FIG. 12C shows an example of application to a portable personal computer. The computer 50 includes a camera unit 51, an operation unit 52, and the electro-optical device 1. As described above, the electro-optical device can be used as a display unit of a computer device.
[0092]
FIG. 12D shows an example of application to a head-mounted display. The head-mounted display 60 includes a band 61, an optical system housing 62, and the electro-optical device 1. Thus, the present electro-optical device can be used as an image display source in a head-mounted display.
[0093]
FIG. 12E shows an example of application to a rear-type projector. In the projector 70, a light source 72, a combining optical system 73, mirrors 74 and 75 mirrors, a screen 76, and the electro-optical device 1 are provided in a housing 71. Have. Thus, the present electro-optical device can be used as an image display source of a rear type projector.
[0094]
FIG. 12F shows an example of application to a front-type projector. The projector 80 includes an optical system 81 and the electro-optical device 1 in a housing 82, and can display an image on a screen 83. Thus, the present electro-optical device can be used as an image display source of a front type projector.
[0095]
The electro-optical device including the electronic device of the present invention is not limited to the above example, and can be applied to any electronic device to which an active matrix display device can be applied. For example, in addition to the above, a television receiver, a car navigation device, a POS, a personal computer, a facsimile device with a display function, an electronic information board, an information panel of a transport vehicle, a game device, an operation panel of a machine tool, an electronic book, and a mobile phone It can also be used for portable devices such as portable TVs and mobile phones.
[0096]
<Other modifications>
The present invention is not limited to the above embodiments and can be implemented with various changes.
[0097]
For example, in the first to third embodiments, the output capability of the boost current supply circuit, which is the second output means, is changed in accordance with the gradation of the display. The object of the present invention can be achieved even if the output capacity of the second output means is switched in accordance with the range. In this case, the second output means may output a center value of a presumed reaching voltage of the data line. With such a configuration, the current booster circuit can be dispensed with. Further, the second output means operates as a voltage output type D / A converter in the first half of the current program period to bring the data line voltage close to the target voltage by operating the second output means. It is preferable that the first output means be configured to program accurately in the latter part of the current programming period.
A transfer switch circuit which operates at the same timing as the booster transistor T33 shown in FIG. 3 is provided on the same active substrate on which the booster transistor T33 is formed and between the selection supply means and the data line. Alternatively, the first output and the second output may be switched with high timing accuracy.
[0098]
【The invention's effect】
According to the present invention, there are at least the following advantages.
[0099]
According to the present invention, one or both of the first output and the second output are configured to be able to be output, so that the first output or the first output can be output instead of the originally required first output according to the purpose of the drive circuit. In addition, a second output can be supplementarily provided. For example, when the present invention is applied to a display device that requires a current program, even in a low gradation display area where the program current is small, a boost current larger than the program current value is used as an auxiliary to eliminate the influence of noise and sharply. Can be displayed. In addition, since the large current can approach the target current value in a short time, it does not deviate from the target current value, so that an image can be displayed with accurate brightness.
[0100]
According to the present invention, since the output means having the boost current programming function and the double buffer function is provided on the data line, the number of data lines can be significantly reduced. Therefore, for example, when the present invention is applied to a display device having a limited connection pitch, a high-definition display device can be realized.
[0101]
According to the present invention, the pulses supplied between the pixels adjacent in the vertical direction have adjacent or adjacent opposite phase parts, so that even if the pulse width is wide, the fluctuation in brightness is adjacent. Since the pixels complement each other, occurrence of flicker can be prevented. In addition, since a pair of light emission control lines intersect between horizontally adjacent pixels, the supplied pulses have adjacent or adjacent opposite phase parts, so that even if the pulse width becomes wider, the brightness varies. Can be compensated for by adjacent pixels, and flicker can be prevented from occurring as in the vertical direction. Further, the fluctuation of the pixel power supply voltage due to the ON / OFF of the pixel can be offset, and the deterioration of the display uniformity can be reduced. This pulse driving method may be used independently of the first and second embodiments, and this makes it possible to expand the gradation (luminance) adjustment range which is the object of the present invention.
[0102]
As described above, according to the present invention, gradation and display brightness can be accurately controlled over a wider range in response to an improvement in conversion efficiency and an increase in aperture ratio of an electronic element, for example, an electro-optical conversion element. . In addition, since high-speed current programming becomes possible, the present invention is also effective for a high-resolution display.
[Brief description of the drawings]
FIG. 1 is a block diagram of an electronic device according to an embodiment.
FIG. 2 is a diagram illustrating the operation principle of a current boost according to the first embodiment.
FIG. 3 is a circuit diagram of a drive circuit according to the first embodiment.
FIG. 4 is a timing chart in the drive circuit according to the first embodiment.
FIG. 5 is a circuit diagram of a drive circuit according to a second embodiment.
FIG. 6 is a diagram illustrating the operation principle of the current buffer circuit of the double buffer type according to the second embodiment.
FIG. 7 is a configuration example of a current latch circuit according to a second embodiment.
FIG. 8 is a timing chart in the drive circuit according to the second embodiment.
FIG. 9 is a circuit diagram of a drive circuit according to a third embodiment.
FIG. 10 is a diagram illustrating a relationship between pixel circuits in pulse driving according to the third embodiment.
FIG. 11 is a timing chart in the drive circuit according to the third embodiment.
FIG. 12 is an example of an electronic device according to a fourth embodiment.
FIG. 13 is a block diagram of a display device based on an active matrix driving method.
[Explanation of symbols]
Vsn ... select line
Vgn: light emission control line
Idatam: Data line
Pmn: Pixel circuit
PmnC: color pixel
OELD: Organic EL device
Lm: current latch circuit
Bm: Current booster circuit

Claims

電子素子を備える単位回路と、
前記単位回路に接続されたデータ線と、
データ信号に対応した電流または電圧を第１の出力として出力するための第１出力手段と、
前記第１の出力のレベルに対応した電流または電圧を第２の出力として出力するための第２出力手段と、
前記第１出力手段からの前記第１の出力または前記第２出力手段からの前記第２の出力の一方または双方を選択して前記データ線に供給するための選択供給手段と、を備える電子装置。A unit circuit including an electronic element;
A data line connected to the unit circuit,
First output means for outputting a current or voltage corresponding to the data signal as a first output;
Second output means for outputting a current or voltage corresponding to the level of the first output as a second output;
A selection and supply unit for selecting one or both of the first output from the first output unit and the second output from the second output unit and supplying the selected output to the data line. .

前記選択供給手段は、少なくとも一つのスイッチング素子を備える、請求項１に記載の電子装置。The electronic device according to claim 1, wherein the selection supply unit includes at least one switching element.

前記データ線は、当該データ線を流れる電流を受ける負荷手段を備えている、請求項１に記載の電子装置。The electronic device according to claim 1, wherein the data line includes a load unit that receives a current flowing through the data line.

前記単位回路における定電流駆動能力と前記負荷手段における電流受容能力との比が、前記第１出力手段における電流供給能力と前記第２出力手段における電流供給能力との比と実質的に同等である、請求項３に記載の電子装置。The ratio between the constant current driving capability of the unit circuit and the current receiving capability of the load device is substantially equal to the ratio of the current supply capability of the first output device to the current supply capability of the second output device. The electronic device according to claim 3.

前記負荷手段は、前記第２出力手段から見て前記データ線の末端に設けられている、請求項３に記載の電子装置。The electronic device according to claim 3, wherein the load unit is provided at an end of the data line when viewed from the second output unit.

前記負荷手段は、前記選択供給手段が前記第２出力手段からの前記第２の電流を選択しデータ線に供給している場合に、当該データ線を流れる電流を受容するように構成されている、請求項３に記載の電子装置。The load unit is configured to receive a current flowing through the data line when the selection and supply unit selects the second current from the second output unit and supplies the data to the data line. The electronic device according to claim 3.

前記選択供給手段は、前記電子素子に出力を供給すべき出力期間の少なくとも終わりの所定期間は前記第１出力手段からの前記第１の出力のみを選択して前記データ線に供給する、請求項１に記載の電子装置。The said selection supply means selects only the said 1st output from the said 1st output means and supplies it to the said data line at least for the predetermined period at the end of the output period which should supply an output to the said electronic element. 2. The electronic device according to 1.

前記選択供給手段は、前記電子素子に出力を供給すべき出力期間の少なくとも初めの所定期間は少なくとも前記第２出力手段からの前記第２の出力を選択して前記データ線に供給する、請求項１に記載の電子装置。The said selection supply means selects at least the said 2nd output from the said 2nd output means, and supplies it to the said data line at least at the beginning predetermined period of the output period which should supply an output to the said electronic element. 2. The electronic device according to 1.

前記第２出力手段は、前記第１出力手段の出力する前記第１の出力の出力値よりも大きな出力値を有する前記第２の出力を出力可能に構成されている、請求項１に記載の電子装置。2. The device according to claim 1, wherein the second output unit is configured to output the second output having an output value larger than an output value of the first output output from the first output unit. 3. Electronic devices.

前記選択供給手段は、前記電子素子に出力を供給すべき出力期間の初めの所定期間は少なくとも前記第２出力手段からの前記第２の出力を選択して前記データ線に供給し、当該出力期間の終わりの所定期間は少なくとも前記第１出力手段からの前記第１の出力を選択して前記データ線に供給する、請求項１に記載の電子装置。The selection supply unit selects at least the second output from the second output unit and supplies the selected output to the data line during a first predetermined period of an output period in which an output is to be supplied to the electronic element. 2. The electronic device according to claim 1, wherein at least a first output from the first output means is selected and supplied to the data line during a predetermined period at the end of the operation.

前記選択供給手段は、前記データ線の実質的に同一箇所において前記第１出力手段および前記第２出力手段からの出力を供給することが可能に構成されている、請求項１に記載の電子装置。2. The electronic device according to claim 1, wherein the selection supply unit is configured to be able to supply outputs from the first output unit and the second output unit at substantially the same location on the data line. 3. .

前記第２出力手段は、外部から供給されたデータ信号に対応した電流または電圧を前記第２の出力として出力する、請求項１に記載の電子装置。2. The electronic device according to claim 1, wherein the second output unit outputs a current or a voltage corresponding to a data signal supplied from the outside as the second output.

前記第１出力手段、前記第２出力手段、および前記選択供給手段からなる出力供給手段が一の前記データ線に対して複数設けられ、一の前記出力供給手段が前記データ信号に基づく電流値または電圧値を記憶している間に、他の少なくとも一の前記出力供給手段が前記データ線に出力を供給する、請求項１に記載の電子装置。A plurality of output supply means including the first output means, the second output means, and the selection supply means are provided for one data line, and one output supply means is provided with a current value based on the data signal or The electronic device according to claim 1, wherein the at least one other output supply unit supplies an output to the data line while storing the voltage value.

各前記電流供給手段は、複数の水平走査期間中における前後する二つの水平走査期間を前記データ線に対する出力供給のための期間とし、残りの水平走査期間を前記単位回路の制御のための期間とする、請求項１３に記載の電子装置。Each of the current supply units may include two preceding and succeeding horizontal scanning periods in a plurality of horizontal scanning periods as a period for supplying an output to the data line, and a remaining horizontal scanning period as a period for controlling the unit circuit. The electronic device according to claim 13, wherein:

所定数の前記電子装置が一組を構成しており、
前記水平走査期間を所定数で分割したサブ期間のそれぞれにおいて、各前記電子装置が各々対応する前記データ信号に基づく電流値または電圧値を記憶するように構成されている、請求項１４に記載の電子装置。A predetermined number of the electronic devices constitute a set,
15. The electronic device according to claim 14, wherein in each of the sub-periods obtained by dividing the horizontal scanning period by a predetermined number, each of the electronic devices is configured to store a current value or a voltage value based on the corresponding data signal. Electronic devices.

一対の前記単位回路が一の前記データ線に接続されており、各前記単位回路には、各前記電子素子の出力を制御する一対の制御線のいずれか一方が接続されており、
各前記制御線には互いに近接もしくは隣接した逆位相部を有する制御信号が供給可能に構成されている、請求項１に記載の電子装置。A pair of the unit circuits are connected to one data line, and each of the unit circuits is connected to one of a pair of control lines for controlling an output of each of the electronic elements,
2. The electronic device according to claim 1, wherein each of the control lines is configured to be able to supply a control signal having an opposite phase portion adjacent or adjacent to each other.

前記制御線には、所定のデューティ比のパルスが連続的に出力可能に構成されている、請求項１６に記載の電子装置。17. The electronic device according to claim 16, wherein a pulse having a predetermined duty ratio is continuously output to the control line.

一対の前記制御線は、隣接する前記単位回路毎に交差している、請求項１６に記載の電子装置。The electronic device according to claim 16, wherein the pair of control lines cross each adjacent unit circuit.

所定数の前記単位回路が一組を構成しており、
隣接する組の前記単位回路に供給される前記制御信号は、前記隣接する組間で近接もしくは隣接した逆位相を有するように構成されている、請求項１６に記載の電子装置。A predetermined number of the unit circuits constitute a set,
17. The electronic device according to claim 16, wherein the control signals supplied to the adjacent sets of the unit circuits are configured to have close or adjacent opposite phases between the adjacent sets.

請求項１乃至請求項１９のいずれか一項に記載の電子装置において、前記電子素子は、電流駆動素子である電子装置。The electronic device according to any one of claims 1 to 19, wherein the electronic element is a current driving element.

請求項１乃至請求項１９のいずれか一項に記載の電子装置において、前記電子素子は、電気光学素子である電子装置。20. The electronic device according to claim 1, wherein the electronic element is an electro-optical element.

請求項１乃至請求項１９のいずれか一項に記載の電子装置を備えた電子機器。An electronic apparatus comprising the electronic device according to claim 1.

電子素子を備えた単位回路に出力を供給するための電子装置の駆動方法において、
外部から供給されたデータ信号に対応した電流または電圧を第１の出力として出力するステップと、
前記第１の出力のレベルに対応した第２の出力を出力するステップと、
前記第１の出力または前記第２の出力の一方または双方を選択して、前記単位回路が接続されたデータ線に供給するステップと、を備える電子装置の駆動方法。In a method of driving an electronic device for supplying an output to a unit circuit including an electronic element,
Outputting as a first output a current or a voltage corresponding to a data signal supplied from outside;
Outputting a second output corresponding to the level of the first output;
Selecting one or both of the first output and the second output and supplying the selected output to a data line connected to the unit circuit.

前記データ線に供給するステップでは、前記電子素子に出力を供給すべき出力期間の少なくとも終わりの所定期間は前記第１の出力のみを選択して前記データ線に供給する、請求項２３に記載の電子装置の駆動方法。24. The method according to claim 23, wherein in the step of supplying to the data line, only the first output is selected and supplied to the data line for a predetermined period at least at the end of an output period in which an output is to be supplied to the electronic element. A method for driving an electronic device.

前記データ線に供給するステップでは、前記電子素子に出力を供給すべき出力期間の少なくとも初めの所定期間は少なくとも前記第２の出力を選択して前記データ線に供給する、請求項２３に記載の電子装置の駆動方法。24. The method according to claim 23, wherein, in the step of supplying to the data line, at least the second output is selected and supplied to the data line at least at the beginning of an output period in which an output is to be supplied to the electronic element. A method for driving an electronic device.

前記第２の出力を出力するステップでは、前記第１の出力の有する出力値よりも大きな出力値を有する前記第２の出力を出力する、請求項２３に記載の電子装置の駆動方法。24. The method according to claim 23, wherein, in the step of outputting the second output, the second output having an output value larger than an output value of the first output is output.

前記データ線に供給するステップでは、前記電子素子に出力を供給すべき出力期間の初めの所定期間は少なくとも前記第２の出力を選択して前記データ線に供給し、当該出力期間の終わりの所定期間は少なくとも前記第１の出力を選択して前記データ線に供給する、請求項２３に記載の電子装置の駆動方法。In the step of supplying to the data line, at least a second output is selected and supplied to the data line during a first predetermined period of an output period in which an output is to be supplied to the electronic element. 24. The method according to claim 23, wherein at least the first output is selected and supplied to the data line during a period.

前記第２の出力を出力するステップでは、外部から供給されたデータ信号に対応した電流値または電圧値を有する前記第２の出力を出力する、請求項２３に記載の電子装置の駆動方法。24. The method of driving an electronic device according to claim 23, wherein, in the step of outputting the second output, the second output having a current value or a voltage value corresponding to a data signal supplied from outside is output.

前記第１の出力を出力するステップおよび前記第２の出力を出力するステップの少なくとも一方において、前記第１の出力または前記第２の出力を出力する前に、前記電流値または前記電圧値を記憶するステップを備える、請求項２３に記載の電子装置の駆動方法。In at least one of the step of outputting the first output and the step of outputting the second output, storing the current value or the voltage value before outputting the first output or the second output. 24. The method of driving an electronic device according to claim 23, comprising the step of:

前記第１の出力および前記第２の出力からなる出力供給組を一の前記データ線に対して複数組出力可能な場合において、一の前記出力供給組が前記電流値または前記電圧値を記憶するステップを実行している間に、他の少なくとも一の前記出力供給組において、前記データ線に出力するステップを実行する、請求項２９に記載の電子装置の駆動方法。When a plurality of output supply sets including the first output and the second output can be output to one data line, one output supply set stores the current value or the voltage value. 30. The method of driving an electronic device according to claim 29, wherein the step of outputting to the data line is performed in another at least one of the output supply sets while performing the step.

複数の水平走査期間中における前後する二つの水平走査期間において各前記ステップを実行し、残りの水平走査期間において実行される、前記単位回路を制御するステップを備える、請求項３０に記載の電子装置の駆動方法。31. The electronic device according to claim 30, further comprising a step of performing the respective steps in two preceding and succeeding horizontal scanning periods in the plurality of horizontal scanning periods, and controlling the unit circuit performed in the remaining horizontal scanning periods. Drive method.

前記電流値または電圧値を記憶するステップでは、前記水平走査期間を所定数で分割したサブ期間のそれぞれにおいて、各々対応する前記データ信号に基づく電流値または電圧値を記憶する、請求項２９に記載の電子装置の駆動方法。30. The step of storing the current value or the voltage value, wherein in the sub-period obtained by dividing the horizontal scanning period by a predetermined number, a current value or a voltage value based on the corresponding data signal is stored. Driving method of an electronic device.

電子素子を備える一対の単位回路が一のデータ線に接続されており、
各前記単位回路には、各前記電子素子の出力を所定のデューティ比で制御する一対の制御線のいずれか一方が接続されており、
各前記制御線には互いに近接もしくは隣接した逆位相部を有する制御信号が供給可能に構成されている、電子装置。A pair of unit circuits including electronic elements are connected to one data line,
One of a pair of control lines for controlling the output of each of the electronic elements at a predetermined duty ratio is connected to each of the unit circuits,
An electronic device, wherein each of the control lines is configured to be capable of supplying a control signal having an opposite phase portion adjacent to or adjacent to the control line.

隣接する前記単位回路もしくは前記単位回路の組では、互いの能動期間が近接もしくは隣接した逆位相部を有するように所定のデューティ比で制御される、電子装置の駆動方法。A method of driving an electronic device, wherein adjacent unit circuits or a set of unit circuits are controlled at a predetermined duty ratio such that active periods thereof are close to or adjacent to each other and have opposite phases.