JP2006041217A - 半導体素子の測定装置及び半導体素子の測定システム - Google Patents

Abstract

【課題】測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子用測定装置を提供する。
【解決手段】カード２上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数のＤＵＴ２０１と、カード２上にあるＤＵＴ２０１のうちの少なくとも１つを選択する選択情報を入力し、選択情報によって選択されたＤＵＴ２０１のみと対応する半導体素子と導通可能にするリレースイッチ２０３ａ、２０３ｂとでコンタクトカードを構成する。
【選択図】図２

Description

本発明は、半導体素子の測定装置及び半導体素子の測定システムに関する。

製品検査等の工程では、ウェハ上に複数チップ設けられた半導体素子（以下、単に素子とも記す。）をダイシングすることなく測定することがなされている。従来、素子の測定は、プローブと呼ばれる探針を素子の電極にあてて行われている。また、素子を複数同時に測定するため、複数のプローブを備えたプローブカードと呼ばれる測定装置が使用されている。

ただし、プローブカードは、プローブを立てるスペースが必要になるために設置できるプローブ数が制限され、一度に測定できる素子数も制限される。このため、プローブカードを使った素子の測定は、一度により多くの素子を測定可能にし、検査工程を効率化するために改良の余地が残るものと言わざるを得なかった。
また、プローブカードによる測定は、プローブまたはウェハを一定の距離ずつｘ方向、ｙ方向に移動して行われる。しかし、この動作（スキャンと記す。）は、一度に移動する距離の累積誤差がプローブの位置に大きく影響するため、プローブカードまたはウェハを移動させる機械的な制御に高い精度が要求される。

さらに、プローブカードによる測定は、素子をいくつかの単位で測定しながらプローブまたはウェハをスキャンするため、すべての素子を測定し終わるのに時間がかかるという欠点がある。
以上の点を解消し、検査工程を効率化するため、プローブの代わりに電極を使って素子を測定するコンタクトカードがある。

コンタクトカードでは、一般的に、測定の対象になるチップに合わせて被試験デバイス（ＤＵＴ：Device Under Test）が予め複数配置されている。そして、すべてのＤＵＴの電極を、それぞれに対応する素子の電極と同時に接触させ、ウェハ上の素子を一括して測定する。このため、コンタクトカードは、プローブカードよりも多くの素子を同時に測定できるうえ、コンタクトカードをウェハ上でスキャンする必要がないという利点を有する。

ところが、コンタクトカードでは、多くの素子を同時に測定することから、素子が同時にスイッチングする際に発生するノイズが大きくなる。発生したノイズは、素子に印加される電圧のパルス波形に影響し、素子の測定に使用される装置（プローバ）の誤動作の原因になり得る。
スイッチング時のノイズは、測定のために印加される電圧の周波数を高めることによって大きくなる。このため、コンタクトカードによる測定は、高周波数を印加しての素子の測定がし難いという欠点がある。

コンタクトカードにおけるノイズの影響を低減する技術としては、例えば、特許文献１に記載された発明がある。特許文献１に記載された発明を図５に示す。特許文献１に記載された発明は、導電性のゴム５０４をフレーム５０３によって支持する。そして、フレーム５０３と多層配線基板５０１のＧＮＤや電源のパッド５０２とを接続することによってノイズを低減している。
特開２００２−３３３５８

しかしながら、上記した従来技術は、フレーム５０３を、ゴム５０４を支持するばかりでなくパッド５０２との電気的な接続をとることに併用している。このため、フレーム５０３の形状や構成が複雑化する、あるいは組み立て時にフレーム５０３とパッド５０２と正確に位置合わせする必要が生じる。フレーム５０３の複雑化はコンタクトカードの生産性を低下し、位置合わせの高度化は、コンタクトカードの信頼性を低下させるおそれがある。

本発明は、以上の点に鑑みてなされたものであり、測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子用測定装置及び半導体素子の測定システムを提供することを目的とする。

以上の課題を解決するため、本発明は、ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定装置であって、カード本体と、前記カード本体上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数の電極ユニットと、前記電極ユニットのうちの少なくとも１つを選択する選択情報を入力し、該選択情報によって選択された前記電極ユニットのみを半導体素子と導通可能にする導通素子選択手段と、を備えることを特徴とする。

このような発明によれば、測定に使用される電極をオペレータが任意に選択することができる。このため、ノイズが発生する位置にある電極同士を同時に測定に使用することを避けることができる。このような発明は、測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子用測定装置を提供することができる。

また、本発明は、前記電極ユニットが、半導体素子の電極と接触する接触部が導電性を有するゴム部材でなることを特徴とする。
このような発明によれば、電極が素子の電極を傷つけることを防ぐことができる。
また、本発明の半導体素子の測定装置は、前記電極ユニットが、半導体素子の電極と接触する接触部が半導体素子の電極に沿った凹面を有することを特徴とする。

このような発明によれば、半導体素子の電極と電極ユニットとの接触面積を増やし、半導体素子電極、電極ユニット間の導通を安定させることができる。
また、本発明の半導体素子の測定装置は、ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定装置であって、コンタクトカード本体と、前記コンタクトカード本体上に設けられた複数の被試験デバイスと、複数の前記被試験デバイスのうち少なくとも一つを選択する選択情報を入力し、該選択情報によって選択された被試験デバイスのみを半導体素子の測定が可能な状態に切り換えるスイッチと、を備えることを特徴とする。

このような発明によれば、測定に使用される被試験デバイスをオペレータが任意に選択することができる。このため、ノイズが発生する位置にある被試験デバイス同士を同時に測定に使用することを避けることができる。このような発明は、測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子用測定装置を提供することができる。

また、本発明の半導体素子の測定システムは、ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定システムであって、カード本体と、前記カード本体上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数の電極ユニットと、複数の前記電極ユニットのうちの少なくとも１つを選択する選択情報を入力する選択情報入力手段と、前記選択情報入力手段によって入力した選択情報によって選択された前記電極ユニットのみを半導体素子と導通可能にする導通素子選択手段と、前記導通素子選択手段によって導通可能になった電極ユニットと導通した半導体素子が出力する電気信号を表示する信号表示手段と、を備えることを特徴とする。

このような発明によれば、測定に使用される電極をオペレータが任意に選択することができる。このため、ノイズが発生する位置にある電極同士を同時に測定に使用することを避けることができる。このような発明は、測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子の測定システムを提供することができる。

以下、図を参照して本発明に係る半導体素子の測定装置及び半導体素子の測定システムの一実施の形態を説明する。
図１は、本実施形態の半導体素子の測定システムを示す図である。本実施形態の測定システムは、コンタクトカードＣを使って半導体素子の特性を測定するシステムである。コンタクトカードＣは、ウェハＷ上に形成されている半導体素子を複数チップ一括して測定する測定装置である。

なお、測定の対象となるウェハＷ上の半導体素子は、例えばＣＳＰ（Chip Size Package）等のように、ウェハＷの片面にバンプや電極を備えたものとする。
コンタクトカードＣは、ウェハＷ上に形成された半導体素子(以下、単に素子と記す。）と一対一に対応する電極ユニットを複数備え、電極ユニットを各々対応する素子の電極に同時に接触させる構成である。コンタクトカードＣの詳細な説明については、後述するものとする。

図示したシステムは、コンタクトカードＣを装着したプローバ１０１と、プローバ１０１を制御するＰＣ１０３とを備えている。システムのオペレータは、ＰＣ１０３からコンタクトカードＣにある複数の電極ユニットのうち少なくとも一つを選択する。ＰＣ１０３は、選択に係る情報（選択情報）を生成し、プローバ１に送信する。また、ＰＣ１０３は、選択された電極ユニットに対応する素子が出力した電気信号（測定の結果）を表示するディスプレイ１０５を備えている。

このようなＰＣ１０３は、本実施形態の選択情報入力手段、信号表示手段として機能する。
図２（ａ）、（ｂ）は、本実施形態の測定装置であるコンタクトカードＣを説明するための図である。図２のうち、（ａ）はコンタクトカードＣの全体図である。（ａ）に示すように、コンタクトカードＣは、ウェハ上に形成された素子と一対一に対応する電極ユニットであるＤＵＴ（Device Under Test）２０１を複数備えている。図２（ｂ）は、ＤＵＴ２０１のみを拡大して示す図である。

ＤＵＴ２０１は、図２（ａ）に示すように、コンタクトカード本体（カード本体）であるカード２上に配置されている。また、ＤＵＴ２０１は、図２（ｂ）に示すように、素子の電極と電気的に接続（以下コンタクトと記す。）して素子に電圧を印加する電極２０７を有している。本実施形態の電極２０７は、異方性導電ゴム製である。
図３は、コンタクトカードＣ及びウェハＷの断面図であって、ウェハＷの電極と電極２０７との関係を説明するための図である。本実施形態のＤＵＴ２０１は、測定される素子のウェハ上の配置に対応して配置されている。さらに、電極２０７は、各素子の電極（素子の電極をバンプ３０１として構成した例を示す。）の位置に対応する位置に設けられている。

上記した構成のカード２は、ウェハＷと所定の距離以下であって、かつバンプ等の電極を備える面に対向して置かれたとき、すべてのＤＵＴ２０１を各々対応する素子の電極に同時に接触させることができる。
また、本実施形態のコンタクトカードＣは、ＤＵＴ２０１の周辺にリレースイッチを備えている。ＤＵＴ２０１の周辺のうち、Ｘ方向に配列されたリレースイッチを２０３ａと記し、Ｙ方向に配列されたリレースイッチを２０３ｂと記す。リレースイッチ２０３ａ、リレースイッチ２０３ｂは、ＰＣ１０３から送信された選択信号Ｓ１を選択信号Ｓ１として入力し、選択されたＤＵＴ２０１のみを対応する半導体素子と導通可能にする導通素子選択手段である。

つまり、リレースイッチ２０３ａ、２０３ｂは、それぞれ選択信号Ｓ１として入力する。リレースイッチ２０３ａに入力する選択信号Ｓ１は、複数配列されたＤＵＴ２０１のうちＤＵＴ２０１の図中に示すＸ方向の並び（行）を指定する。また、リレースイッチ２０３ｂに入力する選択信号Ｓ１は、複数配列されたＤＵＴ２０１のうちＤＵＴ２０１の図中に示すＹ方向の並び（列）を指定する。

この結果、指定された行と列との交点にあるＤＵＴ２０１が対応する素子の電極と導通可能な状態になる。なお、本実施形態では、選択信号Ｓ１によって素子の電極と導通可能になるＤＵＴ２０１を指定することを、ＤＵＴ２０１を選択するという。
また、本実施形態のコンタクトカードは、すべてのリレースイッチ２０３ａと接続するスイッチ２０５ａ、すべてのリレースイッチ２０３ｂと接続するスイッチ２０５ｂを備えている。スイッチ２０５ａ、スイッチ２０５ｂは、それぞれ３本の信号線と接続し、３つの選択信号Ｓ１を入力する。そして、選択信号Ｓ１によって選択された行、あるいは列に対応するリレースイッチに選択信号Ｓ１を分配する。

スイッチ２０５ａ、２０５ｂは、コンタクトカード上のＤＵＴ２０１のすべてを選択可能にしながら信号線の本数を制限するために設けられた構成である。本実施形態は、スイッチ２０５ａ、２０５ｂに３本の信号線を接続し、３つの素子を同時に測定することが可能である。なお、本実施形態の構成は、信号線を３本に限定するものでなく、コンタクトカードやプローバ１０１の構成や測定の必要に応じて信号線を何本設けてもよい。

選択されたＤＵＴ２０１は、電力の供給を受ける（オンする。）。そして、電極２０７を介して素子の電極に電圧を印加し、素子特性を測定する。測定の結果を示す測定信号Ｓ２は、ＰＣ１０３に送信される。
以上述べた本実施形態のコンタクトカードＣは、リレースイッチ２０３ａ、２０３ｂを設け、測定に使用されるＤＵＴ２０１をオペレータが任意に選択することができる。このため、オペレータが互いに離れた位置にあるＤＵＴ２０１をＰＣ１０３上で選択することにより、ノイズの発生を低減することができる。

また、本実施形態のコンタクトカードＣは、測定にかかる構成に変更がなく、製造時にかかる負荷が増すことがない。このため、製造時の位置合わせ精度を高めることがなく、接触不良による不良品が発生する割合が低い。したがって、従来技術として挙げた発明よりも製品の信頼性が高い。
しかも、本実施形態は、ウェハ上の素子に一括してコンタクト可能なコンタクトカードＣであるため、コンタクトカードＣと素子とを一度コンタクトした後、ＰＣ上でＤＵＴ２０１の選択を変更することによってウェハ上のすべての素子を順次測定することができる。このため、素子をすべて同時に測定するコンタクトカードよりも測定時間は長くなる。ただし、スキャンにかかる時間は不要であり、全体としてプローブカードよりも測定時間を短縮することができる。

また、本実施形態は、以上述べた構成に限定されるものではない。例えば、ＤＵＴ２０１の電極２０７の形状は、図３に示したようにバンプ３０１と平面で接触するものに限定されるものではない。ＤＵＴ２０１の電極の他の形状の例を図４（ａ）〜（ｄ）に示す。
図４（ａ）〜（ｄ）のうち、（ａ）に示す電極４０１は、基板内に埋め込まれていて、ウェハ側の電極と接する接触面ｆ２が基板面ｆ１と同一面上にある。また、（ｂ）に示す電極４０２は、基板面ｆ１よりも接触面ｆ２が後退していて、接触面ｆ２に凹面を形成する。さらに、（ｃ）に示す電極４０３は、基板面ｆ１よりも凸であって、接触面ｆ２が凹面となっている。そして、（ｄ）に示す電極４０４は、接触面ｆ２が基板面ｆ１よりも後退し、かつ、凹面となっている。

（ｃ）、（ｄ）に示した接触面ｆ２の凹面は、バンプの形状に合わせて形成されたものであり、特にバンプとコンタクトすることに適している。
このような実施形態によれば、ＤＵＴ２０１と素子の電極との接触面積を増やし、半導体素子の電極、ＤＵＴ２０１間の導通を安定させ、測定の信頼性を高めることができる。

半導体素子の測定システムを示す図である。 本発明の一実施形態のコンタクトカードを説明するための図である。 図２に示したコンタクトカードの断面を示す図である。 実施形態で述べたコンタクトカードの他の例を示す図である。 従来技術を説明するための図である。

符号の説明

１０１ プローバ、１０３ ＰＣ、１０５ ディスプレイ、
２０３ａ，２０３ｂ リレースイッチ、２０５ａ，２０５ｂ スイッチ、
２０７ 電極、３０１ バンプ、４０１、４０２、４０３、４０４ 電極
ｆ１ 基板面、ｆ２ 接触面

Claims (5)

1. ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定装置であって、
   カード本体と、
   前記カード本体上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数の電極ユニットと、
   複数の前記電極ユニットのうちの少なくとも１つを選択する選択情報を入力し、該選択情報によって選択された前記電極ユニットのみを半導体素子と導通可能にする導通素子選択手段と、
   を備えることを特徴とする半導体素子の測定装置。
2. 前記電極ユニットは、半導体素子の電極と接触する接触部が導電性を有するゴム部材でなることを特徴とする請求項１に記載の半導体素子の測定装置。
3. 前記電極ユニットは、半導体素子の電極と接触する接触部が半導体素子の電極に沿った凹面を有することを特徴とする請求項１に記載の半導体素子の測定装置。
4. ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定装置であって、
   コンタクトカード本体と、
   前記コンタクトカード本体上に設けられた複数の被試験デバイスと、
   複数の前記被試験デバイスのうち少なくとも一つを選択する選択情報を入力し、該選択情報によって選択された被試験デバイスのみを半導体素子の測定が可能な状態に切り換えるスイッチと、
   を備えることを特徴とする半導体素子の測定装置。
5. ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定システムであって、
   カード本体と、
   前記カード本体上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数の電極ユニットと、
   複数の前記電極ユニットのうちの少なくとも１つを選択する選択情報を入力する選択情報入力手段と、
   前記選択情報入力手段によって入力した選択情報によって選択された前記電極ユニットのみを半導体素子と導通可能にする導通素子選択手段と、
   前記導通素子選択手段によって導通可能になった電極ユニットと導通した半導体素子が出力する電気信号を表示する信号表示手段と、
   を備えることを特徴とする半導体素子の測定システム。

Images