JP2006041217A - Measurement apparatus and measuring system of semiconductor device - Google Patents

Measurement apparatus and measuring system of semiconductor device Download PDF

Info

Publication number
JP2006041217A
JP2006041217A JP2004219642A JP2004219642A JP2006041217A JP 2006041217 A JP2006041217 A JP 2006041217A JP 2004219642 A JP2004219642 A JP 2004219642A JP 2004219642 A JP2004219642 A JP 2004219642A JP 2006041217 A JP2006041217 A JP 2006041217A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
semiconductor
selection information
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004219642A
Other languages
Japanese (ja)
Inventor
Satoru Uesugi
悟 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004219642A priority Critical patent/JP2006041217A/en
Publication of JP2006041217A publication Critical patent/JP2006041217A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high reliability measurement apparatus for semiconductor devices capable of reducing noise generated at the time of measurement, without having to enhance the positioning accuracy at manufacture. <P>SOLUTION: Two or more DUT's 201, corresponding to two or more semiconductor devices one for one on a card 2 formed on a wafer, and selection information for selecting at least one among DUT's 201 on the card 2, are inputted. A contact card is constituted of relay switches 203a and 203b, whereby a semiconductor is made conductive only corresponding to the DUT's 201 selected by selection information. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体素子の測定装置及び半導体素子の測定システムに関する。   The present invention relates to a semiconductor element measurement apparatus and a semiconductor element measurement system.

製品検査等の工程では、ウェハ上に複数チップ設けられた半導体素子(以下、単に素子とも記す。)をダイシングすることなく測定することがなされている。従来、素子の測定は、プローブと呼ばれる探針を素子の電極にあてて行われている。また、素子を複数同時に測定するため、複数のプローブを備えたプローブカードと呼ばれる測定装置が使用されている。   In processes such as product inspection, measurement is performed without dicing a semiconductor element (hereinafter, also simply referred to as an element) provided on a wafer with a plurality of chips. Conventionally, measurement of an element is performed by applying a probe called a probe to the electrode of the element. In addition, in order to measure a plurality of elements simultaneously, a measuring device called a probe card having a plurality of probes is used.

ただし、プローブカードは、プローブを立てるスペースが必要になるために設置できるプローブ数が制限され、一度に測定できる素子数も制限される。このため、プローブカードを使った素子の測定は、一度により多くの素子を測定可能にし、検査工程を効率化するために改良の余地が残るものと言わざるを得なかった。
また、プローブカードによる測定は、プローブまたはウェハを一定の距離ずつx方向、y方向に移動して行われる。しかし、この動作(スキャンと記す。)は、一度に移動する距離の累積誤差がプローブの位置に大きく影響するため、プローブカードまたはウェハを移動させる機械的な制御に高い精度が要求される。
However, since the probe card requires a space for standing the probe, the number of probes that can be installed is limited, and the number of elements that can be measured at one time is also limited. For this reason, it has been unavoidable that the measurement of elements using a probe card leaves more room for improvement in order to make it possible to measure more elements at once and to make the inspection process more efficient.
Further, the measurement using the probe card is performed by moving the probe or the wafer in the x direction and the y direction by a certain distance. However, in this operation (referred to as scanning), since the accumulated error of the distance moved at a time greatly affects the position of the probe, high accuracy is required for mechanical control for moving the probe card or wafer.

さらに、プローブカードによる測定は、素子をいくつかの単位で測定しながらプローブまたはウェハをスキャンするため、すべての素子を測定し終わるのに時間がかかるという欠点がある。
以上の点を解消し、検査工程を効率化するため、プローブの代わりに電極を使って素子を測定するコンタクトカードがある。
Furthermore, the measurement with the probe card has a drawback that it takes time to finish measuring all the elements because the probe or the wafer is scanned while measuring the elements in several units.
In order to eliminate the above points and improve the efficiency of the inspection process, there is a contact card that uses electrodes instead of probes to measure elements.

コンタクトカードでは、一般的に、測定の対象になるチップに合わせて被試験デバイス(DUT:Device Under Test)が予め複数配置されている。そして、すべてのDUTの電極を、それぞれに対応する素子の電極と同時に接触させ、ウェハ上の素子を一括して測定する。このため、コンタクトカードは、プローブカードよりも多くの素子を同時に測定できるうえ、コンタクトカードをウェハ上でスキャンする必要がないという利点を有する。   In a contact card, generally, a plurality of devices under test (DUT: Device Under Test) are arranged in advance according to a chip to be measured. Then, all the DUT electrodes are brought into contact with the corresponding element electrodes at the same time, and the elements on the wafer are collectively measured. For this reason, the contact card has the advantage that more elements than the probe card can be measured simultaneously, and it is not necessary to scan the contact card on the wafer.

ところが、コンタクトカードでは、多くの素子を同時に測定することから、素子が同時にスイッチングする際に発生するノイズが大きくなる。発生したノイズは、素子に印加される電圧のパルス波形に影響し、素子の測定に使用される装置(プローバ)の誤動作の原因になり得る。
スイッチング時のノイズは、測定のために印加される電圧の周波数を高めることによって大きくなる。このため、コンタクトカードによる測定は、高周波数を印加しての素子の測定がし難いという欠点がある。
However, since a contact card measures many elements at the same time, noise generated when the elements are simultaneously switched increases. The generated noise affects the pulse waveform of the voltage applied to the element, and may cause a malfunction of a device (prober) used for measuring the element.
Noise during switching is increased by increasing the frequency of the voltage applied for measurement. For this reason, the measurement by a contact card has the fault that it is difficult to measure an element by applying a high frequency.

コンタクトカードにおけるノイズの影響を低減する技術としては、例えば、特許文献1に記載された発明がある。特許文献1に記載された発明を図5に示す。特許文献1に記載された発明は、導電性のゴム504をフレーム503によって支持する。そして、フレーム503と多層配線基板501のGNDや電源のパッド502とを接続することによってノイズを低減している。
特開2002−33358
As a technique for reducing the influence of noise in a contact card, for example, there is an invention described in Patent Document 1. The invention described in Patent Document 1 is shown in FIG. In the invention described in Patent Document 1, a conductive rubber 504 is supported by a frame 503. The noise is reduced by connecting the frame 503 to the GND of the multilayer wiring board 501 and the power supply pad 502.
JP 2002-33358 A

しかしながら、上記した従来技術は、フレーム503を、ゴム504を支持するばかりでなくパッド502との電気的な接続をとることに併用している。このため、フレーム503の形状や構成が複雑化する、あるいは組み立て時にフレーム503とパッド502と正確に位置合わせする必要が生じる。フレーム503の複雑化はコンタクトカードの生産性を低下し、位置合わせの高度化は、コンタクトカードの信頼性を低下させるおそれがある。   However, the above-described prior art uses the frame 503 in combination with not only supporting the rubber 504 but also making an electrical connection with the pad 502. For this reason, the shape and configuration of the frame 503 are complicated, or it is necessary to accurately align the frame 503 and the pad 502 during assembly. The complication of the frame 503 decreases the productivity of the contact card, and the advanced alignment may decrease the reliability of the contact card.

本発明は、以上の点に鑑みてなされたものであり、測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子用測定装置及び半導体素子の測定システムを提供することを目的とする。   The present invention has been made in view of the above points, and is capable of reducing noise generated during measurement and having high reliability without increasing alignment accuracy during manufacturing and a semiconductor element measurement device. An object is to provide a measurement system.

以上の課題を解決するため、本発明は、ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定装置であって、カード本体と、前記カード本体上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数の電極ユニットと、前記電極ユニットのうちの少なくとも1つを選択する選択情報を入力し、該選択情報によって選択された前記電極ユニットのみを半導体素子と導通可能にする導通素子選択手段と、を備えることを特徴とする。   In order to solve the above-described problems, the present invention provides a semiconductor device measuring apparatus capable of making contact with a plurality of semiconductor devices formed on a wafer at the same time, comprising a card body and the card body. , A plurality of electrode units corresponding to a plurality of semiconductor elements formed on a wafer, and selection information for selecting at least one of the electrode units, and the electrodes selected by the selection information Conductive element selection means for enabling only the unit to be electrically connected to the semiconductor element.

このような発明によれば、測定に使用される電極をオペレータが任意に選択することができる。このため、ノイズが発生する位置にある電極同士を同時に測定に使用することを避けることができる。このような発明は、測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子用測定装置を提供することができる。   According to such an invention, an operator can arbitrarily select an electrode used for measurement. For this reason, it can avoid using simultaneously the electrode in the position which generate | occur | produces a noise for a measurement. Such an invention can reduce noise generated during measurement, and can provide a highly reliable measurement device for semiconductor elements without increasing alignment accuracy during manufacturing.

また、本発明は、前記電極ユニットが、半導体素子の電極と接触する接触部が導電性を有するゴム部材でなることを特徴とする。
このような発明によれば、電極が素子の電極を傷つけることを防ぐことができる。
また、本発明の半導体素子の測定装置は、前記電極ユニットが、半導体素子の電極と接触する接触部が半導体素子の電極に沿った凹面を有することを特徴とする。
In the invention, it is preferable that the electrode unit is made of a rubber member having a conductive contact portion in contact with the electrode of the semiconductor element.
According to such an invention, it is possible to prevent the electrode from damaging the electrode of the element.
The measuring device for a semiconductor element of the present invention is characterized in that the electrode unit has a concave surface along the electrode of the semiconductor element at a contact portion that contacts the electrode of the semiconductor element.

このような発明によれば、半導体素子の電極と電極ユニットとの接触面積を増やし、半導体素子電極、電極ユニット間の導通を安定させることができる。
また、本発明の半導体素子の測定装置は、ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定装置であって、コンタクトカード本体と、前記コンタクトカード本体上に設けられた複数の被試験デバイスと、複数の前記被試験デバイスのうち少なくとも一つを選択する選択情報を入力し、該選択情報によって選択された被試験デバイスのみを半導体素子の測定が可能な状態に切り換えるスイッチと、を備えることを特徴とする。
According to such an invention, the contact area between the electrode of the semiconductor element and the electrode unit can be increased, and conduction between the semiconductor element electrode and the electrode unit can be stabilized.
The semiconductor element measuring apparatus of the present invention is a semiconductor element measuring apparatus capable of making contact with a plurality of semiconductor elements formed on a wafer at the same time. A state in which a plurality of devices under test and selection information for selecting at least one of the plurality of devices under test are input, and semiconductor devices can be measured only for the devices under test selected by the selection information And a switch for switching to.

このような発明によれば、測定に使用される被試験デバイスをオペレータが任意に選択することができる。このため、ノイズが発生する位置にある被試験デバイス同士を同時に測定に使用することを避けることができる。このような発明は、測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子用測定装置を提供することができる。   According to such an invention, an operator can arbitrarily select a device under test used for measurement. For this reason, it can avoid using the devices under test in the position where noise occurs simultaneously for measurement. Such an invention can reduce noise generated during measurement, and can provide a highly reliable measurement device for semiconductor elements without increasing alignment accuracy during manufacturing.

また、本発明の半導体素子の測定システムは、ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定システムであって、カード本体と、前記カード本体上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数の電極ユニットと、複数の前記電極ユニットのうちの少なくとも1つを選択する選択情報を入力する選択情報入力手段と、前記選択情報入力手段によって入力した選択情報によって選択された前記電極ユニットのみを半導体素子と導通可能にする導通素子選択手段と、前記導通素子選択手段によって導通可能になった電極ユニットと導通した半導体素子が出力する電気信号を表示する信号表示手段と、を備えることを特徴とする。   The semiconductor element measurement system of the present invention is a semiconductor element measurement system capable of making contact with a plurality of semiconductor elements formed on a wafer at the same time, comprising a card body and the card body. , A plurality of electrode units corresponding to a plurality of semiconductor elements formed on a wafer, a selection information input means for inputting selection information for selecting at least one of the plurality of electrode units, and the selection The conductive element selecting means for allowing only the electrode unit selected by the selection information input by the information input means to be conductive with the semiconductor element, and the semiconductor element conductive with the electrode unit made conductive by the conductive element selecting means are output. Signal display means for displaying an electrical signal to be displayed.

このような発明によれば、測定に使用される電極をオペレータが任意に選択することができる。このため、ノイズが発生する位置にある電極同士を同時に測定に使用することを避けることができる。このような発明は、測定時に発生するノイズを低減でき、しかも、製造時の位置合わせ精度を高めることなく信頼性が高い半導体素子の測定システムを提供することができる。   According to such an invention, an operator can arbitrarily select an electrode used for measurement. For this reason, it can avoid using simultaneously the electrode in the position which generate | occur | produces a noise for a measurement. Such an invention can reduce noise generated during measurement, and can provide a highly reliable semiconductor element measurement system without increasing alignment accuracy during manufacturing.

以下、図を参照して本発明に係る半導体素子の測定装置及び半導体素子の測定システムの一実施の形態を説明する。
図1は、本実施形態の半導体素子の測定システムを示す図である。本実施形態の測定システムは、コンタクトカードCを使って半導体素子の特性を測定するシステムである。コンタクトカードCは、ウェハW上に形成されている半導体素子を複数チップ一括して測定する測定装置である。
Hereinafter, an embodiment of a semiconductor device measuring apparatus and a semiconductor device measuring system according to the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a semiconductor element measurement system according to this embodiment. The measurement system of this embodiment is a system that measures the characteristics of a semiconductor element using a contact card C. The contact card C is a measuring device that measures a plurality of chips of semiconductor elements formed on the wafer W at once.

なお、測定の対象となるウェハW上の半導体素子は、例えばCSP(Chip Size Package)等のように、ウェハWの片面にバンプや電極を備えたものとする。
コンタクトカードCは、ウェハW上に形成された半導体素子(以下、単に素子と記す。)と一対一に対応する電極ユニットを複数備え、電極ユニットを各々対応する素子の電極に同時に接触させる構成である。コンタクトカードCの詳細な説明については、後述するものとする。
Note that the semiconductor element on the wafer W to be measured is provided with bumps and electrodes on one surface of the wafer W, such as CSP (Chip Size Package).
The contact card C includes a plurality of electrode units corresponding to a semiconductor element (hereinafter simply referred to as an element) formed on the wafer W, and the electrode unit is in contact with the electrodes of the corresponding elements at the same time. is there. Detailed description of the contact card C will be described later.

図示したシステムは、コンタクトカードCを装着したプローバ101と、プローバ101を制御するPC103とを備えている。システムのオペレータは、PC103からコンタクトカードCにある複数の電極ユニットのうち少なくとも一つを選択する。PC103は、選択に係る情報(選択情報)を生成し、プローバ1に送信する。また、PC103は、選択された電極ユニットに対応する素子が出力した電気信号(測定の結果)を表示するディスプレイ105を備えている。   The illustrated system includes a prober 101 with a contact card C mounted thereon and a PC 103 that controls the prober 101. The system operator selects at least one of the plurality of electrode units in the contact card C from the PC 103. The PC 103 generates information related to the selection (selection information) and transmits it to the prober 1. In addition, the PC 103 includes a display 105 that displays an electrical signal (measurement result) output by an element corresponding to the selected electrode unit.

このようなPC103は、本実施形態の選択情報入力手段、信号表示手段として機能する。
図2(a)、(b)は、本実施形態の測定装置であるコンタクトカードCを説明するための図である。図2のうち、(a)はコンタクトカードCの全体図である。(a)に示すように、コンタクトカードCは、ウェハ上に形成された素子と一対一に対応する電極ユニットであるDUT(Device Under Test)201を複数備えている。図2(b)は、DUT201のみを拡大して示す図である。
Such a PC 103 functions as selection information input means and signal display means of the present embodiment.
FIGS. 2A and 2B are diagrams for explaining a contact card C which is a measuring apparatus according to the present embodiment. 2A is an overall view of the contact card C. FIG. As shown to (a), the contact card C is provided with multiple DUT (Device Under Test) 201 which is an electrode unit corresponding to the element formed on the wafer on a one-to-one basis. FIG. 2B is an enlarged view showing only the DUT 201.

DUT201は、図2(a)に示すように、コンタクトカード本体(カード本体)であるカード2上に配置されている。また、DUT201は、図2(b)に示すように、素子の電極と電気的に接続(以下コンタクトと記す。)して素子に電圧を印加する電極207を有している。本実施形態の電極207は、異方性導電ゴム製である。
図3は、コンタクトカードC及びウェハWの断面図であって、ウェハWの電極と電極207との関係を説明するための図である。本実施形態のDUT201は、測定される素子のウェハ上の配置に対応して配置されている。さらに、電極207は、各素子の電極(素子の電極をバンプ301として構成した例を示す。)の位置に対応する位置に設けられている。
As shown in FIG. 2A, the DUT 201 is arranged on a card 2 that is a contact card main body (card main body). In addition, as shown in FIG. 2B, the DUT 201 includes an electrode 207 that is electrically connected to the electrode of the element (hereinafter referred to as a contact) and applies a voltage to the element. The electrode 207 of this embodiment is made of anisotropic conductive rubber.
FIG. 3 is a cross-sectional view of the contact card C and the wafer W, and is a diagram for explaining the relationship between the electrode of the wafer W and the electrode 207. The DUT 201 of this embodiment is arranged corresponding to the arrangement of elements to be measured on the wafer. Further, the electrode 207 is provided at a position corresponding to the position of the electrode of each element (an example in which the electrode of the element is configured as a bump 301 is shown).

上記した構成のカード2は、ウェハWと所定の距離以下であって、かつバンプ等の電極を備える面に対向して置かれたとき、すべてのDUT201を各々対応する素子の電極に同時に接触させることができる。
また、本実施形態のコンタクトカードCは、DUT201の周辺にリレースイッチを備えている。DUT201の周辺のうち、X方向に配列されたリレースイッチを203aと記し、Y方向に配列されたリレースイッチを203bと記す。リレースイッチ203a、リレースイッチ203bは、PC103から送信された選択信号S1を選択信号S1として入力し、選択されたDUT201のみを対応する半導体素子と導通可能にする導通素子選択手段である。
When the card 2 having the above-described configuration is placed at a predetermined distance or less from the wafer W and opposed to a surface having electrodes such as bumps, all the DUTs 201 are simultaneously brought into contact with the electrodes of the corresponding elements. be able to.
In addition, the contact card C of this embodiment includes a relay switch around the DUT 201. Of the periphery of the DUT 201, a relay switch arranged in the X direction is denoted as 203a, and a relay switch arranged in the Y direction is denoted as 203b. The relay switch 203a and the relay switch 203b are conduction element selection means for inputting the selection signal S1 transmitted from the PC 103 as the selection signal S1 and allowing only the selected DUT 201 to conduct with the corresponding semiconductor element.

つまり、リレースイッチ203a、203bは、それぞれ選択信号S1として入力する。リレースイッチ203aに入力する選択信号S1は、複数配列されたDUT201のうちDUT201の図中に示すX方向の並び(行)を指定する。また、リレースイッチ203bに入力する選択信号S1は、複数配列されたDUT201のうちDUT201の図中に示すY方向の並び(列)を指定する。   That is, the relay switches 203a and 203b each input as the selection signal S1. The selection signal S1 input to the relay switch 203a specifies the arrangement (row) in the X direction shown in the drawing of the DUT 201 among the plurality of DUTs 201 arranged. The selection signal S1 input to the relay switch 203b designates the arrangement (column) in the Y direction shown in the drawing of the DUT 201 among the plurality of DUTs 201 arranged.

この結果、指定された行と列との交点にあるDUT201が対応する素子の電極と導通可能な状態になる。なお、本実施形態では、選択信号S1によって素子の電極と導通可能になるDUT201を指定することを、DUT201を選択するという。
また、本実施形態のコンタクトカードは、すべてのリレースイッチ203aと接続するスイッチ205a、すべてのリレースイッチ203bと接続するスイッチ205bを備えている。スイッチ205a、スイッチ205bは、それぞれ3本の信号線と接続し、3つの選択信号S1を入力する。そして、選択信号S1によって選択された行、あるいは列に対応するリレースイッチに選択信号S1を分配する。
As a result, the DUT 201 at the intersection of the designated row and column becomes conductive with the electrode of the corresponding element. In the present embodiment, designating the DUT 201 that can conduct with the electrode of the element by the selection signal S1 is referred to as selecting the DUT 201.
The contact card of this embodiment includes a switch 205a that is connected to all the relay switches 203a and a switch 205b that is connected to all the relay switches 203b. Each of the switches 205a and 205b is connected to three signal lines and receives three selection signals S1. Then, the selection signal S1 is distributed to the relay switch corresponding to the row or column selected by the selection signal S1.

スイッチ205a、205bは、コンタクトカード上のDUT201のすべてを選択可能にしながら信号線の本数を制限するために設けられた構成である。本実施形態は、スイッチ205a、205bに3本の信号線を接続し、3つの素子を同時に測定することが可能である。なお、本実施形態の構成は、信号線を3本に限定するものでなく、コンタクトカードやプローバ101の構成や測定の必要に応じて信号線を何本設けてもよい。   The switches 205a and 205b are configured to limit the number of signal lines while making it possible to select all of the DUTs 201 on the contact card. In the present embodiment, three signal lines can be connected to the switches 205a and 205b, and three elements can be measured simultaneously. The configuration of the present embodiment is not limited to three signal lines, and any number of signal lines may be provided according to the configuration of the contact card or the prober 101 and the necessity of measurement.

選択されたDUT201は、電力の供給を受ける(オンする。)。そして、電極207を介して素子の電極に電圧を印加し、素子特性を測定する。測定の結果を示す測定信号S2は、PC103に送信される。
以上述べた本実施形態のコンタクトカードCは、リレースイッチ203a、203bを設け、測定に使用されるDUT201をオペレータが任意に選択することができる。このため、オペレータが互いに離れた位置にあるDUT201をPC103上で選択することにより、ノイズの発生を低減することができる。
The selected DUT 201 receives power (turns on). A voltage is applied to the electrode of the element through the electrode 207, and the element characteristics are measured. A measurement signal S2 indicating the measurement result is transmitted to the PC 103.
The contact card C of the present embodiment described above is provided with relay switches 203a and 203b, and the operator can arbitrarily select the DUT 201 used for measurement. For this reason, generation | occurrence | production of noise can be reduced by selecting DUT201 in the position where an operator is mutually separated on PC103.

また、本実施形態のコンタクトカードCは、測定にかかる構成に変更がなく、製造時にかかる負荷が増すことがない。このため、製造時の位置合わせ精度を高めることがなく、接触不良による不良品が発生する割合が低い。したがって、従来技術として挙げた発明よりも製品の信頼性が高い。
しかも、本実施形態は、ウェハ上の素子に一括してコンタクト可能なコンタクトカードCであるため、コンタクトカードCと素子とを一度コンタクトした後、PC上でDUT201の選択を変更することによってウェハ上のすべての素子を順次測定することができる。このため、素子をすべて同時に測定するコンタクトカードよりも測定時間は長くなる。ただし、スキャンにかかる時間は不要であり、全体としてプローブカードよりも測定時間を短縮することができる。
Further, the contact card C of the present embodiment has no change in the configuration related to measurement, and the load applied during manufacturing does not increase. For this reason, the alignment accuracy at the time of manufacture is not increased, and the rate of occurrence of defective products due to poor contact is low. Therefore, the reliability of the product is higher than that of the invention cited as the prior art.
In addition, since the present embodiment is a contact card C that can contact the elements on the wafer in a lump, after the contact card C and the elements are contacted once, the selection of the DUT 201 is changed on the PC. All elements of can be measured sequentially. For this reason, the measurement time is longer than that of a contact card that measures all elements simultaneously. However, the time required for scanning is unnecessary, and the measurement time can be shortened as compared with the probe card as a whole.

また、本実施形態は、以上述べた構成に限定されるものではない。例えば、DUT201の電極207の形状は、図3に示したようにバンプ301と平面で接触するものに限定されるものではない。DUT201の電極の他の形状の例を図4(a)〜(d)に示す。
図4(a)〜(d)のうち、(a)に示す電極401は、基板内に埋め込まれていて、ウェハ側の電極と接する接触面f2が基板面f1と同一面上にある。また、(b)に示す電極402は、基板面f1よりも接触面f2が後退していて、接触面f2に凹面を形成する。さらに、(c)に示す電極403は、基板面f1よりも凸であって、接触面f2が凹面となっている。そして、(d)に示す電極404は、接触面f2が基板面f1よりも後退し、かつ、凹面となっている。
Further, the present embodiment is not limited to the configuration described above. For example, the shape of the electrode 207 of the DUT 201 is not limited to that in contact with the bump 301 in a plane as shown in FIG. Examples of other shapes of the electrodes of the DUT 201 are shown in FIGS.
4A to 4D, the electrode 401 shown in FIG. 4A is embedded in the substrate, and the contact surface f2 in contact with the electrode on the wafer side is on the same surface as the substrate surface f1. Further, the electrode 402 shown in (b) has a contact surface f2 that recedes from the substrate surface f1, and forms a concave surface on the contact surface f2. Furthermore, the electrode 403 shown in (c) is more convex than the substrate surface f1, and the contact surface f2 is concave. In the electrode 404 shown in (d), the contact surface f2 is recessed from the substrate surface f1 and is concave.

(c)、(d)に示した接触面f2の凹面は、バンプの形状に合わせて形成されたものであり、特にバンプとコンタクトすることに適している。
このような実施形態によれば、DUT201と素子の電極との接触面積を増やし、半導体素子の電極、DUT201間の導通を安定させ、測定の信頼性を高めることができる。
The concave surface of the contact surface f2 shown in (c) and (d) is formed according to the shape of the bump, and is particularly suitable for contacting the bump.
According to such an embodiment, the contact area between the DUT 201 and the electrode of the element can be increased, conduction between the electrode of the semiconductor element and the DUT 201 can be stabilized, and measurement reliability can be improved.

半導体素子の測定システムを示す図である。It is a figure which shows the measurement system of a semiconductor element. 本発明の一実施形態のコンタクトカードを説明するための図である。It is a figure for demonstrating the contact card of one Embodiment of this invention. 図2に示したコンタクトカードの断面を示す図である。It is a figure which shows the cross section of the contact card shown in FIG. 実施形態で述べたコンタクトカードの他の例を示す図である。It is a figure which shows the other example of the contact card described in embodiment. 従来技術を説明するための図である。It is a figure for demonstrating a prior art.

符号の説明Explanation of symbols

101 プローバ、103 PC、105 ディスプレイ、
203a,203b リレースイッチ、205a,205b スイッチ、
207 電極、301 バンプ、401、402、403、404 電極
f1 基板面、f2 接触面
101 prober, 103 PC, 105 display,
203a, 203b relay switch, 205a, 205b switch,
207 electrode, 301 bump, 401, 402, 403, 404 electrode f1 substrate surface, f2 contact surface

Claims (5)

ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定装置であって、
カード本体と、
前記カード本体上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数の電極ユニットと、
複数の前記電極ユニットのうちの少なくとも1つを選択する選択情報を入力し、該選択情報によって選択された前記電極ユニットのみを半導体素子と導通可能にする導通素子選択手段と、
を備えることを特徴とする半導体素子の測定装置。
A semiconductor device measuring apparatus capable of collectively contacting a plurality of semiconductor devices formed on a wafer,
The card body,
A plurality of electrode units on the card body and corresponding one-to-one with a plurality of semiconductor elements formed on the wafer;
Conduction element selection means for inputting selection information for selecting at least one of the plurality of electrode units, and enabling only the electrode unit selected by the selection information to be electrically connected to a semiconductor element;
A device for measuring a semiconductor element, comprising:
前記電極ユニットは、半導体素子の電極と接触する接触部が導電性を有するゴム部材でなることを特徴とする請求項1に記載の半導体素子の測定装置。   2. The semiconductor element measuring apparatus according to claim 1, wherein the electrode unit is made of a conductive rubber member at a contact portion in contact with an electrode of the semiconductor element. 前記電極ユニットは、半導体素子の電極と接触する接触部が半導体素子の電極に沿った凹面を有することを特徴とする請求項1に記載の半導体素子の測定装置。   2. The semiconductor element measuring apparatus according to claim 1, wherein the electrode unit has a concave surface along the electrode of the semiconductor element at a contact portion that contacts the electrode of the semiconductor element. ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定装置であって、
コンタクトカード本体と、
前記コンタクトカード本体上に設けられた複数の被試験デバイスと、
複数の前記被試験デバイスのうち少なくとも一つを選択する選択情報を入力し、該選択情報によって選択された被試験デバイスのみを半導体素子の測定が可能な状態に切り換えるスイッチと、
を備えることを特徴とする半導体素子の測定装置。
A semiconductor device measuring apparatus capable of collectively contacting a plurality of semiconductor devices formed on a wafer,
Contact card body,
A plurality of devices under test provided on the contact card body;
A switch that inputs selection information for selecting at least one of the plurality of devices under test, and switches only the device under test selected by the selection information to a state in which measurement of a semiconductor element is possible;
A device for measuring a semiconductor element, comprising:
ウェハ上に形成されている複数の半導体素子と一括してコンタクト可能な半導体素子の測定システムであって、
カード本体と、
前記カード本体上にあって、ウェハ上に形成された複数の半導体素子と一対一に対応する複数の電極ユニットと、
複数の前記電極ユニットのうちの少なくとも1つを選択する選択情報を入力する選択情報入力手段と、
前記選択情報入力手段によって入力した選択情報によって選択された前記電極ユニットのみを半導体素子と導通可能にする導通素子選択手段と、
前記導通素子選択手段によって導通可能になった電極ユニットと導通した半導体素子が出力する電気信号を表示する信号表示手段と、
を備えることを特徴とする半導体素子の測定システム。
A semiconductor element measurement system capable of contacting a plurality of semiconductor elements formed on a wafer at a time,
The card body,
A plurality of electrode units on the card body and corresponding one-to-one with a plurality of semiconductor elements formed on the wafer;
Selection information input means for inputting selection information for selecting at least one of the plurality of electrode units;
Conduction element selection means for allowing only the electrode unit selected by the selection information input by the selection information input means to be conductive with a semiconductor element;
Signal display means for displaying an electrical signal output from the semiconductor element conducted with the electrode unit made conductive by the conduction element selection means;
A semiconductor device measurement system comprising:
JP2004219642A 2004-07-28 2004-07-28 Measurement apparatus and measuring system of semiconductor device Withdrawn JP2006041217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004219642A JP2006041217A (en) 2004-07-28 2004-07-28 Measurement apparatus and measuring system of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004219642A JP2006041217A (en) 2004-07-28 2004-07-28 Measurement apparatus and measuring system of semiconductor device

Publications (1)

Publication Number Publication Date
JP2006041217A true JP2006041217A (en) 2006-02-09

Family

ID=35905886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219642A Withdrawn JP2006041217A (en) 2004-07-28 2004-07-28 Measurement apparatus and measuring system of semiconductor device

Country Status (1)

Country Link
JP (1) JP2006041217A (en)

Similar Documents

Publication Publication Date Title
JP2006329836A (en) Contact terminal for measurement, measuring device, probe card set, wafer prober device, and testing device
KR20020001752A (en) Tester and testing method, and testing unit
KR20080065827A (en) Semiconductor memory device and test method thereof
JP5208208B2 (en) Manufacturing method and test wafer unit
JP5438691B2 (en) Test equipment
KR20190078021A (en) Substrate testing apparatus
JP4817830B2 (en) Prober, probe contact method and program therefor
TWI484192B (en) Probe card, inspection device and inspection method
JP2013088288A (en) Inspection device and inspection system
JP2006041217A (en) Measurement apparatus and measuring system of semiconductor device
WO2007138831A1 (en) Board examination method and board examination device
WO2008001651A1 (en) Board inspecting method and board inspecting device
JP2010122108A (en) Probe card, and test method using the same for semiconductor testing device
JP5368440B2 (en) Test system
KR100472700B1 (en) Probe card for testing semiconductor device
JP2006196711A (en) Semiconductor integrated circuit, testing method thereof and probe card
TWI786702B (en) Testing system for integrated circuit device, and signal source and power supplying apparatus
JP2004301807A (en) Checking probe card
JP7199675B1 (en) Probe card inspection device
JPH06308163A (en) Probe device
JP4744884B2 (en) Wafer inspection apparatus and wafer inspection method
JP2007214392A (en) Semiconductor wafer and wafer-probing method
JP2006038791A (en) Prober needle switching device, prober device and method for measuring semiconductor element
KR101823317B1 (en) Appartus and method of inspecting wires of panel
KR200285963Y1 (en) Probe card by Parallel Probing Method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002