JP2006014509A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2006014509A JP2006014509A JP2004188664A JP2004188664A JP2006014509A JP 2006014509 A JP2006014509 A JP 2006014509A JP 2004188664 A JP2004188664 A JP 2004188664A JP 2004188664 A JP2004188664 A JP 2004188664A JP 2006014509 A JP2006014509 A JP 2006014509A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- switching
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
ともに、通常動作時におけるスイッチングノイズを低減することができるスイッチング電
源装置を提供する。
【解決手段】 制御信号P-ON_H1、P-ON_H2を出力する機能を含むマイコン100と、発
振動作により入力直流電圧VINをスイッチングして得た電圧を電子機器の負荷回路及び
マイコン100への電源として出力するメイン電源生成回路101と、発振動作により入
力直流電圧VINをスイッチングして得た電圧をマイコン100への電源として供給する
サブ電源生成回路102と、制御信号P-ON_H1、P-ON_H2に基づいて、待機状態のときには
メイン電源生成回路101の発振動作を停止させ、通常動作状態のときにはサブ電源生成
回路102の発振動作を停止させる発振切換回路105とを備える。
【選択図】 図1
Description
びスイッチングノイズを低減することができるスイッチング電源装置に関する。
器が多くなってきている。このような多機能化を図った電子機器に電源を供給する電源装
置は、出力容量、出力系統数の増加が著しく、このような電源装置には、安定化電圧を出
力するとともに、電源効率が良く、低消費電力化、小型化に有利であるスイッチング電源
装置が用いられている。
り、その待機時における消費電力を低減するため、そのような電子機器に電源を供給する
スイッチング電源装置には、電子機器内の各動作部を動作させるためのメイン電源生成回
路と、前記各動作部の動作/停止等を制御する機能を含む制御部であるマイクロコンピュ
ータ(以下、マイコンという)を動作させるためのサブ電源生成回路とを有するようにし
ていることが多い。
に供給するものであり、サブ電源生成回路は、比較的、低電圧(例えば、5V程度)の出
力電圧を生成して前記マイコンの動作電圧として供給するものである。
整流、平滑して得た入力直流電圧が与えられるトランスと、このトランスの1次巻線を介
して前記入力直流電圧が与えられるスイッチング素子を有している。そして、各スイッチ
ング素子がそれぞれオン/オフ制御されることにより、各トランスの2次巻線に発生する
電圧を整流、平滑することで各出力電圧を得るようにしている。
り前記メイン電源生成回路を動作させ、一方、電子機器を電源オフする指示があった場合
、前記マイコンからのオフ信号により前記メイン電源生成回路を停止させ、前記サブ電源
生成回路のみを動作させるようにして、待機時におけるスイッチング電源装置の消費電力
の低減を図っている。
モードのときは第2直流電源から第2直流電力を供給する電源回路であって、スタンバイ
モードのとき、第2直流電源に接続している発光素子を介して第1直流電源をオフする電
源回路がある(例えば、特許文献1参照)。
、前記メイン出力の電圧を光結合手段を介して1次側のスイッチング制御手段にフィード
バックして定電圧制御動作を行うとともに、前記メイン出力の系統の電力負荷が前記サブ
出力の系統の負荷制御手段で動作制御され、待機動作時には、前記負荷制御手段が前記電
力負荷の動作を停止させ、前記光結合手段が擬似的に間欠発振状態の出力電圧で点滅する
ことにより、最低限の出力電圧とすることができるスイッチング電源装置もある(例えば
、特許文献2参照)。
電源をマイコンの制御のもとにオフするスイッチング電源回路もある(例えば、特許文献
3参照)。
スイッチング電源装置は、通常動作時において、メイン電源生成回路とサブ電源生成回路
の双方のスイッチング素子がスイッチング動作を行うので、スイッチングノイズのレベル
が大きくなるとともに、双方のスイッチング周期が同期していないことからスイッチング
ノイズの周波数帯域が拡大することになり、他の装置等に悪影響を及ぼす可能性が高くな
るという問題があった。また、メイン電源生成回路とサブ電源生成回路の双方のスイッチ
ング素子がスイッチング動作を行うことにより消費電力が増大していた。
光素子を用いることにより、トランスの1次側と2次側を絶縁した状態で待機中に第1直
流電源をオフするようにしているが、第2直流電源は常時オンしているため、上述したメ
イン電源生成回路とサブ電源生成回路を有する従来のスイッチング電源装置と同様の問題
点を含んでいる。
ン出力の出力電圧を最低電圧に維持して消費電力の低減を図ることはできるが、メイン出
力を供給するための発振動作が完全に停止するわけではない。このようなスイッチング電
源装置は、通常、メイン出力を供給する負荷が定格負荷である場合に出力効率が最大とな
るように設計されており、最小負荷および待機時の負荷に関する出力効率については対策
がなされていないので、待機時において、間欠発振状態になるとはいえども、無駄な消費
電力が多くなるという問題があった。
電源をマイコンの制御のもとにオフすることにより、待機時における消費電力の低減を図
ったものであるが、前記マイコン等の待機回路を動作させる待機電源回路は常時オンして
いるため、上述したメイン電源生成回路とサブ電源生成回路を有する従来のスイッチング
電源装置と同様の問題点を含んでいる。
減することができるとともに、通常動作時におけるスイッチングノイズを低減して他の装
置等に悪影響を及ぼさないようにすることができるスイッチング電源装置を提供すること
を目的とする。
可能な電子機器に電源を供給するスイッチング電源装置であって、第1、第2の制御信号
を出力し、待機状態から通常動作状態への切り換え指示があったときに第2の制御信号を
第3のレベルから第4のレベルに変化させ、そのときから第1の遅延時間後に第1の制御
信号を第1のレベルから第2のレベルに変化させ、通常動作状態から待機状態への切り換
え指示があったときに第1の制御信号を第2のレベルから第1のレベルに変化させ、その
ときから第2の遅延時間後に第2の制御信号を第4のレベルから第3のレベルに変化させ
る機能を含むマイクロコンピュータと、第1のトランスの1次巻線と第1のスイッチング
素子とを含み入力直流電圧が与えられる第1の直列回路を有し、第1のスイッチング素子
の発振動作により第1のトランスの2次巻線に誘起された電圧を前記電子機器の負荷回路
への電源として出力するメイン電源生成回路と、前記メイン電源生成回路の出力電圧から
生成した新たな電圧を前記マイクロコンピュータへの電源として供給する制御電源供給回
路と、第2のトランスの1次巻線と第2のスイッチング素子とを含み前記入力直流電圧が
与えられる第2の直列回路を有し、第2のスイッチング素子の発振動作により第2のトラ
ンスの2次巻線に誘起された電圧を前記マイクロコンピュータへの電源として供給するサ
ブ電源生成回路と、第2の制御信号が第3のレベルのときは第1の光結合手段を介して第
1のスイッチング素子をオフさせ、第1の制御信号が第2のレベルのときは第2の光結合
手段を介して第2のスイッチング素子をオフさせる発振切換回路とを具備したことを特徴
とするスイッチング電源装置を提供する。
の制御信号は第3のレベルとなり、発振切換回路は第1の光結合手段を介して第1のスイ
ッチング素子をオフさせる。これにより、メイン電源生成回路は発振動作を停止するので
、待機状態におけるスイッチング電源装置の消費電力を低減することができる。このとき
、マイクロコンピュータからの第1の制御信号は第1のレベルとなり、サブ電源生成回路
は発振動作を行い、サブ電源生成回路からマイクロコンピュータに電源としての電圧が供
給されるので、マイクロコンピュータは動作することができる。
号は第4のレベルとなり、メイン電源生成回路は発振動作を行って電子機器の負荷回路に
電源としての電圧を供給する。また、制御電源供給回路が、メイン電源生成回路の出力電
圧から新たな電圧を生成してマイクロコンピュータに電源としての電圧を供給するので、
マイクロコンピュータは動作することができる。このとき、マイクロコンピュータからの
第1の制御信号は第2のレベルとなり、発振切換回路は第2の光結合手段を介して第2の
スイッチング素子をオフさせる。これにより、サブ電源生成回路は発振動作を停止するの
で、通常動作状態におけるスイッチング電源装置の消費電力を低減することができるとと
もに、メイン電源生成回路とサブ電源生成回路とが共に発振することによるスイッチング
ノイズのレベルの増大、及びスイッチングノイズの周波数帯域の拡大を防ぐことができる
。
から第1の遅延時間後にサブ電源生成回路の発振動作が停止するので、マイクロコンピュ
ータの電源としての電圧がメイン電源生成回路、サブ電源生成回路のいずれもから供給さ
れなくなり、マイクロコンピュータが停止してしまうということが防止できる。
から第2の遅延時間後にメイン電源生成回路の発振動作が停止するので、マイクロコンピ
ュータの電源としての電圧がメイン電源生成回路、サブ電源生成回路のいずれもから供給
されなくなり、マイクロコンピュータが停止してしまうということが防止できる。
するスイッチング電源装置であって、通常動作状態と待機状態との切り換え指示に基づい
て変化させる制御信号を出力する電源制御回路と、発振動作により入力直流電圧をスイッ
チングして得た電圧を前記電子機器の負荷回路及び前記電源制御回路への電源として出力
するメイン電源生成回路と、発振動作により前記入力直流電圧をスイッチングして得た電
圧を前記電源制御回路への電源として供給するサブ電源生成回路と、前記制御信号に基づ
いて前記メイン電源生成回路及び前記サブ電源生成回路の発振動作をそれぞれ停止させる
発振切換回路とを備え、前記電源制御ブロックは、待機状態のときには前記発振切り替え
ブロックが前記メイン発振回路の発振動作を停止させ、通常動作状態のときには前記発振
切り替えブロックが前記サブ発振回路の発振動作を停止させるように、前記制御信号を変
化させることを特徴とするスイッチング電源装置を提供する。
て発振切換回路がメイン電源生成回路の発振動作を停止させるので、待機状態におけるス
イッチング電源装置の消費電力を低減することができる。また、このとき、サブ電源生成
回路は発振動作を行って電源制御回路に電源としての電圧を供給しているので、電源制御
回路は動作することができる。
器の負荷回路及び電源制御回路に電源としての電圧を供給する。これにより、電源制御回
路は動作することができる。また、このとき、電源制御回路からの制御信号に基づいて発
振切換回路がサブ電源生成回路の発振動作を停止させるので、通常動作状態におけるスイ
ッチング電源装置の消費電力を低減することができるとともに、メイン電源生成回路とサ
ブ電源生成回路とが共に発振することによるスイッチングノイズのレベルの増大、及びス
イッチングノイズの周波数帯域の拡大を防ぐことができる。
生成した新たな電圧を前記電源制御回路への電源として供給する制御電源供給回路を備え
るようにしたものである。この構成によれば、前記メイン電源生成回路から出力される電
圧の値に拘わらず、電源制御回路に動作のために必要な電源電圧を供給することができる
。
は、第1のトランスの1次巻線と第1のスイッチング素子とを含み前記入力直流電圧が与
えられる第1の直列回路を有し、第1のスイッチング素子の発振動作により第1のトラン
スの2次巻線に誘起された電圧を出力し、前記サブ電源生成回路は、第2のトランスの1
次巻線と第2のスイッチング素子とを含み前記入力直流電圧が与えられる第2の直列回路
を有し、第2のスイッチング素子の発振動作により第2のトランスの2次巻線に誘起され
た電圧を出力するようにしたものである。
をスイッチングし、それによって、第1のトランスの2次巻線に電子機器の負荷回路及び
電源制御回路に電源として供給する電圧を誘起することができる。また、第2のスイッチ
ング素子を発振動作させることにより入力直流電圧をスイッチングし、それによって、第
2のトランスの2次巻線に電源制御回路に電源として供給する電圧を誘起することができ
る。
信号を出力し、待機状態から通常動作状態への切り換え指示があったときに第2の制御信
号を第3のレベルから第4のレベルに変化させ、そのときから第1の遅延時間後に第1の
制御信号を第1のレベルから第2のレベルに変化させ、通常動作状態から待機状態への切
り換え指示があったときに第1の制御信号を第2のレベルから第1のレベルに変化させ、
そのときから第2の遅延時間後に第2の制御信号を第4のレベルから第3のレベルに変化
させ、前記発振切換回路は、第2の制御信号が第3のレベルのときは第1のスイッチング
素子をオフさせ、第1の制御信号が第2のレベルのときは第2のスイッチング素子をオフ
させるようにしたものである。
号は第3のレベルとなり、発振切換回路は第1のスイッチング素子をオフさせる。これに
より、メイン電源生成回路は発振動作を停止するので、待機状態におけるスイッチング電
源装置の消費電力を低減することができる。また、このとき、電源制御回路からの第1の
制御信号は第1のレベルとなり、サブ電源生成回路は発振動作を行い、サブ電源生成回路
から電源制御回路に電源としての電圧が供給されるので、電源制御回路は動作することが
できる。
のレベルとなり、メイン電源生成回路は発振動作を行って電子機器の負荷回路に電源とし
ての電圧を供給する。また、メイン電源生成回路の出力電圧から電源制御回路に電源とし
ての電圧が供給されるので、電源制御回路は動作することができる。また、このとき、電
源制御回路からの第1の制御信号は第2のレベルとなり、発振切換回路は第2のスイッチ
ング素子をオフさせる。これにより、サブ電源生成回路は発振動作を停止するので、通常
動作状態におけるスイッチング電源装置の消費電力を低減することができるとともに、メ
イン電源生成回路とサブ電源生成回路とが共に発振することによるスイッチングノイズの
レベルの増大、及びスイッチングノイズの周波数帯域の拡大を防ぐことができる。
から第1の遅延時間後にサブ電源生成回路の発振動作が停止するので、電源制御回路の電
源としての電圧がメイン電源生成回路、サブ電源生成回路のいずれもから供給されなくな
り、電源制御回路が停止してしまうということが防止できる。
から第2の遅延時間後にメイン電源生成回路の発振動作が停止するので、電源制御回路の
電源としての電圧がメイン電源生成回路、サブ電源生成回路のいずれもから供給されなく
なり、電源制御回路が停止してしまうということが防止できる。
を介して第1のスイッチング素子をオフさせ、第2の光結合手段を介して第2のスイッチ
ング素子をオフさせるようにしたものである。この構成によれば、電源制御回路とメイン
電源生成回路の1次側及びサブ電源生成回路の1次側とを絶縁することができる。
がマイクロコンピュータを含む構成であることを特徴とするものである。この構成によれ
ば、前記制御信号を出力することが容易に実現できる。
することができるとともに、通常動作時におけるスイッチングノイズを低減して他の装置
等に悪影響を及ぼさないようにすることができるスイッチング電源装置が実現できる。
一実施形態に係るスイッチング電源装置の電気的構成を示す回路図である。このスイッチ
ング電源装置はTVCRの電源装置として用いられ、TVCRの動作に必要な電源を供給
する。
制御を行う電源制御回路104と、商用電源(不図示)からの交流電圧を整流、平滑した
入力直流電圧VINをスイッチングすることによりTVCRの各部に必要な電圧を生成す
るメイン電源生成回路101と、メイン電源生成回路101の出力電圧からマイコン10
0の動作電源としての電圧を生成してマイコン100に供給するマイコン電源供給回路1
03と、入力直流電圧VINをスイッチングすることによりマイコン100の動作電源と
しての電圧を生成するサブ電源生成回路102と、マイコン100からの信号に基づいて
メイン電源生成回路101とサブ電源生成回路102の発振動作の動作/停止を切り換え
る発振切換回路105とから構成されている。
トランス89の1次巻線89aを介して入力直流電圧VINが与えられるMOS型FET
(電界効果トランジスタ、以下、FETという)74と、FET74を発振動作させる1
次側回路を備えており、FET74の発振動作によるトランス89の1次巻線89aにか
かる電圧のスイッチングを行うことにより、トランス89の2次巻線89c、89d、8
9eに誘起する電圧をTVCRの各部に供給する。
Nが与えられ、1次巻線89aの他端はFET74のドレインに接続されている。また、
FET74のソースは並列に接続されたツェナーダイオード71と抵抗72を介してアー
スに接続されるとともに、ダイオード77を介してトランジスタ78のベースに接続され
ている。そして、抵抗70を介して入力直流電圧VINが与えられるFET74のゲート
は、並列に接続されたツェナーダイオード79とコンデンサ75と抵抗76を介してアー
スに接続されている。更に、FET74のドレイン−ソース間にはコンデンサ73が接続
されている。
コンデンサ83との直列回路を介してトランス89の補助巻線89bの一端とに接続され
、補助巻線89bの他端とトランジスタ78のエミッタとはアースに接続されている。尚
、FET74のゲートは発振切換回路105にも接続されているが、この発振切換回路1
05との接続、及びその作用等については後述する。
を介してトランジスタ78のベースに接続されるとともに、抵抗86とダイオード87を
介してフォトカプラ88の2次側のフォトトラジスタ88bのコレクタに接続されている
。そして、フォトトラジスタ88bのエミッタは、抵抗81を介してアースに接続される
とともに、トランジスタ78のベースに接続されている。更に、トランジスタ78のベー
スはコンデンサ80を介してアースに接続されている。
ン管に与える高電圧を生成する高電圧系回路の電源としての電圧+Bが出力される。また
、2次巻線89dの一端から、動作電圧として9Vを必要とする9V系回路の電源として
の電圧P-ON+9Vが出力され、2次巻線89eの一端から、動作電圧として12Vを必要と
するモータ駆動系回路等の12V系回路の電源としての電圧P-ON+12Vが出力される。各2
次巻線89c、89d、89eの他端はシグナルグランドに接続されている。尚、シグナ
ルグランドとアース間はコンデンサ67を介して接続されている。
コンデンサ91との並列回路を介して、偏向系回路の電源としての電圧+Dが出力される
。また、トランス89の2次側から出力される電圧のいずれかが整流、平滑された直流電
圧がF/B(フィードバック)電圧としてフォトカプラ88の1次側の発光ダイオード8
8aに与えられるようになっている。
流電圧VINが抵抗70と抵抗76とで分圧された分圧電圧がFET74のゲートに印加
されFET74がオンすると、1次巻線89a、FET74のドレイン−ソース間、抵抗
72の経路で電流が流れる。
トランジスタ78のベースに与えられ、トランジスタ78がオンすることにより、トラン
ジスタ78のコレクタ電位、即ち、FET74のゲート電位がL(Low)レベルになる
ので、FET74はオフとなる。FET74がオフとなるので、先ほどの電流は流れなく
なり、FET74のソース電位、即ち、トランジスタ78のベース電位がLレベルとなる
ので、トランジスタ78はオフする。トランジスタ78がオフすると、再び、入力直流電
圧VINが抵抗70と抵抗76とで分圧された分圧電圧がFET74のゲートに印加され
FET74がオンする。
パルス電流が流れ、このパルス電流により補助巻線89b、2次巻線89c、89d、8
9eにそれぞれの巻線比率に応じた電圧が誘起される。例えば、2次巻線89cには12
0V程度の電圧、タップ89fには20V〜30Vの間の所定の電圧、2次巻線89dに
は9V程度の電圧、2次巻線89eには12V程度の電圧が誘起され、それぞれの電圧は
、上述した高電圧系回路、偏向系回路、9V系回路、12V系回路にそれぞれの動作用電
源として供給される。
電圧がF/B電圧としてフォトカプラ88の1次側の発光ダイオード88aに与えられ、
このF/B電圧が所定の電圧を超えた場合に発光ダイオード88aがオンするようになっ
ている。
88bがオンして、補助巻線89bに誘起されている電圧が抵抗86、ダイオード87を
介してトランジスタ78のベースに与えられることになる。これにより、トランジスタ7
8がオンするので、トランジスタ78のコレクタ電位、即ち、FET74のゲート電位が
Lレベルになるので、FET74はオフとなり、2次巻線89c、89d、89eに誘起
される電圧は低下する。
フォトトランジスタ88bもオフするので、補助巻線89bに誘起されている電圧がトラ
ンジスタ78のベースに与えられなくなり、トランジスタ78はオフすることになる。ト
ランジスタ78がオフすると、入力直流電圧VINが抵抗70と抵抗76とで分圧された
分圧電圧がFET74のゲートに印加されFET74がオンし、再び、上述したように、
FET74のオン/オフが繰り返される。
圧になるようにフィードバック制御されている。
VINが与えられるトランス45と、このトランス45の1次巻線45aを介して入力直
流電圧VINが与えられるFET56とFET56を発振動作させる1次側回路と、FE
T56の発振動作によるトランス45の1次巻線45aにかかる電圧のスイッチングを行
うことにより、トランス45の2次巻線45cに誘起する電圧を整流、平滑してマイコン
100に電源として供給する2次側回路とを備えている。
直流電圧VINが与えられ、1次巻線45aの他端はFET56のドレインに接続されて
いる。また、FET56のソースは抵抗68を介してアースに接続されるとともに、ダイ
オード59を介してNPN型のトランジスタ62のベースに接続されている。トランジス
タ62のエミッタはアースに接続され、トランジスタ62のベースとアース間には、コン
デンサ60と抵抗61とが並列に接続されている。
、ツェナーダイオード63を介してアースに接続されるとともに、トランジスタ62のコ
レクタに接続されている。そして、FET56のゲート−ソース間にはコンデンサ58が
接続されている。尚、FET56のゲートは発振切換回路105にも接続されているが、
この発振切換回路105との接続、及びその作用等については後述する。
続され、補助巻線45bの他端はアースに接続されている。また、補助巻線45bの前記
一端は、ダイオード55と抵抗54を介してフォトカプラ53の2次側のフォトトラジス
タ53bのコレクタに接続され、フォトトラジスタ53bのエミッタは、トランジスタ6
2のベースに接続されている。
ドに接続され、ダイオード44のカソードはコイル41の一端に接続され、コイル41の
他端は電源ラインALL+5Vに接続されるとともに、電解コンデンサ40を介してシグ
ナルグランドに接続されている。また、2次巻線45cの他端はシグナルグランドに接続
され、ダイオード44のカソードとシグナルグランド間には電解コンデンサ43とツェナ
ーダイオード42が並列に接続されている。
ンドに接続されるとともに、抵抗46を介してフォトカプラ53の1次側の発光ダイオー
ド53aのアノードと、抵抗47を介してシャントレギュレータ52のカソードに接続さ
れている。そして、発光ダイオード53aのカソードはシャントレギュレータ52のカソ
ードに接続され、シャントレギュレータ52のアノードはシグナルグランドに接続されて
いる。また、抵抗48、49の接続点がシャントレギュレータ52のリファレンス端子に
接続されるとともに、抵抗50とコンデンサ51の直列回路を介してシャントレギュレー
タ52のカソードに接続されている。
電圧VINが抵抗64、65を介して与えられたツェナーダイオード63のカソードの電
位はツェナーダイオード63のツェナー電圧となる。そして、この電圧がFET56のゲ
ートに印加されFET56がオンすると、抵抗57、1次巻線45a、FET56のドレ
イン−ソース間、抵抗68の経路で電流が流れる。
トランジスタ62のベースに与えられ、トランジスタ62がオンすることにより、トラン
ジスタ62のコレクタ電位、即ち、FET56のゲート電位がLレベルになるので、FE
T56はオフとなる。FET56がオフとなるので、先ほどの電流は流れなくなり、FE
T56のソース電位、即ち、トランジスタ62のベース電位がLレベルとなるので、トラ
ンジスタ62はオフする。トランジスタ62がオフすると、再び、ツェナーダイオード6
3のツェナー電圧がFET56のゲートに印加されFET56がオンする。
パルス電流が流れ、このパルス電流により補助巻線45b、2次巻線45cにそれぞれの
巻線比率に応じた電圧が誘起される。そして、2次巻線45cに誘起された電圧は、ダイ
オード44、電解コンデンサ43によって整流、平滑されて、例えば、5Vの直流電圧と
なり、コイル41、電解コンデンサ40によって更に脈流が取り除かれた後、電源ライン
ALL+5Vに供給される。
ギュレータ52にレファレンス電圧として与えられ、シャントレギュレータ52は、この
分圧電圧と内部基準電圧とを比較してカソード−アノード間のインピーダンスを決定する
。従って、この分圧電圧、即ち、コンデンサ43の出力電圧に応じてシャントレギュレー
タ52のカソードの電位が変化する。このカソード電位は、コンデンサ43の出力電圧が
、例えば、5Vを超えたときにフォトカプラ53の発光ダイオード53aがオンする電位
になるように設定されている。
53bがオンして、補助巻線45bに誘起されている電圧がダイオード55、抵抗54を
介してトランジスタ62のベースに与えられることになる。これにより、トランジスタ6
2がオンするので、トランジスタ62のコレクタ電位、即ち、FET56のゲート電位が
Lレベルになるので、FET56はオフとなり、2次巻線45cに誘起される電圧は低下
する。
ード電位は上昇し、発光ダイオード53aはオフ、フォトカプラ53の2次側のフォトト
ランジスタ53bもオフするので、補助巻線45bに誘起されている電圧がトランジスタ
62のベースに与えられなくなり、トランジスタ62はオフすることになる。トランジス
タ62がオフすると、ツェナーダイオード63のツェナー電圧がFET56のゲートに印
加されFET56がオンし、再び、上述したように、FET56のオン/オフが繰り返さ
れる。
れる直流電圧が、マイコン100の動作に必要な所定の電圧(例えば、5V)になるよう
にフィードバック制御されている。
系回路に供給される電圧+Dからマイコン100を動作させるための電源電圧を生成して
マイコン100に供給するものである。
他端が、抵抗7、8の並列回路とツェナーダイオード6を介してシグナルグランドに接続
されるとともに、抵抗1、3の並列回路を介してNPN型のトランジスタ2のコレクタに
接続されている。
のベースに接続され、トランジスタ2のベースは電解コンデンサ4を介してシグナルグラ
ンドに接続されている。そして、トランジスタ2のエミッタは、電解コンデンサ17を介
してシグナルグランドに接続されるとともに、ダイオード18を介してマイコン100の
メモリバックアップ用電源端子Vcc0に接続された電源ラインT+5Vと、ダイオード
19を介してマイコン100の主電源端子Vccに接続された電源ラインALL+5Vと
に接続されている。
101が発振動作しているときに、20V〜30Vの間の所定の電圧である電圧+Dが抵
抗16、7、8を介してツェナーダイオード6に与えられ、ツェナーダイオード6のカソ
ードの電位は、ツェナーダイオード6のツェナー電圧となる。そして、このツェナー電圧
が抵抗5を介してトランジスタ2のベースに印加され、トランジスタ2のベース−エミッ
タ間電圧、即ち、このツェナー電圧と電解コンデンサ17の出力電圧との差に応じたコレ
クタ電流が流れ、このコレクタ電流により電解コンデンサ17が充電される。
ランジスタ17の出力電圧は所定の電圧に維持される。そして、電解トランジスタ17の
出力電圧は、ダイオード18、19を介して電源ラインT+5V、ALL+5Vに供給さ
れる。この電源ラインT+5V、ALL+5Vに供給される電圧が、例えば、5Vになる
ように、ツェナーダイオード6のツェナー電圧等、マイコン電源供給回路103を構成す
る各要素の定数が設定されている。
コン等で電源オン操作が行われたことを検知して、TVCRの電源立ち上げのための制御
信号を出力するマイコン100を備えている。マイコン100は、動作電源が与えられる
主電源端子Vccと、メモリバックアップ用の電源が与えられるメモリバックアップ用電
源端子Vcc0と、制御信号P-ON_H1を出力する出力端子H1と、制御信号P-ON_H2を出力
する出力端子H2を有している。
子Vcc0は電源ラインT+5Vに接続されている。また、出力端子H1、H2は発振切
換回路105にそれぞれ接続されているが、この発振切換回路105との接続、及びその
作用等については後述する。
され、トランジスタ22のエミッタはシグナルグランドに接続されている。トランジスタ
22のベースとシグナルグランド間には抵抗21が接続されている。
のベースに接続され、トランジスタ12のエミッタはシグナルグランドに接続されている
。トランジスタ12のベースとシグナルグランド間には抵抗15と電解コンデンサ13と
が並列に接続されている。
ベースに接続され、トランジスタ9のエミッタは電圧+Dが供給される電源ラインに接続
され、トランジスタ9のコレクタはマイコン電源供給回路103の抵抗16と抵抗7との
接続点に接続されている。トランジスタ9のベースとエミッタ間には抵抗10が接続され
ている。
イコン100から出力される制御信号P-ON_H1、P-ON_H2の波形を示す波形図であり、(a
)が制御信号P-ON_H2の波形、(b)が制御信号P-ON_H1の波形を示している。尚、制御信
号P-ON_H1、P-ON_H2は、いずれもH(High)レベル/L(Low)レベルに変化する
2値信号であり、例えば、Hレベルのときは5V程度の電圧であり、Lレベルのときには
0V程度の電圧である。
は、制御信号P-ON_H1、P-ON_H2をいずれもLレベルにしている。そして、時刻t1に、例
えば、TVCRに付属のリモコン等で電源オン操作が行われると、マイコン100は、図
示しない検知回路等によりそのことを検知して、制御信号P-ON_H2をHレベルにし、その
ときから数msecの遅延時間T1が経過した時刻t2に制御信号P-ON_H1をHレベルに
する。尚、制御信号P-ON_H1、P-ON_H2をHレベルに変化させるタイミングに遅延時間T1
の時間差を設けている理由については後述する。
介してトランジスタ22のベースに与えられることになり、トランジスタ22はオンする
。トランジスタ22がオンすると、トランジスタ22のコレクタに接続されているトラン
ジスタ12のベース電位がLレベルとなるので、トランジスタ12はオフする。トランジ
スタ12がオフすると、トランジスタ12のコレクタに接続されているトランジスタ9の
ベース電位がHレベルとなるので、PNP型のトランジスタ9はオフする。その結果、ト
ランジスタ9のエミッタから供給されている偏向系回路への電流が変化することにより、
偏向系回路が立ち上がり、TVCRはパワーオン状態(通常動作状態)となる。
、マイコン100は、図示しない検知回路等によりそのことを検知して、制御信号P-ON_H
1をLレベルにし、そのときから数msecの遅延時間T2が経過した時刻t4に制御信
号P-ON_H2をLレベルにする。尚、制御信号P-ON_H1、P-ON_H2をLレベルに変化させるタ
イミングに遅延時間T2の時間差を設けている理由については後述する。
る。トランジスタ22がオフすると、トランジスタ22のコレクタに接続されているトラ
ンジスタ12のベース電位がHレベルとなるので、トランジスタ12はオンする。トラン
ジスタ12がオンすると、トランジスタ12のコレクタに接続されているトランジスタ9
のベース電位がLレベルとなるので、PNP型のトランジスタ9はオンする。その結果、
トランジスタ9のエミッタから供給されている偏向系回路への電流が変化することにより
、偏向系回路がオフとなり、TVCRはパワーオフ状態(待機状態)となる。
力される制御信号P-ON_H1、P-ON_H2に応じて、メイン電源生成回路101、サブ電源生成
回路102の発振動作の動作/停止を切り換えるものであり、メイン電源生成回路101
のFET74に信号を伝達するフォトカプラ33と、サブ電源生成回路102のFET5
6に信号を伝達するフォトカプラ37を有している。フォトカプラを使用することにより
、マイコン100とメイン電源生成回路101の1次側及びサブ電源生成回路102の1
次側とを絶縁することができる。
て発振回路101のFET74のゲートに接続され、フォトトランジスタ33bのエミッ
タは、抵抗93を介してアースに接続されている。また、フォトカプラ37の2次側のフ
ォトトランジスタ37bのコレクタは、抵抗38を介してサブ電源生成回路102のFE
T56のゲートに接続され、フォトトランジスタ37bのエミッタは、抵抗39を介して
アースに接続されている。
ラ37の1次側の発光ダイオード37aのアノードは、いずれも電源ラインALL+5V
に接続されている。更に、発光ダイオード33aのカソードは、マイコン100の出力端
子H2と、抵抗32を介してシグナルグランドに接続されるとともに、抵抗31を介して
NPN型のトランジスタ29のベースに接続され、発光ダイオード37aのカソードは、
NPN型のトランジスタ35のコレクタに接続されている。
7を介してシグナルグランドと、抵抗26を介してNPN型のトランジスタ25のベース
とに接続され、トランジスタ29のエミッタは、抵抗30を介してシグナルグランドに接
続されている。
ラインALL+5Vに接続され、トランジスタ25のエミッタは、トランジスタ24のエ
ミッタとともに、抵抗34を介してトランジスタ35のコレクタに接続されている。
され、トランジスタ35のベースは、マイコン100の出力端子H1に接続され、トラン
ジスタ35のエミッタは、抵抗36を介してシグナルグランドに接続されている。
先ず、時刻t1までのTVCRが待機状態であるとき、即ち、制御信号P-ON_H1、P-ON_H2
がいずれもLレベルであるとき、制御信号P-ON_H1がベースに与えられるトランジスタ3
5はオフとなり、制御信号P-ON_H2がベースに与えられるトランジスタ24、29はオフ
となっている。そして、トランジスタ29がオフであるので、トランジスタ25はオンし
、トランジスタ35のコレクタ電位は、電源ラインALL+5Vと略同等の電位となり、
フォトカプラ37の発光ダイオード37aには電流が流れず、フォトトランジスタ37b
はオフとなっている。これにより、サブ電源生成回路102のFET56は、上述したオ
ン/オフ動作を繰り返し、サブ電源生成回路102から電源ラインALL+5Vに5Vの
電圧が供給されている。
33aに電流が流れ、フォトトランジスタ33bがオンとなっている。これにより、メイ
ン電源生成回路101のFET74のゲートはLレベルになり、FET74はオフのまま
となっている。即ち、メイン電源生成回路101は発振を停止しているので、メイン電源
生成回路101から各電源ラインへの電圧供給はされていない状態となっている。
されていないので、マイコン電源供給回路103はマイコン100に対しての電圧供給を
行っていない状態である。しかしながら、マイコン100は、マイコン電源供給回路10
3からの電圧供給は受けていない状態であるが、サブ電源生成回路102から電源ライン
ALL+5Vを介して電圧供給を受け、動作している。
与えられるトランジスタ24、29はオンとなる。尚、制御信号P-ON_H1がベースに与え
られるトランジスタ35はオフのままである。そして、トランジスタ29がオンになると
トランジスタ25はオフするが、トランジスタ24がオンしているのでトランジスタ35
のコレクタ電位は、電源ラインALL+5Vと略同等の電位となる。従って、フォトカプ
ラ37の発光ダイオード37aには電流が流れず、フォトトランジスタ37bはオフのま
まであり、サブ電源生成回路102のFET56は上述したオン/オフ動作を繰り返し、
サブ電源生成回路102から電源ラインALL+5Vへの電圧供給は継続される。
33aに電流が流れなくなり、フォトトランジスタ33bはオフとなる。これにより、メ
イン電源生成回路101のFET74のゲートはフォトカプラ33の状態とは関係なくな
り、FET74は、上述したように、オン/オフ動作を繰り返し、メイン電源生成回路1
01から電圧が出力され始める。そして、メイン電源生成回路101からマイコン電源供
給回路103への電圧供給がされるので、電源ラインALL+5Vにはマイコン電源供給
回路103とサブ電源生成回路102の両方から5Vの電圧供給がされることになる。
レベルになると、上述したように、偏向系回路が立ち上がり、TVCRはパワーオン状態
となる。このとき、制御信号P-ON_H1がベースに与えられるトランジスタ35はオンとな
り、トランジスタ35のコレクタ電位はLレベルとなり、フォトカプラ37の発光ダイオ
ード37aに電流が流れ、フォトトランジスタ37bはオンとなる。これにより、サブ電
源生成回路102のFET56のゲートはLレベルになり、FET56はオフのままとな
る。即ち、サブ電源生成回路102は発振を停止し、サブ電源生成回路102からは電源
ラインALL+5Vへの電圧供給がされなくなる。
くなるが、メイン電源生成回路101が時刻t1の時点から発振動作を行って電圧出力し
ているので、電源ラインALL+5Vへはマイコン電源供給回路103から既に5Vの電
圧供給がされており、サブ電源生成回路102から電圧供給されなくなってもマイコン1
00が停止することはない。制御信号P-ON_H1、P-ON_H2をHレベルに変化させるタイミン
グに数msecの時間差、即ち、遅延時間T1を設けている理由はここにある。
と同じ状態となる。即ち、制御信号P-ON_H1がLレベルになるので、偏向系回路がオフと
なり、TVCRはパワーオフ状態となる。そして、制御信号P-ON_H1がLレベル、制御信
号P-ON_H2がHレベルであるので、メイン電源生成回路101、サブ電源生成回路102
ともに発振している状態となり、電源ラインALL+5Vにはマイコン電源供給回路10
3とサブ電源生成回路102の両方から5Vの電圧供給がされている状態となる。
レベルになると、時刻t1以前の期間と同じ状態となる。即ち、制御信号P-ON_H1、P-ON_
H2ともにLレベルであるので、メイン電源生成回路101は発振を停止し、メイン電源生
成回路101からの電圧出力はされず、サブ電源生成回路102のみが発振して、サブ電
源生成回路102から電源ラインALL+5Vに5Vの電圧が供給される状態になる。
れなくなるが、サブ電源生成回路102が時刻t3の時点から発振動作を行って電圧出力
しているので、電源ラインALL+5Vへはサブ電源生成回路102から既に5Vの電圧
供給がされており、マイコン電源供給回路103から電圧供給されなくなってもマイコン
100が停止することはない。制御信号P-ON_H1、P-ON_H2をLレベルに変化させるタイミ
ングに数msecの時間差、即ち、遅延時間T2を設けている理由はここにある。
CRのパワーオフ状態において、メイン電源生成回路101の発振を停止させ、サブ電源
生成回路102のみを発振させて、パワーオフ状態におけるスイッチング電源装置の消費
電力を低減することができる。このとき、マイコン100の動作電源を供給する電源ライ
ンALL+5Vには、サブ電源生成回路102からマイコン100の動作電源としての電
圧が供給されているので、マイコン100が停止することはない。
路102の発振を停止させているので、パワーオン状態におけるメイン電源生成回路10
1とサブ電源生成回路102とが共に発振することによるスイッチングノイズのレベルの
増大、及びスイッチングノイズの周波数帯域の拡大を防ぐことができる。また、サブ電源
生成回路102の発振を停止させることにより、パワーオン状態におけるスイッチング電
源装置の消費電力を低減することができる。
る間は、サブ電源生成回路102からマイコン100の動作電源としての5Vの電圧が供
給され、サブ電源生成回路102の発振を停止させている間は、メイン電源生成回路10
1からマイコン電源供給回路103を介してマイコン100の動作電源としての5Vの電
圧が供給されるようにしているので、パワーオン状態のとき及びパワーオフ状態のときに
マイコン100が停止してしまうということはない。
振させてから数msecの遅延時間T1後にサブ電源生成回路102の発振を停止させる
ようにしているので、電源ラインALL+5Vにマイコン100の動作電源としての電圧
がメイン電源生成回路101、サブ電源生成回路102のいずれもから供給されなくなり
、マイコン100が停止してしまうということがない。尚、遅延時間T1は、数msec
に限定されるものではない。
振させてから数msecの遅延時間T2後にメイン電源生成回路101の発振を停止させ
るようにしているので、電源ラインALL+5Vにマイコン100の動作電源としての電
圧がメイン電源生成回路101、サブ電源生成回路102のいずれもから供給されなくな
り、マイコン100が停止してしまうということがない。尚、遅延時間T2は、数mse
cに限定されるものではない。
て電源ラインALL+5Vにマイコン100の動作電源としての電圧が供給されるように
しているが、例えば、メイン電源生成回路101のトランス89の2次巻線にマイコン1
00の動作電源としての電圧を発生するタップを設けるなどして、メイン電源生成回路1
01から直接、電源ラインALL+5Vにマイコン100の動作電源としての電圧が供給
されるようにしても良い。
囲において各部の構成等を適宜に変更して実施することも可能である。
37 フォトカプラ(第2の光結合手段)
45 トランス(第2のトランス)
45a 1次巻線
45b 補助巻線
45c 2次巻線
56 FET(第2のスイッチング素子)
74 FET(第1のスイッチング素子)
89 トランス(第1のトランス)
89a 1次巻線
89b 補助巻線
89c、89d、89e 2次巻線
89f タップ
100 マイコン(マイクロコンピュータ)
101 メイン電源生成回路
102 サブ電源生成回路
103 マイコン電源供給回路(制御電源供給回路)
104 電源制御回路
105 発振切換回路
Claims (7)
- 通常動作状態と待機状態とに切り換え可能な電子機器に電源を供給するスイッチング電
源装置であって、
第1、第2の制御信号を出力し、待機状態から通常動作状態への切り換え指示があった
ときに第2の制御信号を第3のレベルから第4のレベルに変化させ、そのときから第1の
遅延時間後に第1の制御信号を第1のレベルから第2のレベルに変化させ、通常動作状態
から待機状態への切り換え指示があったときに第1の制御信号を第2のレベルから第1の
レベルに変化させ、そのときから第2の遅延時間後に第2の制御信号を第4のレベルから
第3のレベルに変化させる機能を含むマイクロコンピュータと、
第1のトランスの1次巻線と第1のスイッチング素子とを含み入力直流電圧が与えられ
る第1の直列回路を有し、第1のスイッチング素子の発振動作により第1のトランスの2
次巻線に誘起された電圧を前記電子機器の負荷回路への電源として出力するメイン電源生
成回路と、
前記メイン電源生成回路の出力電圧から生成した新たな電圧を前記マイクロコンピュー
タへの電源として供給する制御電源供給回路と、
第2のトランスの1次巻線と第2のスイッチング素子とを含み前記入力直流電圧が与え
られる第2の直列回路を有し、第2のスイッチング素子の発振動作により第2のトランス
の2次巻線に誘起された電圧を前記マイクロコンピュータへの電源として供給するサブ電
源生成回路と、
第2の制御信号が第3のレベルのときは第1の光結合手段を介して第1のスイッチング
素子をオフさせ、第1の制御信号が第2のレベルのときは第2の光結合手段を介して第2
のスイッチング素子をオフさせる発振切換回路と、
を具備したことを特徴とするスイッチング電源装置。 - 通常動作状態と待機状態とに切り換え可能な電子機器に電源を供給するスイッチング電
源装置であって、
通常動作状態と待機状態との切り換え指示に基づいて変化させる制御信号を出力する電
源制御回路と、
発振動作により入力直流電圧をスイッチングして得た電圧を前記電子機器の負荷回路及
び前記電源制御回路への電源として出力するメイン電源生成回路と、
発振動作により前記入力直流電圧をスイッチングして得た電圧を前記電源制御回路への
電源として供給するサブ電源生成回路と、
前記制御信号に基づいて前記メイン電源生成回路及び前記サブ電源生成回路の発振動作
をそれぞれ停止させる発振切換回路と、
を備え、前記電源制御ブロックは、待機状態のときには前記発振切り替えブロックが前
記メイン発振回路の発振動作を停止させ、通常動作状態のときには前記発振切り替えブロ
ックが前記サブ発振回路の発振動作を停止させるように、前記制御信号を変化させること
を特徴とするスイッチング電源装置。 - 前記メイン電源生成回路の出力電圧から生成した新たな電圧を前記電源制御回路への電
源として供給する制御電源供給回路を備えることを特徴とする請求項2に記載のスイッチ
ング電源装置。 - 前記メイン電源生成回路は、第1のトランスの1次巻線と第1のスイッチング素子とを
含み前記入力直流電圧が与えられる第1の直列回路を有し、第1のスイッチング素子の発
振動作により第1のトランスの2次巻線に誘起された電圧を出力し、
前記サブ電源生成回路は、第2のトランスの1次巻線と第2のスイッチング素子とを含
み前記入力直流電圧が与えられる第2の直列回路を有し、第2のスイッチング素子の発振
動作により第2のトランスの2次巻線に誘起された電圧を出力することを特徴とする請求
項2または請求項3に記載のスイッチング電源装置。 - 前記電源制御回路は、第1、第2の制御信号を出力し、待機状態から通常動作状態への
切り換え指示があったときに第2の制御信号を第3のレベルから第4のレベルに変化させ
、そのときから第1の遅延時間後に第1の制御信号を第1のレベルから第2のレベルに変
化させ、通常動作状態から待機状態への切り換え指示があったときに第1の制御信号を第
2のレベルから第1のレベルに変化させ、そのときから第2の遅延時間後に第2の制御信
号を第4のレベルから第3のレベルに変化させ、
前記発振切換回路は、第2の制御信号が第3のレベルのときは第1のスイッチング素子
をオフさせ、第1の制御信号が第2のレベルのときは第2のスイッチング素子をオフさせ
ることを特徴とする請求項4に記載のスイッチング電源装置。 - 前記発振切換回路は、第1の光結合手段を介して第1のスイッチング素子をオフさせ、
第2の光結合手段を介して第2のスイッチング素子をオフさせることを特徴とする請求項
5に記載のスイッチング電源装置。 - 前記電源制御回路が、マイクロコンピュータを含む構成であることを特徴とする請求項
2〜請求項6のいずれかに記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004188664A JP2006014509A (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004188664A JP2006014509A (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006014509A true JP2006014509A (ja) | 2006-01-12 |
Family
ID=35781069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004188664A Pending JP2006014509A (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006014509A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109736A (ja) * | 2009-11-12 | 2011-06-02 | Funai Electric Co Ltd | 電源供給装置、及び画像出力装置 |
JP2014054040A (ja) * | 2012-09-06 | 2014-03-20 | Onkyo Corp | スイッチング電源 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0851772A (ja) * | 1994-08-09 | 1996-02-20 | Funai Electric Co Ltd | スイッチング電源の保護回路 |
JPH1169261A (ja) * | 1997-08-19 | 1999-03-09 | Matsushita Electric Ind Co Ltd | テレビジョン受信機用電源回路 |
JPH11164476A (ja) * | 1997-11-28 | 1999-06-18 | Nec Home Electron Ltd | 電源装置 |
JP2000324820A (ja) * | 1999-05-07 | 2000-11-24 | Canon Inc | 電源装置、画像形成装置、画像形成システム、電源装置の制御方法、画像形成装置の電源制御方法、及び記憶媒体 |
JP2001298860A (ja) * | 2000-04-12 | 2001-10-26 | Sony Corp | 電子機器の電源装置 |
JP2003244949A (ja) * | 2002-02-14 | 2003-08-29 | Sharp Corp | 電源装置 |
-
2004
- 2004-06-25 JP JP2004188664A patent/JP2006014509A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0851772A (ja) * | 1994-08-09 | 1996-02-20 | Funai Electric Co Ltd | スイッチング電源の保護回路 |
JPH1169261A (ja) * | 1997-08-19 | 1999-03-09 | Matsushita Electric Ind Co Ltd | テレビジョン受信機用電源回路 |
JPH11164476A (ja) * | 1997-11-28 | 1999-06-18 | Nec Home Electron Ltd | 電源装置 |
JP2000324820A (ja) * | 1999-05-07 | 2000-11-24 | Canon Inc | 電源装置、画像形成装置、画像形成システム、電源装置の制御方法、画像形成装置の電源制御方法、及び記憶媒体 |
JP2001298860A (ja) * | 2000-04-12 | 2001-10-26 | Sony Corp | 電子機器の電源装置 |
JP2003244949A (ja) * | 2002-02-14 | 2003-08-29 | Sharp Corp | 電源装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109736A (ja) * | 2009-11-12 | 2011-06-02 | Funai Electric Co Ltd | 電源供給装置、及び画像出力装置 |
JP2014054040A (ja) * | 2012-09-06 | 2014-03-20 | Onkyo Corp | スイッチング電源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100266057B1 (ko) | 스위칭전원장치 | |
JP4290749B2 (ja) | 最小スタンバイ電力の配分装置及び方法 | |
US20020036910A1 (en) | Power supply with reduced power consumption in standby mode | |
US6388902B1 (en) | Switching power supply circuit | |
JP5905689B2 (ja) | Dc/dcコンバータならびにそれを用いた電源装置および電子機器 | |
JP4467393B2 (ja) | スイッチング電源装置 | |
US6424549B1 (en) | Low consumption converter directly connectable to the mains | |
JP4371456B2 (ja) | スイッチドモード電源装置 | |
US7638905B2 (en) | Voltage for LCD | |
JP2006014509A (ja) | スイッチング電源装置 | |
CN1178369C (zh) | 具有节电备用模式的电源 | |
JP2004343708A (ja) | マイクロプロセッサと減磁回路と通常モード及び低電力モードを有するスイッチモード電源とを包含する装置及び表示ユニット | |
JP2007020388A (ja) | 電圧変換回路およびスイッチング電源装置 | |
US7453243B2 (en) | Switching power supply with multiple output voltages and an intermittent oscillation pulse in standby | |
KR100225311B1 (ko) | 스위칭형 전원 장치 | |
US20050099165A1 (en) | Power controller | |
JP4613531B2 (ja) | スイッチング電源装置 | |
JP2000228873A (ja) | スイッチング電源装置 | |
JPH07264846A (ja) | スイッチング電源回路 | |
JP4348493B2 (ja) | 電源回路 | |
JP3057272B2 (ja) | スイッチング電源 | |
JPH0134453Y2 (ja) | ||
JPH0534233Y2 (ja) | ||
KR20160084901A (ko) | 스위치 모드 파워 서플라이의 대기전력 저감을 위한 회로 및 그 제어 방법 | |
KR0175837B1 (ko) | 주smps(주스위칭모드 전원공급기)의 출력전압을 이용한 dc-dc 컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |