JP2006014509A - スイッチング電源装置 - Google Patents

Abstract

【課題】 待機時のみならず通常動作時においても消費電力を低減することができると
ともに、通常動作時におけるスイッチングノイズを低減することができるスイッチング電
源装置を提供する。
【解決手段】 制御信号P-ON_H1、P-ON_H2を出力する機能を含むマイコン１００と、発
振動作により入力直流電圧ＶＩＮをスイッチングして得た電圧を電子機器の負荷回路及び
マイコン１００への電源として出力するメイン電源生成回路１０１と、発振動作により入
力直流電圧ＶＩＮをスイッチングして得た電圧をマイコン１００への電源として供給する
サブ電源生成回路１０２と、制御信号P-ON_H1、P-ON_H2に基づいて、待機状態のときには
メイン電源生成回路１０１の発振動作を停止させ、通常動作状態のときにはサブ電源生成
回路１０２の発振動作を停止させる発振切換回路１０５とを備える。
【選択図】 図１

Description

本発明は、電子機器に電源を供給するスイッチング電源装置に関し、特に、消費電力及
びスイッチングノイズを低減することができるスイッチング電源装置に関する。

近年、ＴＶＣＲ(Television + Video Cassette Recorder)等の多機能化を図った電子機
器が多くなってきている。このような多機能化を図った電子機器に電源を供給する電源装
置は、出力容量、出力系統数の増加が著しく、このような電源装置には、安定化電圧を出
力するとともに、電源効率が良く、低消費電力化、小型化に有利であるスイッチング電源
装置が用いられている。

また、ＴＶＣＲ等の電子機器は、通常動作時以外の待機時にも電源を供給する必要があ
り、その待機時における消費電力を低減するため、そのような電子機器に電源を供給する
スイッチング電源装置には、電子機器内の各動作部を動作させるためのメイン電源生成回
路と、前記各動作部の動作／停止等を制御する機能を含む制御部であるマイクロコンピュ
ータ（以下、マイコンという）を動作させるためのサブ電源生成回路とを有するようにし
ていることが多い。

メイン電源生成回路は、前記各動作部の動作に必要な出力電圧を生成して前記各動作部
に供給するものであり、サブ電源生成回路は、比較的、低電圧（例えば、５Ｖ程度）の出
力電圧を生成して前記マイコンの動作電圧として供給するものである。

また、メイン電源生成回路、サブ電源生成回路は、ともに、商用電源からの交流電圧を
整流、平滑して得た入力直流電圧が与えられるトランスと、このトランスの１次巻線を介
して前記入力直流電圧が与えられるスイッチング素子を有している。そして、各スイッチ
ング素子がそれぞれオン／オフ制御されることにより、各トランスの２次巻線に発生する
電圧を整流、平滑することで各出力電圧を得るようにしている。

そして、電子機器を電源オンする指示があった場合、前記マイコンからのオン信号によ
り前記メイン電源生成回路を動作させ、一方、電子機器を電源オフする指示があった場合
、前記マイコンからのオフ信号により前記メイン電源生成回路を停止させ、前記サブ電源
生成回路のみを動作させるようにして、待機時におけるスイッチング電源装置の消費電力
の低減を図っている。

また、パワーオンモードのときは第１直流電源から第１直流電力を供給し、スタンバイ
モードのときは第２直流電源から第２直流電力を供給する電源回路であって、スタンバイ
モードのとき、第２直流電源に接続している発光素子を介して第１直流電源をオフする電
源回路がある（例えば、特許文献１参照）。

また、２次側に相対的に電圧の高いメイン出力と相対的に電圧の低いサブ出力とを備え
、前記メイン出力の電圧を光結合手段を介して１次側のスイッチング制御手段にフィード
バックして定電圧制御動作を行うとともに、前記メイン出力の系統の電力負荷が前記サブ
出力の系統の負荷制御手段で動作制御され、待機動作時には、前記負荷制御手段が前記電
力負荷の動作を停止させ、前記光結合手段が擬似的に間欠発振状態の出力電圧で点滅する
ことにより、最低限の出力電圧とすることができるスイッチング電源装置もある（例えば
、特許文献２参照）。

また、待機時には、負荷回路に動作電源を与える主電源回路の１次側に供給されるＡＣ
電源をマイコンの制御のもとにオフするスイッチング電源回路もある（例えば、特許文献
３参照）。
特開平８−２８６７７０号公報 特開２００３−１９９３４０号公報 特開２００４−２３８９４号公報

しかしながら、上述したようなメイン電源生成回路とサブ電源生成回路を有する従来の
スイッチング電源装置は、通常動作時において、メイン電源生成回路とサブ電源生成回路
の双方のスイッチング素子がスイッチング動作を行うので、スイッチングノイズのレベル
が大きくなるとともに、双方のスイッチング周期が同期していないことからスイッチング
ノイズの周波数帯域が拡大することになり、他の装置等に悪影響を及ぼす可能性が高くな
るという問題があった。また、メイン電源生成回路とサブ電源生成回路の双方のスイッチ
ング素子がスイッチング動作を行うことにより消費電力が増大していた。

また、特許文献１に記載の従来技術は、第１直流電源のオン／オフ制御に発光素子、受
光素子を用いることにより、トランスの１次側と２次側を絶縁した状態で待機中に第１直
流電源をオフするようにしているが、第２直流電源は常時オンしているため、上述したメ
イン電源生成回路とサブ電源生成回路を有する従来のスイッチング電源装置と同様の問題
点を含んでいる。

また、特許文献２に記載の従来技術は、待機時に間欠発振状態にすることにより、メイ
ン出力の出力電圧を最低電圧に維持して消費電力の低減を図ることはできるが、メイン出
力を供給するための発振動作が完全に停止するわけではない。このようなスイッチング電
源装置は、通常、メイン出力を供給する負荷が定格負荷である場合に出力効率が最大とな
るように設計されており、最小負荷および待機時の負荷に関する出力効率については対策
がなされていないので、待機時において、間欠発振状態になるとはいえども、無駄な消費
電力が多くなるという問題があった。

また、特許文献３に記載の従来技術は、待機時に主電源回路の１次側に供給されるＡＣ
電源をマイコンの制御のもとにオフすることにより、待機時における消費電力の低減を図
ったものであるが、前記マイコン等の待機回路を動作させる待機電源回路は常時オンして
いるため、上述したメイン電源生成回路とサブ電源生成回路を有する従来のスイッチング
電源装置と同様の問題点を含んでいる。

本発明は、上記の問題点に鑑み、待機時のみならず通常動作時においても消費電力を低
減することができるとともに、通常動作時におけるスイッチングノイズを低減して他の装
置等に悪影響を及ぼさないようにすることができるスイッチング電源装置を提供すること
を目的とする。

上記目的を達成するために、請求項１の発明は、通常動作状態と待機状態とに切り換え
可能な電子機器に電源を供給するスイッチング電源装置であって、第１、第２の制御信号
を出力し、待機状態から通常動作状態への切り換え指示があったときに第２の制御信号を
第３のレベルから第４のレベルに変化させ、そのときから第１の遅延時間後に第１の制御
信号を第１のレベルから第２のレベルに変化させ、通常動作状態から待機状態への切り換
え指示があったときに第１の制御信号を第２のレベルから第１のレベルに変化させ、その
ときから第２の遅延時間後に第２の制御信号を第４のレベルから第３のレベルに変化させ
る機能を含むマイクロコンピュータと、第１のトランスの１次巻線と第１のスイッチング
素子とを含み入力直流電圧が与えられる第１の直列回路を有し、第１のスイッチング素子
の発振動作により第１のトランスの２次巻線に誘起された電圧を前記電子機器の負荷回路
への電源として出力するメイン電源生成回路と、前記メイン電源生成回路の出力電圧から
生成した新たな電圧を前記マイクロコンピュータへの電源として供給する制御電源供給回
路と、第２のトランスの１次巻線と第２のスイッチング素子とを含み前記入力直流電圧が
与えられる第２の直列回路を有し、第２のスイッチング素子の発振動作により第２のトラ
ンスの２次巻線に誘起された電圧を前記マイクロコンピュータへの電源として供給するサ
ブ電源生成回路と、第２の制御信号が第３のレベルのときは第１の光結合手段を介して第
１のスイッチング素子をオフさせ、第１の制御信号が第２のレベルのときは第２の光結合
手段を介して第２のスイッチング素子をオフさせる発振切換回路とを具備したことを特徴
とするスイッチング電源装置を提供する。

この構成によれば、電子機器が待機状態であるとき、マイクロコンピュータからの第２
の制御信号は第３のレベルとなり、発振切換回路は第１の光結合手段を介して第１のスイ
ッチング素子をオフさせる。これにより、メイン電源生成回路は発振動作を停止するので
、待機状態におけるスイッチング電源装置の消費電力を低減することができる。このとき
、マイクロコンピュータからの第１の制御信号は第１のレベルとなり、サブ電源生成回路
は発振動作を行い、サブ電源生成回路からマイクロコンピュータに電源としての電圧が供
給されるので、マイクロコンピュータは動作することができる。

また、電子機器が通常動作状態であるとき、マイクロコンピュータからの第２の制御信
号は第４のレベルとなり、メイン電源生成回路は発振動作を行って電子機器の負荷回路に
電源としての電圧を供給する。また、制御電源供給回路が、メイン電源生成回路の出力電
圧から新たな電圧を生成してマイクロコンピュータに電源としての電圧を供給するので、
マイクロコンピュータは動作することができる。このとき、マイクロコンピュータからの
第１の制御信号は第２のレベルとなり、発振切換回路は第２の光結合手段を介して第２の
スイッチング素子をオフさせる。これにより、サブ電源生成回路は発振動作を停止するの
で、通常動作状態におけるスイッチング電源装置の消費電力を低減することができるとと
もに、メイン電源生成回路とサブ電源生成回路とが共に発振することによるスイッチング
ノイズのレベルの増大、及びスイッチングノイズの周波数帯域の拡大を防ぐことができる
。

また、サブ電源生成回路の発振動作が停止する際、メイン電源生成回路が発振動作して
から第１の遅延時間後にサブ電源生成回路の発振動作が停止するので、マイクロコンピュ
ータの電源としての電圧がメイン電源生成回路、サブ電源生成回路のいずれもから供給さ
れなくなり、マイクロコンピュータが停止してしまうということが防止できる。

また、メイン電源生成回路の発振動作が停止する際、サブ電源生成回路が発振動作して
から第２の遅延時間後にメイン電源生成回路の発振動作が停止するので、マイクロコンピ
ュータの電源としての電圧がメイン電源生成回路、サブ電源生成回路のいずれもから供給
されなくなり、マイクロコンピュータが停止してしまうということが防止できる。

請求項２の発明は、通常動作状態と待機状態とに切り換え可能な電子機器に電源を供給
するスイッチング電源装置であって、通常動作状態と待機状態との切り換え指示に基づい
て変化させる制御信号を出力する電源制御回路と、発振動作により入力直流電圧をスイッ
チングして得た電圧を前記電子機器の負荷回路及び前記電源制御回路への電源として出力
するメイン電源生成回路と、発振動作により前記入力直流電圧をスイッチングして得た電
圧を前記電源制御回路への電源として供給するサブ電源生成回路と、前記制御信号に基づ
いて前記メイン電源生成回路及び前記サブ電源生成回路の発振動作をそれぞれ停止させる
発振切換回路とを備え、前記電源制御ブロックは、待機状態のときには前記発振切り替え
ブロックが前記メイン発振回路の発振動作を停止させ、通常動作状態のときには前記発振
切り替えブロックが前記サブ発振回路の発振動作を停止させるように、前記制御信号を変
化させることを特徴とするスイッチング電源装置を提供する。

この構成によれば、電子機器が待機状態のとき、電源制御回路からの制御信号に基づい
て発振切換回路がメイン電源生成回路の発振動作を停止させるので、待機状態におけるス
イッチング電源装置の消費電力を低減することができる。また、このとき、サブ電源生成
回路は発振動作を行って電源制御回路に電源としての電圧を供給しているので、電源制御
回路は動作することができる。

また、電子機器が通常動作状態のとき、メイン電源生成回路は発振動作を行って電子機
器の負荷回路及び電源制御回路に電源としての電圧を供給する。これにより、電源制御回
路は動作することができる。また、このとき、電源制御回路からの制御信号に基づいて発
振切換回路がサブ電源生成回路の発振動作を停止させるので、通常動作状態におけるスイ
ッチング電源装置の消費電力を低減することができるとともに、メイン電源生成回路とサ
ブ電源生成回路とが共に発振することによるスイッチングノイズのレベルの増大、及びス
イッチングノイズの周波数帯域の拡大を防ぐことができる。

請求項３の発明は、請求項２の発明において、前記メイン電源生成回路の出力電圧から
生成した新たな電圧を前記電源制御回路への電源として供給する制御電源供給回路を備え
るようにしたものである。この構成によれば、前記メイン電源生成回路から出力される電
圧の値に拘わらず、電源制御回路に動作のために必要な電源電圧を供給することができる
。

請求項４の発明は、請求項２または請求項３の発明において、前記メイン電源生成回路
は、第１のトランスの１次巻線と第１のスイッチング素子とを含み前記入力直流電圧が与
えられる第１の直列回路を有し、第１のスイッチング素子の発振動作により第１のトラン
スの２次巻線に誘起された電圧を出力し、前記サブ電源生成回路は、第２のトランスの１
次巻線と第２のスイッチング素子とを含み前記入力直流電圧が与えられる第２の直列回路
を有し、第２のスイッチング素子の発振動作により第２のトランスの２次巻線に誘起され
た電圧を出力するようにしたものである。

この構成によれば、第１のスイッチング素子を発振動作させることにより入力直流電圧
をスイッチングし、それによって、第１のトランスの２次巻線に電子機器の負荷回路及び
電源制御回路に電源として供給する電圧を誘起することができる。また、第２のスイッチ
ング素子を発振動作させることにより入力直流電圧をスイッチングし、それによって、第
２のトランスの２次巻線に電源制御回路に電源として供給する電圧を誘起することができ
る。

請求項５の発明は、請求項４の発明において、前記電源制御回路は、第１、第２の制御
信号を出力し、待機状態から通常動作状態への切り換え指示があったときに第２の制御信
号を第３のレベルから第４のレベルに変化させ、そのときから第１の遅延時間後に第１の
制御信号を第１のレベルから第２のレベルに変化させ、通常動作状態から待機状態への切
り換え指示があったときに第１の制御信号を第２のレベルから第１のレベルに変化させ、
そのときから第２の遅延時間後に第２の制御信号を第４のレベルから第３のレベルに変化
させ、前記発振切換回路は、第２の制御信号が第３のレベルのときは第１のスイッチング
素子をオフさせ、第１の制御信号が第２のレベルのときは第２のスイッチング素子をオフ
させるようにしたものである。

このようにすれば、電子機器が待機状態であるとき、電源制御回路からの第２の制御信
号は第３のレベルとなり、発振切換回路は第１のスイッチング素子をオフさせる。これに
より、メイン電源生成回路は発振動作を停止するので、待機状態におけるスイッチング電
源装置の消費電力を低減することができる。また、このとき、電源制御回路からの第１の
制御信号は第１のレベルとなり、サブ電源生成回路は発振動作を行い、サブ電源生成回路
から電源制御回路に電源としての電圧が供給されるので、電源制御回路は動作することが
できる。

また、電子機器が通常動作状態であるとき、電源制御回路からの第２の制御信号は第４
のレベルとなり、メイン電源生成回路は発振動作を行って電子機器の負荷回路に電源とし
ての電圧を供給する。また、メイン電源生成回路の出力電圧から電源制御回路に電源とし
ての電圧が供給されるので、電源制御回路は動作することができる。また、このとき、電
源制御回路からの第１の制御信号は第２のレベルとなり、発振切換回路は第２のスイッチ
ング素子をオフさせる。これにより、サブ電源生成回路は発振動作を停止するので、通常
動作状態におけるスイッチング電源装置の消費電力を低減することができるとともに、メ
イン電源生成回路とサブ電源生成回路とが共に発振することによるスイッチングノイズの
レベルの増大、及びスイッチングノイズの周波数帯域の拡大を防ぐことができる。

また、サブ電源生成回路の発振動作が停止する際、メイン電源生成回路が発振動作して
から第１の遅延時間後にサブ電源生成回路の発振動作が停止するので、電源制御回路の電
源としての電圧がメイン電源生成回路、サブ電源生成回路のいずれもから供給されなくな
り、電源制御回路が停止してしまうということが防止できる。

また、メイン電源生成回路の発振動作が停止する際、サブ電源生成回路が発振動作して
から第２の遅延時間後にメイン電源生成回路の発振動作が停止するので、電源制御回路の
電源としての電圧がメイン電源生成回路、サブ電源生成回路のいずれもから供給されなく
なり、電源制御回路が停止してしまうということが防止できる。

請求項６の発明は、請求項５の発明において、前記発振切換回路は、第１の光結合手段
を介して第１のスイッチング素子をオフさせ、第２の光結合手段を介して第２のスイッチ
ング素子をオフさせるようにしたものである。この構成によれば、電源制御回路とメイン
電源生成回路の１次側及びサブ電源生成回路の１次側とを絶縁することができる。

請求項７の発明は、請求項２〜請求項６のいずれかの発明において、前記電源制御回路
がマイクロコンピュータを含む構成であることを特徴とするものである。この構成によれ
ば、前記制御信号を出力することが容易に実現できる。

以上のように本発明によれば、待機時のみならず通常動作時においても消費電力を低減
することができるとともに、通常動作時におけるスイッチングノイズを低減して他の装置
等に悪影響を及ぼさないようにすることができるスイッチング電源装置が実現できる。

以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の
一実施形態に係るスイッチング電源装置の電気的構成を示す回路図である。このスイッチ
ング電源装置はＴＶＣＲの電源装置として用いられ、ＴＶＣＲの動作に必要な電源を供給
する。

図１に示すスイッチング電源装置は、大略的に、マイコン１００を有しＴＶＣＲの電源
制御を行う電源制御回路１０４と、商用電源（不図示）からの交流電圧を整流、平滑した
入力直流電圧ＶＩＮをスイッチングすることによりＴＶＣＲの各部に必要な電圧を生成す
るメイン電源生成回路１０１と、メイン電源生成回路１０１の出力電圧からマイコン１０
０の動作電源としての電圧を生成してマイコン１００に供給するマイコン電源供給回路１
０３と、入力直流電圧ＶＩＮをスイッチングすることによりマイコン１００の動作電源と
しての電圧を生成するサブ電源生成回路１０２と、マイコン１００からの信号に基づいて
メイン電源生成回路１０１とサブ電源生成回路１０２の発振動作の動作／停止を切り換え
る発振切換回路１０５とから構成されている。

メイン電源生成回路１０１は、入力直流電圧ＶＩＮが与えられるトランス８９と、この
トランス８９の１次巻線８９ａを介して入力直流電圧ＶＩＮが与えられるＭＯＳ型ＦＥＴ
（電界効果トランジスタ、以下、ＦＥＴという）７４と、ＦＥＴ７４を発振動作させる１
次側回路を備えており、ＦＥＴ７４の発振動作によるトランス８９の１次巻線８９ａにか
かる電圧のスイッチングを行うことにより、トランス８９の２次巻線８９ｃ、８９ｄ、８
９ｅに誘起する電圧をＴＶＣＲの各部に供給する。

先ず、この１次側回路の構成を説明する。１次巻線８９ａの一端には入力直流電圧ＶＩ
Ｎが与えられ、１次巻線８９ａの他端はＦＥＴ７４のドレインに接続されている。また、
ＦＥＴ７４のソースは並列に接続されたツェナーダイオード７１と抵抗７２を介してアー
スに接続されるとともに、ダイオード７７を介してトランジスタ７８のベースに接続され
ている。そして、抵抗７０を介して入力直流電圧ＶＩＮが与えられるＦＥＴ７４のゲート
は、並列に接続されたツェナーダイオード７９とコンデンサ７５と抵抗７６を介してアー
スに接続されている。更に、ＦＥＴ７４のドレイン−ソース間にはコンデンサ７３が接続
されている。

また、ＦＥＴ７４のゲートは、ＮＰＮ型のトランジスタ７８のコレクタと、抵抗８２と
コンデンサ８３との直列回路を介してトランス８９の補助巻線８９ｂの一端とに接続され
、補助巻線８９ｂの他端とトランジスタ７８のエミッタとはアースに接続されている。尚
、ＦＥＴ７４のゲートは発振切換回路１０５にも接続されているが、この発振切換回路１
０５との接続、及びその作用等については後述する。

また、補助巻線８９ｂの前記一端は、ツェナーダイオード８４と抵抗８５との直列回路
を介してトランジスタ７８のベースに接続されるとともに、抵抗８６とダイオード８７を
介してフォトカプラ８８の２次側のフォトトラジスタ８８ｂのコレクタに接続されている
。そして、フォトトラジスタ８８ｂのエミッタは、抵抗８１を介してアースに接続される
とともに、トランジスタ７８のベースに接続されている。更に、トランジスタ７８のベー
スはコンデンサ８０を介してアースに接続されている。

次に、トランス８９の２次側であるが、２次巻線８９ｃの一端から、ＴＶＣＲのブラウ
ン管に与える高電圧を生成する高電圧系回路の電源としての電圧＋Ｂが出力される。また
、２次巻線８９ｄの一端から、動作電圧として９Ｖを必要とする９Ｖ系回路の電源として
の電圧P-ON+9Vが出力され、２次巻線８９ｅの一端から、動作電圧として１２Ｖを必要と
するモータ駆動系回路等の１２Ｖ系回路の電源としての電圧P-ON+12Vが出力される。各２
次巻線８９ｃ、８９ｄ、８９ｅの他端はシグナルグランドに接続されている。尚、シグナ
ルグランドとアース間はコンデンサ６７を介して接続されている。

また、２次巻線８９ｃの所定の位置に設けられたタップ８９ｆから、ダイオード９０と
コンデンサ９１との並列回路を介して、偏向系回路の電源としての電圧＋Ｄが出力される
。また、トランス８９の２次側から出力される電圧のいずれかが整流、平滑された直流電
圧がＦ／Ｂ（フィードバック）電圧としてフォトカプラ８８の１次側の発光ダイオード８
８ａに与えられるようになっている。

次に、このような構成のメイン電源生成回路１０１の発振時の動作を説明する。入力直
流電圧ＶＩＮが抵抗７０と抵抗７６とで分圧された分圧電圧がＦＥＴ７４のゲートに印加
されＦＥＴ７４がオンすると、１次巻線８９ａ、ＦＥＴ７４のドレイン−ソース間、抵抗
７２の経路で電流が流れる。

そして、この電流が抵抗７２を流れることにより生じた電圧がダイオード７７を介して
トランジスタ７８のベースに与えられ、トランジスタ７８がオンすることにより、トラン
ジスタ７８のコレクタ電位、即ち、ＦＥＴ７４のゲート電位がＬ（Ｌｏｗ）レベルになる
ので、ＦＥＴ７４はオフとなる。ＦＥＴ７４がオフとなるので、先ほどの電流は流れなく
なり、ＦＥＴ７４のソース電位、即ち、トランジスタ７８のベース電位がＬレベルとなる
ので、トランジスタ７８はオフする。トランジスタ７８がオフすると、再び、入力直流電
圧ＶＩＮが抵抗７０と抵抗７６とで分圧された分圧電圧がＦＥＴ７４のゲートに印加され
ＦＥＴ７４がオンする。

このようにして、ＦＥＴ７４がオン／オフを繰り返すことにより、１次巻線８９ａには
パルス電流が流れ、このパルス電流により補助巻線８９ｂ、２次巻線８９ｃ、８９ｄ、８
９ｅにそれぞれの巻線比率に応じた電圧が誘起される。例えば、２次巻線８９ｃには１２
０Ｖ程度の電圧、タップ８９ｆには２０Ｖ〜３０Ｖの間の所定の電圧、２次巻線８９ｄに
は９Ｖ程度の電圧、２次巻線８９ｅには１２Ｖ程度の電圧が誘起され、それぞれの電圧は
、上述した高電圧系回路、偏向系回路、９Ｖ系回路、１２Ｖ系回路にそれぞれの動作用電
源として供給される。

また、これらのトランス８９の２次側から供給されている電圧が整流、平滑された直流
電圧がＦ／Ｂ電圧としてフォトカプラ８８の１次側の発光ダイオード８８ａに与えられ、
このＦ／Ｂ電圧が所定の電圧を超えた場合に発光ダイオード８８ａがオンするようになっ
ている。

発光ダイオード８８ａがオンすると、フォトカプラ８８の２次側のフォトトランジスタ
８８ｂがオンして、補助巻線８９ｂに誘起されている電圧が抵抗８６、ダイオード８７を
介してトランジスタ７８のベースに与えられることになる。これにより、トランジスタ７
８がオンするので、トランジスタ７８のコレクタ電位、即ち、ＦＥＴ７４のゲート電位が
Ｌレベルになるので、ＦＥＴ７４はオフとなり、２次巻線８９ｃ、８９ｄ、８９ｅに誘起
される電圧は低下する。

そして、Ｆ／Ｂ電圧が所定の電圧より小さくなると、発光ダイオード８８ａはオフし、
フォトトランジスタ８８ｂもオフするので、補助巻線８９ｂに誘起されている電圧がトラ
ンジスタ７８のベースに与えられなくなり、トランジスタ７８はオフすることになる。ト
ランジスタ７８がオフすると、入力直流電圧ＶＩＮが抵抗７０と抵抗７６とで分圧された
分圧電圧がＦＥＴ７４のゲートに印加されＦＥＴ７４がオンし、再び、上述したように、
ＦＥＴ７４のオン／オフが繰り返される。

このようにして、トランス８９の２次側から出力される各電圧が、それぞれの所定の電
圧になるようにフィードバック制御されている。

次に、サブ電源生成回路１０２を説明する。サブ電源生成回路１０２は、入力直流電圧
ＶＩＮが与えられるトランス４５と、このトランス４５の１次巻線４５ａを介して入力直
流電圧ＶＩＮが与えられるＦＥＴ５６とＦＥＴ５６を発振動作させる１次側回路と、ＦＥ
Ｔ５６の発振動作によるトランス４５の１次巻線４５ａにかかる電圧のスイッチングを行
うことにより、トランス４５の２次巻線４５ｃに誘起する電圧を整流、平滑してマイコン
１００に電源として供給する２次側回路とを備えている。

先ず、１次側回路の構成を説明する。１次巻線４５ａの一端には抵抗５７を介して入力
直流電圧ＶＩＮが与えられ、１次巻線４５ａの他端はＦＥＴ５６のドレインに接続されて
いる。また、ＦＥＴ５６のソースは抵抗６８を介してアースに接続されるとともに、ダイ
オード５９を介してＮＰＮ型のトランジスタ６２のベースに接続されている。トランジス
タ６２のエミッタはアースに接続され、トランジスタ６２のベースとアース間には、コン
デンサ６０と抵抗６１とが並列に接続されている。

また、抵抗６４、６５を介して入力直流電圧ＶＩＮが与えられるＦＥＴ５６のゲートは
、ツェナーダイオード６３を介してアースに接続されるとともに、トランジスタ６２のコ
レクタに接続されている。そして、ＦＥＴ５６のゲート−ソース間にはコンデンサ５８が
接続されている。尚、ＦＥＴ５６のゲートは発振切換回路１０５にも接続されているが、
この発振切換回路１０５との接続、及びその作用等については後述する。

また、補助巻線４５ｂの一端は、コンデンサ６６を介して抵抗６４、６５の接続点に接
続され、補助巻線４５ｂの他端はアースに接続されている。また、補助巻線４５ｂの前記
一端は、ダイオード５５と抵抗５４を介してフォトカプラ５３の２次側のフォトトラジス
タ５３ｂのコレクタに接続され、フォトトラジスタ５３ｂのエミッタは、トランジスタ６
２のベースに接続されている。

次に、２次側回路の構成を説明する。２次巻線４５ｃの一端はダイオード４４のアノー
ドに接続され、ダイオード４４のカソードはコイル４１の一端に接続され、コイル４１の
他端は電源ラインＡＬＬ＋５Ｖに接続されるとともに、電解コンデンサ４０を介してシグ
ナルグランドに接続されている。また、２次巻線４５ｃの他端はシグナルグランドに接続
され、ダイオード４４のカソードとシグナルグランド間には電解コンデンサ４３とツェナ
ーダイオード４２が並列に接続されている。

また、ダイオード４４のカソードは、抵抗４８、４９の直列回路を介してシグナルグラ
ンドに接続されるとともに、抵抗４６を介してフォトカプラ５３の１次側の発光ダイオー
ド５３ａのアノードと、抵抗４７を介してシャントレギュレータ５２のカソードに接続さ
れている。そして、発光ダイオード５３ａのカソードはシャントレギュレータ５２のカソ
ードに接続され、シャントレギュレータ５２のアノードはシグナルグランドに接続されて
いる。また、抵抗４８、４９の接続点がシャントレギュレータ５２のリファレンス端子に
接続されるとともに、抵抗５０とコンデンサ５１の直列回路を介してシャントレギュレー
タ５２のカソードに接続されている。

次に、このような構成のサブ電源生成回路１０２の発振時の動作を説明する。入力直流
電圧ＶＩＮが抵抗６４、６５を介して与えられたツェナーダイオード６３のカソードの電
位はツェナーダイオード６３のツェナー電圧となる。そして、この電圧がＦＥＴ５６のゲ
ートに印加されＦＥＴ５６がオンすると、抵抗５７、１次巻線４５ａ、ＦＥＴ５６のドレ
イン−ソース間、抵抗６８の経路で電流が流れる。

そして、この電流が抵抗６８を流れることにより生じた電圧がダイオード５９を介して
トランジスタ６２のベースに与えられ、トランジスタ６２がオンすることにより、トラン
ジスタ６２のコレクタ電位、即ち、ＦＥＴ５６のゲート電位がＬレベルになるので、ＦＥ
Ｔ５６はオフとなる。ＦＥＴ５６がオフとなるので、先ほどの電流は流れなくなり、ＦＥ
Ｔ５６のソース電位、即ち、トランジスタ６２のベース電位がＬレベルとなるので、トラ
ンジスタ６２はオフする。トランジスタ６２がオフすると、再び、ツェナーダイオード６
３のツェナー電圧がＦＥＴ５６のゲートに印加されＦＥＴ５６がオンする。

このようにして、ＦＥＴ５６がオン／オフを繰り返すことにより、１次巻線４５ａには
パルス電流が流れ、このパルス電流により補助巻線４５ｂ、２次巻線４５ｃにそれぞれの
巻線比率に応じた電圧が誘起される。そして、２次巻線４５ｃに誘起された電圧は、ダイ
オード４４、電解コンデンサ４３によって整流、平滑されて、例えば、５Ｖの直流電圧と
なり、コイル４１、電解コンデンサ４０によって更に脈流が取り除かれた後、電源ライン
ＡＬＬ＋５Ｖに供給される。

また、コンデンサ４３の出力電圧が抵抗４８、４９で分圧された分圧電圧がシャントレ
ギュレータ５２にレファレンス電圧として与えられ、シャントレギュレータ５２は、この
分圧電圧と内部基準電圧とを比較してカソード−アノード間のインピーダンスを決定する
。従って、この分圧電圧、即ち、コンデンサ４３の出力電圧に応じてシャントレギュレー
タ５２のカソードの電位が変化する。このカソード電位は、コンデンサ４３の出力電圧が
、例えば、５Ｖを超えたときにフォトカプラ５３の発光ダイオード５３ａがオンする電位
になるように設定されている。

発光ダイオード５３ａがオンすると、フォトカプラ５３の２次側のフォトトランジスタ
５３ｂがオンして、補助巻線４５ｂに誘起されている電圧がダイオード５５、抵抗５４を
介してトランジスタ６２のベースに与えられることになる。これにより、トランジスタ６
２がオンするので、トランジスタ６２のコレクタ電位、即ち、ＦＥＴ５６のゲート電位が
Ｌレベルになるので、ＦＥＴ５６はオフとなり、２次巻線４５ｃに誘起される電圧は低下
する。

そして、コンデンサ４３の出力電圧が小さくなると、シャントレギュレータ５２のカソ
ード電位は上昇し、発光ダイオード５３ａはオフ、フォトカプラ５３の２次側のフォトト
ランジスタ５３ｂもオフするので、補助巻線４５ｂに誘起されている電圧がトランジスタ
６２のベースに与えられなくなり、トランジスタ６２はオフすることになる。トランジス
タ６２がオフすると、ツェナーダイオード６３のツェナー電圧がＦＥＴ５６のゲートに印
加されＦＥＴ５６がオンし、再び、上述したように、ＦＥＴ５６のオン／オフが繰り返さ
れる。

このようにして、コンデンサ４３の出力電圧、即ち、電源ラインＡＬＬ＋５Ｖに供給さ
れる直流電圧が、マイコン１００の動作に必要な所定の電圧（例えば、５Ｖ）になるよう
にフィードバック制御されている。

次に、マイコン電源供給回路１０３を説明する。マイコン電源供給回路１０３は、偏向
系回路に供給される電圧＋Ｄからマイコン１００を動作させるための電源電圧を生成して
マイコン１００に供給するものである。

偏向系回路に電圧＋Ｄを供給する電源ラインに抵抗１６の一端が接続され、抵抗１６の
他端が、抵抗７、８の並列回路とツェナーダイオード６を介してシグナルグランドに接続
されるとともに、抵抗１、３の並列回路を介してＮＰＮ型のトランジスタ２のコレクタに
接続されている。

また、ツェナーダイオード６のカソードは、抵抗５を介してＮＰＮ型のトランジスタ２
のベースに接続され、トランジスタ２のベースは電解コンデンサ４を介してシグナルグラ
ンドに接続されている。そして、トランジスタ２のエミッタは、電解コンデンサ１７を介
してシグナルグランドに接続されるとともに、ダイオード１８を介してマイコン１００の
メモリバックアップ用電源端子Ｖｃｃ０に接続された電源ラインＴ＋５Ｖと、ダイオード
１９を介してマイコン１００の主電源端子Ｖｃｃに接続された電源ラインＡＬＬ＋５Ｖと
に接続されている。

このような構成のマイコン電源供給回路１０３の動作を説明する。メイン電源生成回路
１０１が発振動作しているときに、２０Ｖ〜３０Ｖの間の所定の電圧である電圧＋Ｄが抵
抗１６、７、８を介してツェナーダイオード６に与えられ、ツェナーダイオード６のカソ
ードの電位は、ツェナーダイオード６のツェナー電圧となる。そして、このツェナー電圧
が抵抗５を介してトランジスタ２のベースに印加され、トランジスタ２のベース−エミッ
タ間電圧、即ち、このツェナー電圧と電解コンデンサ１７の出力電圧との差に応じたコレ
クタ電流が流れ、このコレクタ電流により電解コンデンサ１７が充電される。

電解コンデンサ１７が充電されるに従ってコレクタ電流は減少し、最終的には、電解ト
ランジスタ１７の出力電圧は所定の電圧に維持される。そして、電解トランジスタ１７の
出力電圧は、ダイオード１８、１９を介して電源ラインＴ＋５Ｖ、ＡＬＬ＋５Ｖに供給さ
れる。この電源ラインＴ＋５Ｖ、ＡＬＬ＋５Ｖに供給される電圧が、例えば、５Ｖになる
ように、ツェナーダイオード６のツェナー電圧等、マイコン電源供給回路１０３を構成す
る各要素の定数が設定されている。

次に、電源制御回路１０４を説明する。電源制御回路１０４は、ＴＶＣＲに付属のリモ
コン等で電源オン操作が行われたことを検知して、ＴＶＣＲの電源立ち上げのための制御
信号を出力するマイコン１００を備えている。マイコン１００は、動作電源が与えられる
主電源端子Ｖｃｃと、メモリバックアップ用の電源が与えられるメモリバックアップ用電
源端子Ｖｃｃ０と、制御信号P-ON_H1を出力する出力端子Ｈ１と、制御信号P-ON_H2を出力
する出力端子Ｈ２を有している。

主電源端子Ｖｃｃは電源ラインＡＬＬ＋５Ｖに接続され、メモリバックアップ用電源端
子Ｖｃｃ０は電源ラインＴ＋５Ｖに接続されている。また、出力端子Ｈ１、Ｈ２は発振切
換回路１０５にそれぞれ接続されているが、この発振切換回路１０５との接続、及びその
作用等については後述する。

また、出力端子Ｈ１は、抵抗２０を介してＮＰＮ型のトランジスタ２２のベースに接続
され、トランジスタ２２のエミッタはシグナルグランドに接続されている。トランジスタ
２２のベースとシグナルグランド間には抵抗２１が接続されている。

また、トランジスタ２２のコレクタは、抵抗１４を介してＮＰＮ型のトランジスタ１２
のベースに接続され、トランジスタ１２のエミッタはシグナルグランドに接続されている
。トランジスタ１２のベースとシグナルグランド間には抵抗１５と電解コンデンサ１３と
が並列に接続されている。

また、トランジスタ１２のコレクタは、抵抗１１を介してＰＮＰ型のトランジスタ９の
ベースに接続され、トランジスタ９のエミッタは電圧＋Ｄが供給される電源ラインに接続
され、トランジスタ９のコレクタはマイコン電源供給回路１０３の抵抗１６と抵抗７との
接続点に接続されている。トランジスタ９のベースとエミッタ間には抵抗１０が接続され
ている。

このような構成の電源制御回路１０４の動作を図２を参照しつつ説明する。図２は、マ
イコン１００から出力される制御信号P-ON_H1、P-ON_H2の波形を示す波形図であり、（ａ
）が制御信号P-ON_H2の波形、（ｂ）が制御信号P-ON_H1の波形を示している。尚、制御信
号P-ON_H1、P-ON_H2は、いずれもＨ（Ｈｉｇｈ）レベル／Ｌ（Ｌｏｗ）レベルに変化する
２値信号であり、例えば、Ｈレベルのときは５Ｖ程度の電圧であり、Ｌレベルのときには
０Ｖ程度の電圧である。

図２において、時刻ｔ１まではＴＶＣＲは待機状態にある。このとき、マイコン１００
は、制御信号P-ON_H1、P-ON_H2をいずれもＬレベルにしている。そして、時刻ｔ１に、例
えば、ＴＶＣＲに付属のリモコン等で電源オン操作が行われると、マイコン１００は、図
示しない検知回路等によりそのことを検知して、制御信号P-ON_H2をＨレベルにし、その
ときから数ｍｓｅｃの遅延時間Ｔ１が経過した時刻ｔ２に制御信号P-ON_H1をＨレベルに
する。尚、制御信号P-ON_H1、P-ON_H2をＨレベルに変化させるタイミングに遅延時間Ｔ１
の時間差を設けている理由については後述する。

時刻ｔ２で制御信号P-ON_H1がＨレベルになることにより、約５Ｖの電圧が抵抗２０を
介してトランジスタ２２のベースに与えられることになり、トランジスタ２２はオンする
。トランジスタ２２がオンすると、トランジスタ２２のコレクタに接続されているトラン
ジスタ１２のベース電位がＬレベルとなるので、トランジスタ１２はオフする。トランジ
スタ１２がオフすると、トランジスタ１２のコレクタに接続されているトランジスタ９の
ベース電位がＨレベルとなるので、ＰＮＰ型のトランジスタ９はオフする。その結果、ト
ランジスタ９のエミッタから供給されている偏向系回路への電流が変化することにより、
偏向系回路が立ち上がり、ＴＶＣＲはパワーオン状態（通常動作状態）となる。

次に、時刻ｔ３に、例えば、ＴＶＣＲに付属のリモコン等で電源オフ操作が行われると
、マイコン１００は、図示しない検知回路等によりそのことを検知して、制御信号P-ON_H
1をＬレベルにし、そのときから数ｍｓｅｃの遅延時間Ｔ２が経過した時刻ｔ４に制御信
号P-ON_H2をＬレベルにする。尚、制御信号P-ON_H1、P-ON_H2をＬレベルに変化させるタ
イミングに遅延時間Ｔ２の時間差を設けている理由については後述する。

時刻ｔ３で制御信号P-ON_H1がＬレベルになることにより、トランジスタ２２はオフす
る。トランジスタ２２がオフすると、トランジスタ２２のコレクタに接続されているトラ
ンジスタ１２のベース電位がＨレベルとなるので、トランジスタ１２はオンする。トラン
ジスタ１２がオンすると、トランジスタ１２のコレクタに接続されているトランジスタ９
のベース電位がＬレベルとなるので、ＰＮＰ型のトランジスタ９はオンする。その結果、
トランジスタ９のエミッタから供給されている偏向系回路への電流が変化することにより
、偏向系回路がオフとなり、ＴＶＣＲはパワーオフ状態（待機状態）となる。

次に、発振切換回路１０５を説明する。発振切換回路１０５は、マイコン１００から出
力される制御信号P-ON_H1、P-ON_H2に応じて、メイン電源生成回路１０１、サブ電源生成
回路１０２の発振動作の動作／停止を切り換えるものであり、メイン電源生成回路１０１
のＦＥＴ７４に信号を伝達するフォトカプラ３３と、サブ電源生成回路１０２のＦＥＴ５
６に信号を伝達するフォトカプラ３７を有している。フォトカプラを使用することにより
、マイコン１００とメイン電源生成回路１０１の１次側及びサブ電源生成回路１０２の１
次側とを絶縁することができる。

フォトカプラ３３の２次側のフォトトランジスタ３３ｂのコレクタは、抵抗９２を介し
て発振回路１０１のＦＥＴ７４のゲートに接続され、フォトトランジスタ３３ｂのエミッ
タは、抵抗９３を介してアースに接続されている。また、フォトカプラ３７の２次側のフ
ォトトランジスタ３７ｂのコレクタは、抵抗３８を介してサブ電源生成回路１０２のＦＥ
Ｔ５６のゲートに接続され、フォトトランジスタ３７ｂのエミッタは、抵抗３９を介して
アースに接続されている。

そして、フォトカプラ３３の１次側の発光ダイオード３３ａのアノードと、フォトカプ
ラ３７の１次側の発光ダイオード３７ａのアノードは、いずれも電源ラインＡＬＬ＋５Ｖ
に接続されている。更に、発光ダイオード３３ａのカソードは、マイコン１００の出力端
子Ｈ２と、抵抗３２を介してシグナルグランドに接続されるとともに、抵抗３１を介して
ＮＰＮ型のトランジスタ２９のベースに接続され、発光ダイオード３７ａのカソードは、
ＮＰＮ型のトランジスタ３５のコレクタに接続されている。

トランジスタ２９のコレクタは、抵抗２８を介して電源ラインＡＬＬ＋５Ｖと、抵抗２
７を介してシグナルグランドと、抵抗２６を介してＮＰＮ型のトランジスタ２５のベース
とに接続され、トランジスタ２９のエミッタは、抵抗３０を介してシグナルグランドに接
続されている。

トランジスタ２５のコレクタは、ＮＰＮ型のトランジスタ２４のコレクタとともに電源
ラインＡＬＬ＋５Ｖに接続され、トランジスタ２５のエミッタは、トランジスタ２４のエ
ミッタとともに、抵抗３４を介してトランジスタ３５のコレクタに接続されている。

トランジスタ２４のベースは、抵抗２３を介してマイコン１００の出力端子Ｈ２に接続
され、トランジスタ３５のベースは、マイコン１００の出力端子Ｈ１に接続され、トラン
ジスタ３５のエミッタは、抵抗３６を介してシグナルグランドに接続されている。

このような構成の発振切換回路１０５の動作を、先ほどの図２を参照しつつ説明する。
先ず、時刻ｔ１までのＴＶＣＲが待機状態であるとき、即ち、制御信号P-ON_H1、P-ON_H2
がいずれもＬレベルであるとき、制御信号P-ON_H1がベースに与えられるトランジスタ３
５はオフとなり、制御信号P-ON_H2がベースに与えられるトランジスタ２４、２９はオフ
となっている。そして、トランジスタ２９がオフであるので、トランジスタ２５はオンし
、トランジスタ３５のコレクタ電位は、電源ラインＡＬＬ＋５Ｖと略同等の電位となり、
フォトカプラ３７の発光ダイオード３７ａには電流が流れず、フォトトランジスタ３７ｂ
はオフとなっている。これにより、サブ電源生成回路１０２のＦＥＴ５６は、上述したオ
ン／オフ動作を繰り返し、サブ電源生成回路１０２から電源ラインＡＬＬ＋５Ｖに５Ｖの
電圧が供給されている。

一方、フォトカプラ３３は、制御信号P-ON_H2がＬレベルであるので、発光ダイオード
３３ａに電流が流れ、フォトトランジスタ３３ｂがオンとなっている。これにより、メイ
ン電源生成回路１０１のＦＥＴ７４のゲートはＬレベルになり、ＦＥＴ７４はオフのまま
となっている。即ち、メイン電源生成回路１０１は発振を停止しているので、メイン電源
生成回路１０１から各電源ラインへの電圧供給はされていない状態となっている。

このとき、メイン電源生成回路１０１からマイコン電源供給回路１０３への電圧供給も
されていないので、マイコン電源供給回路１０３はマイコン１００に対しての電圧供給を
行っていない状態である。しかしながら、マイコン１００は、マイコン電源供給回路１０
３からの電圧供給は受けていない状態であるが、サブ電源生成回路１０２から電源ライン
ＡＬＬ＋５Ｖを介して電圧供給を受け、動作している。

そして、時刻ｔ１で制御信号P-ON_H2がＨレベルになると、制御信号P-ON_H2がベースに
与えられるトランジスタ２４、２９はオンとなる。尚、制御信号P-ON_H1がベースに与え
られるトランジスタ３５はオフのままである。そして、トランジスタ２９がオンになると
トランジスタ２５はオフするが、トランジスタ２４がオンしているのでトランジスタ３５
のコレクタ電位は、電源ラインＡＬＬ＋５Ｖと略同等の電位となる。従って、フォトカプ
ラ３７の発光ダイオード３７ａには電流が流れず、フォトトランジスタ３７ｂはオフのま
まであり、サブ電源生成回路１０２のＦＥＴ５６は上述したオン／オフ動作を繰り返し、
サブ電源生成回路１０２から電源ラインＡＬＬ＋５Ｖへの電圧供給は継続される。

一方、フォトカプラ３３は、制御信号P-ON_H2がＨレベルであるので、発光ダイオード
３３ａに電流が流れなくなり、フォトトランジスタ３３ｂはオフとなる。これにより、メ
イン電源生成回路１０１のＦＥＴ７４のゲートはフォトカプラ３３の状態とは関係なくな
り、ＦＥＴ７４は、上述したように、オン／オフ動作を繰り返し、メイン電源生成回路１
０１から電圧が出力され始める。そして、メイン電源生成回路１０１からマイコン電源供
給回路１０３への電圧供給がされるので、電源ラインＡＬＬ＋５Ｖにはマイコン電源供給
回路１０３とサブ電源生成回路１０２の両方から５Ｖの電圧供給がされることになる。

そして、時刻ｔ１から数ｍｓｅｃの遅延時間Ｔ１後の時刻ｔ２で制御信号P-ON_H1がＨ
レベルになると、上述したように、偏向系回路が立ち上がり、ＴＶＣＲはパワーオン状態
となる。このとき、制御信号P-ON_H1がベースに与えられるトランジスタ３５はオンとな
り、トランジスタ３５のコレクタ電位はＬレベルとなり、フォトカプラ３７の発光ダイオ
ード３７ａに電流が流れ、フォトトランジスタ３７ｂはオンとなる。これにより、サブ電
源生成回路１０２のＦＥＴ５６のゲートはＬレベルになり、ＦＥＴ５６はオフのままとな
る。即ち、サブ電源生成回路１０２は発振を停止し、サブ電源生成回路１０２からは電源
ラインＡＬＬ＋５Ｖへの電圧供給がされなくなる。

このとき、サブ電源生成回路１０２から電源ラインＡＬＬ＋５Ｖへの電圧供給はされな
くなるが、メイン電源生成回路１０１が時刻ｔ１の時点から発振動作を行って電圧出力し
ているので、電源ラインＡＬＬ＋５Ｖへはマイコン電源供給回路１０３から既に５Ｖの電
圧供給がされており、サブ電源生成回路１０２から電圧供給されなくなってもマイコン１
００が停止することはない。制御信号P-ON_H1、P-ON_H2をＨレベルに変化させるタイミン
グに数ｍｓｅｃの時間差、即ち、遅延時間Ｔ１を設けている理由はここにある。

そして、時刻ｔ３で制御信号P-ON_H1がＬレベルになると、時刻ｔ１〜時刻ｔ２の期間
と同じ状態となる。即ち、制御信号P-ON_H1がＬレベルになるので、偏向系回路がオフと
なり、ＴＶＣＲはパワーオフ状態となる。そして、制御信号P-ON_H1がＬレベル、制御信
号P-ON_H2がＨレベルであるので、メイン電源生成回路１０１、サブ電源生成回路１０２
ともに発振している状態となり、電源ラインＡＬＬ＋５Ｖにはマイコン電源供給回路１０
３とサブ電源生成回路１０２の両方から５Ｖの電圧供給がされている状態となる。

そして、時刻ｔ３から数ｍｓｅｃの遅延時間Ｔ２後の時刻ｔ４で制御信号P-ON_H2がＬ
レベルになると、時刻ｔ１以前の期間と同じ状態となる。即ち、制御信号P-ON_H1、P-ON_
H2ともにＬレベルであるので、メイン電源生成回路１０１は発振を停止し、メイン電源生
成回路１０１からの電圧出力はされず、サブ電源生成回路１０２のみが発振して、サブ電
源生成回路１０２から電源ラインＡＬＬ＋５Ｖに５Ｖの電圧が供給される状態になる。

このとき、マイコン電源供給回路１０３から電源ラインＡＬＬ＋５Ｖへの電圧供給はさ
れなくなるが、サブ電源生成回路１０２が時刻ｔ３の時点から発振動作を行って電圧出力
しているので、電源ラインＡＬＬ＋５Ｖへはサブ電源生成回路１０２から既に５Ｖの電圧
供給がされており、マイコン電源供給回路１０３から電圧供給されなくなってもマイコン
１００が停止することはない。制御信号P-ON_H1、P-ON_H2をＬレベルに変化させるタイミ
ングに数ｍｓｅｃの時間差、即ち、遅延時間Ｔ２を設けている理由はここにある。

以上説明したように、本実施形態によれば、時刻ｔ１以前、及び、時刻ｔ４以後のＴＶ
ＣＲのパワーオフ状態において、メイン電源生成回路１０１の発振を停止させ、サブ電源
生成回路１０２のみを発振させて、パワーオフ状態におけるスイッチング電源装置の消費
電力を低減することができる。このとき、マイコン１００の動作電源を供給する電源ライ
ンＡＬＬ＋５Ｖには、サブ電源生成回路１０２からマイコン１００の動作電源としての電
圧が供給されているので、マイコン１００が停止することはない。

また、時刻ｔ２〜時刻ｔ３までのＴＶＣＲのパワーオン状態において、サブ電源生成回
路１０２の発振を停止させているので、パワーオン状態におけるメイン電源生成回路１０
１とサブ電源生成回路１０２とが共に発振することによるスイッチングノイズのレベルの
増大、及びスイッチングノイズの周波数帯域の拡大を防ぐことができる。また、サブ電源
生成回路１０２の発振を停止させることにより、パワーオン状態におけるスイッチング電
源装置の消費電力を低減することができる。

また、電源ラインＡＬＬ＋５Ｖには、メイン電源生成回路１０１の発振を停止させてい
る間は、サブ電源生成回路１０２からマイコン１００の動作電源としての５Ｖの電圧が供
給され、サブ電源生成回路１０２の発振を停止させている間は、メイン電源生成回路１０
１からマイコン電源供給回路１０３を介してマイコン１００の動作電源としての５Ｖの電
圧が供給されるようにしているので、パワーオン状態のとき及びパワーオフ状態のときに
マイコン１００が停止してしまうということはない。

また、サブ電源生成回路１０２の発振を停止させる際、メイン電源生成回路１０１を発
振させてから数ｍｓｅｃの遅延時間Ｔ１後にサブ電源生成回路１０２の発振を停止させる
ようにしているので、電源ラインＡＬＬ＋５Ｖにマイコン１００の動作電源としての電圧
がメイン電源生成回路１０１、サブ電源生成回路１０２のいずれもから供給されなくなり
、マイコン１００が停止してしまうということがない。尚、遅延時間Ｔ１は、数ｍｓｅｃ
に限定されるものではない。

また、メイン電源生成回路１０１の発振を停止させる際、サブ電源生成回路１０２を発
振させてから数ｍｓｅｃの遅延時間Ｔ２後にメイン電源生成回路１０１の発振を停止させ
るようにしているので、電源ラインＡＬＬ＋５Ｖにマイコン１００の動作電源としての電
圧がメイン電源生成回路１０１、サブ電源生成回路１０２のいずれもから供給されなくな
り、マイコン１００が停止してしまうということがない。尚、遅延時間Ｔ２は、数ｍｓｅ
ｃに限定されるものではない。

尚、本実施形態は、メイン電源生成回路１０１からマイコン電源供給回路１０３を介し
て電源ラインＡＬＬ＋５Ｖにマイコン１００の動作電源としての電圧が供給されるように
しているが、例えば、メイン電源生成回路１０１のトランス８９の２次巻線にマイコン１
００の動作電源としての電圧を発生するタップを設けるなどして、メイン電源生成回路１
０１から直接、電源ラインＡＬＬ＋５Ｖにマイコン１００の動作電源としての電圧が供給
されるようにしても良い。

尚、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範
囲において各部の構成等を適宜に変更して実施することも可能である。

本発明の一実施形態に係るスイッチング電源装置の電気的構成を示す回路図である。 図１に示すマイコンから出力される制御信号の波形を示す波形図である。

符号の説明

３３ フォトカプラ（第１の光結合手段）
３７ フォトカプラ（第２の光結合手段）
４５ トランス（第２のトランス）
４５ａ １次巻線
４５ｂ 補助巻線
４５ｃ ２次巻線
５６ ＦＥＴ（第２のスイッチング素子）
７４ ＦＥＴ（第１のスイッチング素子）
８９ トランス（第１のトランス）
８９ａ １次巻線
８９ｂ 補助巻線
８９ｃ、８９ｄ、８９ｅ ２次巻線
８９ｆ タップ
１００ マイコン（マイクロコンピュータ）
１０１ メイン電源生成回路
１０２ サブ電源生成回路
１０３ マイコン電源供給回路（制御電源供給回路）
１０４ 電源制御回路
１０５ 発振切換回路

Claims (7)

1. 通常動作状態と待機状態とに切り換え可能な電子機器に電源を供給するスイッチング電
   源装置であって、
   第１、第２の制御信号を出力し、待機状態から通常動作状態への切り換え指示があった
   ときに第２の制御信号を第３のレベルから第４のレベルに変化させ、そのときから第１の
   遅延時間後に第１の制御信号を第１のレベルから第２のレベルに変化させ、通常動作状態
   から待機状態への切り換え指示があったときに第１の制御信号を第２のレベルから第１の
   レベルに変化させ、そのときから第２の遅延時間後に第２の制御信号を第４のレベルから
   第３のレベルに変化させる機能を含むマイクロコンピュータと、
   第１のトランスの１次巻線と第１のスイッチング素子とを含み入力直流電圧が与えられ
   る第１の直列回路を有し、第１のスイッチング素子の発振動作により第１のトランスの２
   次巻線に誘起された電圧を前記電子機器の負荷回路への電源として出力するメイン電源生
   成回路と、
   前記メイン電源生成回路の出力電圧から生成した新たな電圧を前記マイクロコンピュー
   タへの電源として供給する制御電源供給回路と、
   第２のトランスの１次巻線と第２のスイッチング素子とを含み前記入力直流電圧が与え
   られる第２の直列回路を有し、第２のスイッチング素子の発振動作により第２のトランス
   の２次巻線に誘起された電圧を前記マイクロコンピュータへの電源として供給するサブ電
   源生成回路と、
   第２の制御信号が第３のレベルのときは第１の光結合手段を介して第１のスイッチング
   素子をオフさせ、第１の制御信号が第２のレベルのときは第２の光結合手段を介して第２
   のスイッチング素子をオフさせる発振切換回路と、
   を具備したことを特徴とするスイッチング電源装置。
2. 通常動作状態と待機状態とに切り換え可能な電子機器に電源を供給するスイッチング電
   源装置であって、
   通常動作状態と待機状態との切り換え指示に基づいて変化させる制御信号を出力する電
   源制御回路と、
   発振動作により入力直流電圧をスイッチングして得た電圧を前記電子機器の負荷回路及
   び前記電源制御回路への電源として出力するメイン電源生成回路と、
   発振動作により前記入力直流電圧をスイッチングして得た電圧を前記電源制御回路への
   電源として供給するサブ電源生成回路と、
   前記制御信号に基づいて前記メイン電源生成回路及び前記サブ電源生成回路の発振動作
   をそれぞれ停止させる発振切換回路と、
   を備え、前記電源制御ブロックは、待機状態のときには前記発振切り替えブロックが前
   記メイン発振回路の発振動作を停止させ、通常動作状態のときには前記発振切り替えブロ
   ックが前記サブ発振回路の発振動作を停止させるように、前記制御信号を変化させること
   を特徴とするスイッチング電源装置。
3. 前記メイン電源生成回路の出力電圧から生成した新たな電圧を前記電源制御回路への電
   源として供給する制御電源供給回路を備えることを特徴とする請求項２に記載のスイッチ
   ング電源装置。
4. 前記メイン電源生成回路は、第１のトランスの１次巻線と第１のスイッチング素子とを
   含み前記入力直流電圧が与えられる第１の直列回路を有し、第１のスイッチング素子の発
   振動作により第１のトランスの２次巻線に誘起された電圧を出力し、
   前記サブ電源生成回路は、第２のトランスの１次巻線と第２のスイッチング素子とを含
   み前記入力直流電圧が与えられる第２の直列回路を有し、第２のスイッチング素子の発振
   動作により第２のトランスの２次巻線に誘起された電圧を出力することを特徴とする請求
   項２または請求項３に記載のスイッチング電源装置。
5. 前記電源制御回路は、第１、第２の制御信号を出力し、待機状態から通常動作状態への
   切り換え指示があったときに第２の制御信号を第３のレベルから第４のレベルに変化させ
   、そのときから第１の遅延時間後に第１の制御信号を第１のレベルから第２のレベルに変
   化させ、通常動作状態から待機状態への切り換え指示があったときに第１の制御信号を第
   ２のレベルから第１のレベルに変化させ、そのときから第２の遅延時間後に第２の制御信
   号を第４のレベルから第３のレベルに変化させ、
   前記発振切換回路は、第２の制御信号が第３のレベルのときは第１のスイッチング素子
   をオフさせ、第１の制御信号が第２のレベルのときは第２のスイッチング素子をオフさせ
   ることを特徴とする請求項４に記載のスイッチング電源装置。
6. 前記発振切換回路は、第１の光結合手段を介して第１のスイッチング素子をオフさせ、
   第２の光結合手段を介して第２のスイッチング素子をオフさせることを特徴とする請求項
   ５に記載のスイッチング電源装置。
7. 前記電源制御回路が、マイクロコンピュータを含む構成であることを特徴とする請求項
   ２〜請求項６のいずれかに記載のスイッチング電源装置。

Images