JP2006013164A - チップランドを有するプリント基板 - Google Patents
チップランドを有するプリント基板 Download PDFInfo
- Publication number
- JP2006013164A JP2006013164A JP2004188668A JP2004188668A JP2006013164A JP 2006013164 A JP2006013164 A JP 2006013164A JP 2004188668 A JP2004188668 A JP 2004188668A JP 2004188668 A JP2004188668 A JP 2004188668A JP 2006013164 A JP2006013164 A JP 2006013164A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- short
- lands
- land
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】 ０Ωチップを実装できるようにしたチップランドを基板を変更せずにショートして抹消することができるチップランドを有するプリント基板を提供する。
【解決手段】 左右一対のチップランド１Ａ、１Ｂの間に両側の脚部形状部２ａ、２ｂが配置されるように二股状の略コ字形で左右が肩状に傾斜した短絡用ランドパターン２が設けられ、この短絡用ランドパターン２の中央の短首部形状部２ｃの上下近傍箇所に一対のグランドパターン３Ａ、３Ｂが設けられており、チップ実装時には、短絡用ランドパターン２の短首部形状部２ｃとグランドパターン３Ａ、３ＢがＤＩＰ層で半田４付けされて両パターンが短絡し、チップ未実装時には、左右一対のチップランド１Ａ、１Ｂが短絡用ランドパターン２の脚部形状部２ａ、２ｂにＤＩＰ層で半田付けされてチップランド１Ａ、１Ｂが短絡用ランドパターン２に短絡して両チップランド１Ａ、１Ｂが抹消される。
【選択図】 図３
【解決手段】 左右一対のチップランド１Ａ、１Ｂの間に両側の脚部形状部２ａ、２ｂが配置されるように二股状の略コ字形で左右が肩状に傾斜した短絡用ランドパターン２が設けられ、この短絡用ランドパターン２の中央の短首部形状部２ｃの上下近傍箇所に一対のグランドパターン３Ａ、３Ｂが設けられており、チップ実装時には、短絡用ランドパターン２の短首部形状部２ｃとグランドパターン３Ａ、３ＢがＤＩＰ層で半田４付けされて両パターンが短絡し、チップ未実装時には、左右一対のチップランド１Ａ、１Ｂが短絡用ランドパターン２の脚部形状部２ａ、２ｂにＤＩＰ層で半田付けされてチップランド１Ａ、１Ｂが短絡用ランドパターン２に短絡して両チップランド１Ａ、１Ｂが抹消される。
【選択図】 図３
Description
本発明は、左右一対のチップランドをチップ実装時には抹消せず、チップ未実装時にグランドパターンに短絡させてチップランドを抹消するようにしたチップランドを有するプリント基板に関するものである。
従来、基板に設けられたチップランドを抹消するには、基板を別の基板に変更しなくてはならなかった。
第１の従来技術を図４、図５、図６に示す。これは、プリント基板１１１の上面にはランド１１２と信号線１１３が形成されている。ランド１１２の内方には小間隔ｔをおいてサブランド１１４が形成されており、ランド１１２とサブランド１１４は追加パターン１１５で接続されている。電子部品１１６を追加するときは、ランド１１２にクリーム半田１１７を塗布し、このクリーム半田１１７により電子部品１１６を半田付けする。この状態で、サブランド１１４同士は接続されていない。電子部品１１６を実装しないときは、サブランド１１４同士をクリーム半田１１７で接続するようになっている。（例えば、特許文献１参照）。
ところが、これにおいては、ランド１１２の抹消については記載されていなかった。
第２の従来技術を図７、図８に示す。これは、基板２０１上の配線２０２に一対のランド２０２Ａ、２０２Ｂがオープン状態で一体形成されており、必要に応じて前記両ランド２０２Ａ、２０２Ｂ間にチップ部品を実装したり該両ランド２０２Ａ、２０２Ｂどうしをショートさせるようにした配線基板装置において、前記各ランド２０２Ａ、２０２Ｂに一対の略Ｌ字状電極２０２ａ、２０２ｂがそれぞれ一体形成され、その両略Ｌ字状電極２０２ａ、２０２ｂの先端部どうしが所定の間隙αをおいて互いに絡み合うようにして接近されている。（例えば、特許文献２参照）。
ところが、これにおいては、ランド２０２Ａ、２０２Ｂのグランドへの短絡については記載されていなかった。
特開平８−２７９６６１号公報
特開２００２−２７１００８号公報
本発明は、上記従来の実情に鑑みてなされたものであって、０Ωチップを実装できるようにしたチップランドを基板を変更せずにショートして抹消することができるチップランドを有するプリント基板を提供することを目的としている。
本発明は、上記課題を解決するために提案されたものであって、請求項１に記載の発明は、左右一対のチップランドをチップ実装時には抹消せず、チップ未実装時にグランドパターンに短絡させてチップランドを抹消するようにしたチップランドを有するプリント基板において、前記左右一対のチップランドの間に両側の脚部形状部が配置されるように二股状の略コ字形で左右が肩状に傾斜した短絡用ランドパターンが設けられ、この短絡用ランドパターンの中央の短首部形状部の上下近傍箇所に一対のグランドパターンが設けられており、チップ実装時には、前記短絡用ランドパターンの短首部形状部と前記グランドパターンがＤＩＰ層で半田付けされて両パターンが短絡し、チップ未実装時には、前記左右一対のチップランドが前記短絡用ランドパターンの脚部形状部にＤＩＰ層で半田付けされて前記チップランドが前記短絡用ランドパターンに短絡して前記両チップランドが抹消されるように構成し、前記短絡用ランドパターンの脚部形状部の先端部分が内側から外側のチップランド側に向けて傾斜されていることを特徴としている。
請求項２に記載の発明は、左右一対のチップランドをチップ実装時には抹消せず、チップ未実装時にグランドパターンに短絡させてチップランドを抹消するようにしたチップランドを有するプリント基板において、前記左右一対のチップランドの間に両側の脚部形状部が配置されるように二股状の略コ字形の短絡用ランドパターンが設けられ、この短絡用ランドパターンの中央の水平肩形状部の上下近傍箇所に一対のグランドパターンが設けられており、チップ実装時には、前記短絡用ランドパターンの水平肩形状部と前記グランドパターンがＤＩＰ層で半田付けされて両パターンが短絡し、チップ未実装時には、前記左右一対のチップランドが前記短絡用ランドパターンの脚部形状部にＤＩＰ層で半田付けされて前記両チップランドが前記短絡用ランドパターンに短絡して前記両チップランドが抹消されるように構成したことを特徴としている。
請求項１に記載の発明によれば、プリント基板に設けられたチップランドを未使用の場合に短絡用ランドパターンに短絡してチップランドを抹消することができ、０Ωチップを実装できるようにしたチップランドを基板を変更せずにショートして抹消することができる。また、短絡用ランドパターンの脚部形状部の先端部分が内側から外側のチップランド側に向けて傾斜されているので、チップランドを抹消する際のＤＩＰ層での半田付けのときに半田がチップランド側に流れやすくすることができる。
請求項２に記載の発明によれば、プリント基板に設けられたチップランドを未使用の場合に短絡用ランドパターンに短絡してチップランドを抹消することができ、０Ωチップを実装できるようにしたチップランドを基板を変更せずにショートして抹消することができる。
以下、本発明に係るチップランドを有するプリント基板の実施の形態について、図を参照しつつ説明する。
図１は本発明の実施形態のチップランドを有するプリント基板の部分平面図である。
本実施形態のチップランドを有するプリント基板は、図１に示すように、左右一対のチップランド１Ａ、１Ｂの間に両側の脚部形状部２ａ、２ｂが配置されるように二股状略コ字形で左右が肩状に傾斜した短絡用ランドパターン２が設けられ、この短絡用ランドパターン２の中央の短首部形状部２ｃの上下近傍箇所に一対のグランドパターン３Ａ、３Ｂが設けられている。更に、短絡用ランドパターン２の脚部形状部２ａ、２ｂの先端部分が内側から外側のチップランド１Ａ、１Ｂ側に向けて傾斜されている傾斜部２ｄ、２ｅが設けられている。
図２は同基板における短絡用ランドパターンとグランドパターンとをＤＩＰ方向へＤＩＰ層で半田付けして短絡した状態を示す部分平面図である。
図２に示すように、チップ実装時には、短絡用ランドパターン２の短首部形状部２ｃとグランドパターン３Ａ、３ＢにＤＩＰ方向へＤＩＰ層で半田４を盛って半田付けして両パターン２、３Ａ、３Ｂを短絡させる。
図３は同基板におけるチップランドと短絡用ランドパターンとをＤＩＰ層で半田付けして短絡してチップランドを抹消した状態を示す部分平面図である。
図３に示すように、チップ未実装時には、左右一対のチップランド１Ａ、１Ｂが短絡用グランドパターン２の脚部形状部２ａ、２ｂにＤＩＰ方向へＤＩＰ層で半田４を盛って半田付けされてチップランド１Ａ、１Ｂが短絡用ランドパターン２に短絡されてチップランド１Ａ、１Ｂが抹消される。
本実施形態によれば、プリント基板に設けられたチップランド１Ａ、１Ｂを未使用の場合に短絡用ランドパターン２に短絡してチップランド１Ａ、１Ｂを抹消することができ、０Ωチップを実装できるようにしたチップランド１Ａ、１Ｂを基板を変更せずにショートして抹消することができる。また、短絡用ランドパターン２の脚部形状部２ａ、２ｂの先端部分が内側から外側のチップランド１Ａ、１Ｂ側に向けて傾斜されているので、チップランド１Ａ、１Ｂを抹消する際のＤＩＰ層での半田付けのときに半田４がチップランド側に流れやすくすることができる。
尚、短絡用ランドパターン２の形状は、上記実施形態で述べた形状に限らず、例えば、水平肩形状部の形状のものであってもよいことは勿論である。
１Ａ 左のチップランド
１Ｂ 右のチップランド
２ 短絡用ランドパターン
２ａ 脚部形状部
２ｂ 脚部形状部
２ｃ 短首部形状部
２ｄ 傾斜部
２ｅ 傾斜部
３Ａ グランドパターン
３Ｂ グランドパターン
４ 半田
１Ｂ 右のチップランド
２ 短絡用ランドパターン
２ａ 脚部形状部
２ｂ 脚部形状部
２ｃ 短首部形状部
２ｄ 傾斜部
２ｅ 傾斜部
３Ａ グランドパターン
３Ｂ グランドパターン
４ 半田
Claims (2)
- 左右一対のチップランドをチップ実装時には抹消せず、チップ未実装時にグランドパターンに短絡させてチップランドを抹消するようにしたチップランドを有するプリント基板において、前記左右一対のチップランドの間に両側の脚部形状部が配置されるように二股状の略コ字形で左右が肩状に傾斜した短絡用ランドパターンが設けられ、この短絡用ランドパターンの中央の短首部形状部の上下近傍箇所に一対のグランドパターンが設けられており、チップ実装時には、前記短絡用ランドパターンの短首部形状部と前記グランドパターンがＤＩＰ層で半田付けされて両パターンが短絡し、チップ未実装時には、前記左右一対のチップランドが前記短絡用ランドパターンの脚部形状部にＤＩＰ層で半田付けされて前記チップランドが前記短絡用ランドパターンに短絡して前記両チップランドが抹消されるように構成し、前記短絡用ランドパターンの脚部形状部の先端部分が内側から外側のチップランド側に向けて傾斜されていることを特徴とするチップランドを有するプリント基板。
- 左右一対のチップランドをチップ実装時には抹消せず、チップ未実装時にグランドパターンに短絡させてチップランドを抹消するようにしたチップランドを有するプリント基板において、前記左右一対のチップランドの間に両側の脚部形状部が配置されるように二股状の略コ字形の短絡用ランドパターンが設けられ、この短絡用ランドパターンの中央の水平肩形状部の上下近傍箇所に一対のグランドパターンが設けられており、チップ実装時には、前記短絡用ランドパターンの水平肩形状部と前記グランドパターンがＤＩＰ層で半田付けされて両パターンが短絡し、チップ未実装時には、前記左右一対のチップランドが前記短絡用ランドパターンの脚部形状部にＤＩＰ層で半田付けされて前記両チップランドが前記短絡用ランドパターンに短絡して前記両チップランドが抹消されるように構成したことを特徴とするチップランドを有するプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004188668A JP4415769B2 (ja) | 2004-06-25 | 2004-06-25 | チップランドを有するプリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004188668A JP4415769B2 (ja) | 2004-06-25 | 2004-06-25 | チップランドを有するプリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006013164A true JP2006013164A (ja) | 2006-01-12 |
| JP4415769B2 JP4415769B2 (ja) | 2010-02-17 |
Family
ID=35780032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004188668A Expired - Fee Related JP4415769B2 (ja) | 2004-06-25 | 2004-06-25 | チップランドを有するプリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4415769B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130290A (ja) * | 2007-11-27 | 2009-06-11 | Sharp Corp | プリント基板およびその導体パターン構造 |
-
2004
- 2004-06-25 JP JP2004188668A patent/JP4415769B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130290A (ja) * | 2007-11-27 | 2009-06-11 | Sharp Corp | プリント基板およびその導体パターン構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4415769B2 (ja) | 2010-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005039272A (ja) | 印刷回路基板および印刷回路基板の形成方法 | |
| JP4650948B2 (ja) | スルーホールのはんだ付け構造 | |
| JP4415769B2 (ja) | チップランドを有するプリント基板 | |
| TWI776095B (zh) | 印刷基板 | |
| JPH10335795A (ja) | プリント基板 | |
| JP3832576B2 (ja) | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 | |
| EP1777999A1 (en) | Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component | |
| KR200176573Y1 (ko) | 양면 실장형 인쇄회로기판 | |
| JP4748455B2 (ja) | 電子部品モジュール | |
| JP2007258654A (ja) | 回路基板のランド接続方法及び回路基板 | |
| JP2003115648A (ja) | プリント基板及びプリント基板のテストランド形成方法 | |
| JPH11340615A (ja) | 印刷配線板 | |
| JP2001339146A (ja) | 半田パッド | |
| JP2004200226A (ja) | リード付き部品の実装構造およびその実装方法 | |
| JPS6011655Y2 (ja) | プリント板 | |
| JPH0927666A (ja) | 配線基板へのチップ部品実装構造 | |
| JPH10163587A (ja) | プリント基板 | |
| JP4548177B2 (ja) | チップ部品取付用配線基板 | |
| JP4670199B2 (ja) | 実装基板、およびその実装方法 | |
| JP2006269550A (ja) | プリント配線基板及びその取り付け構造 | |
| JP2007258524A (ja) | プリント基板および半導体装置の実装方法 | |
| JP2010016050A (ja) | 電子回路 | |
| JP2021019153A (ja) | 配線基板、モジュール及びその製造方法 | |
| JP2007059569A (ja) | 電子制御装置 | |
| JPH07312478A (ja) | 基 板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Effective date: 20090930 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |