JP2006000978A - Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating - Google Patents

Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating Download PDF

Info

Publication number
JP2006000978A
JP2006000978A JP2004180404A JP2004180404A JP2006000978A JP 2006000978 A JP2006000978 A JP 2006000978A JP 2004180404 A JP2004180404 A JP 2004180404A JP 2004180404 A JP2004180404 A JP 2004180404A JP 2006000978 A JP2006000978 A JP 2006000978A
Authority
JP
Japan
Prior art keywords
silicon substrate
dry etching
optical element
processing method
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004180404A
Other languages
Japanese (ja)
Other versions
JP2006000978A5 (en
Inventor
Naoki Mitsuki
直樹 三ツ木
Kazumi Furuta
和三 古田
Osamu Masuda
修 増田
Yasushi Horii
康司 堀井
Makiko Imae
真紀子 今榮
Motohiro Yamada
基弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2004180404A priority Critical patent/JP2006000978A/en
Publication of JP2006000978A publication Critical patent/JP2006000978A/en
Publication of JP2006000978A5 publication Critical patent/JP2006000978A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Micromachines (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a silicon substrate processing method by which a three-dimensional shape of below a micron size is accurately processed on the surface of a silicon substrate, to provide a die for an optical element and a mother die of the die for an optical element, which are processed by using the processing method, and also to provide an optical element and a diffraction grating which are processed by the die for an optical element. <P>SOLUTION: The silicon substrate processing method has the following constitution. A resist is applied on the silicon substrate. The resist is formed into a three-dimensional shape. The three-dimensional shape is formed on the surface of the silicon substrate by processing the silicon substrate with dry etching by making the resist as a mask. The end point of the dry etching is decided on the basis of a degree of the vanishing of the resist mask. The die for an optical element and the mother die of the die for an optical element, which are processed by using the method, and further, the optical element, and the diffraction grating, which are processed by the die for an optical element, are also provided. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、シリコン基板表面の微細加工が可能なシリコン基板加工方法、この加工方法を用いて加工された光学素子用金型、光学素子用金型母型、光学素子及び回折格子に関する。   The present invention relates to a silicon substrate processing method capable of fine processing of a silicon substrate surface, an optical element mold processed using the processing method, an optical element mold base, an optical element, and a diffraction grating.

従来の精密切削加工は、サブミクロン構造以下のパターンおよび広範囲のパターン加工には限界がある。また、平面基板上でかつ同心円形状パターンを加工する場合には従来の精密切削加工は適しているが、曲面基板や非対称構造を加工することは困難である。   Conventional precision cutting has a limit in pattern processing of a submicron structure and a wide range of patterns. Further, when machining a concentric pattern on a flat substrate, conventional precision cutting is suitable, but it is difficult to machine a curved substrate or an asymmetric structure.

また、マスク露光・現像とプラズマエッチングを組み合わせた加工は、バイナリー構造を加工するには適するが、サブミクロン以下の三次元の複雑な微細構造を加工するには不向きである。   Further, the combination of mask exposure / development and plasma etching is suitable for processing a binary structure, but is not suitable for processing a three-dimensional complex fine structure of submicron or less.

通常のICPプラズマ条件(封入ガス圧が1Pa以上、プラズマ密度1010〜1019cm−3、電子温度数eVから数十eVで比較的プラズマが明るく光る条件)でのエッチングでは、マスクが無くなってから長い時間基板をプラズマにさらすと、パターン側壁や角部分が容易に削られ形状を崩してしまうため、微細な三次元形状を形成することが困難であった。 In etching under normal ICP plasma conditions (filled gas pressure is 1 Pa or more, plasma density is 10 10 to 10 19 cm −3 , and the plasma temperature is relatively bright at an electron temperature of several eV to several tens eV), the mask disappears. Therefore, if the substrate is exposed to plasma for a long time, the pattern side walls and corner portions are easily cut and broken, and it is difficult to form a fine three-dimensional shape.

下記特許文献1に開示された電子ビーム描画による三次元パターン形成の精度はかなり高いが、作成パターンの高さに限界がある(4μm程度)ため、それ以上の高さパターンを形成することが電子ビーム描画単体では困難である。
特開2004−107793
Although the accuracy of three-dimensional pattern formation by electron beam drawing disclosed in Patent Document 1 below is quite high, there is a limit to the height of a created pattern (about 4 μm). Beam drawing alone is difficult.
JP-A-2004-107793

本発明は、上述のような従来技術の問題に鑑み、シリコン基板の表面にミクロンサイズ以下の三次元形状を精度よく加工できるシリコン基板加工方法を提供することを目的とする。また、この加工方法を用いて加工された光学素子用金型及び光学素子用金型母型を提供することを目的とし、更に光学素子用金型により加工された光学素子及び回折格子を提供することを目的とする。   An object of the present invention is to provide a silicon substrate processing method capable of accurately processing a three-dimensional shape of micron size or less on the surface of a silicon substrate in view of the above-described problems of the prior art. It is another object of the present invention to provide an optical element mold and an optical element mold master processed by using this processing method, and further provide an optical element and a diffraction grating processed by the optical element mold. For the purpose.

上記目的を達成するために、本発明によるシリコン基板加工方法は、シリコン基板上にレジストを塗布する工程と、前記レジストを三次元形状に形成する工程と、前記レジストをマスクとしてドライエッチングにより前記シリコン基板を加工し前記シリコン基板の表面に三次元形状を形成する工程と、を含み、前記ドライエッチングの終点を前記レジストマスクの消失の程度に基づいて決めることを特徴とする。   In order to achieve the above object, a silicon substrate processing method according to the present invention includes a step of applying a resist on a silicon substrate, a step of forming the resist in a three-dimensional shape, and dry etching using the resist as a mask. Processing the substrate to form a three-dimensional shape on the surface of the silicon substrate, and determining the end point of the dry etching based on the degree of disappearance of the resist mask.

このシリコン基板加工方法によれば、基板表面にレジストマスクを三次元形状に形成してからドライエッチングを行うことで、レジストマスクの三次元形状に対応した三次元形状をシリコン基板に形成できる。このとき、ドライエッチングの終点をレジストマスクの消失の程度により決めることでシリコン基板表面にミクロンサイズ以下の三次元形状を精度よく形成することができる。   According to this silicon substrate processing method, a three-dimensional shape corresponding to the three-dimensional shape of the resist mask can be formed on the silicon substrate by performing dry etching after forming the resist mask in a three-dimensional shape on the substrate surface. At this time, the end point of dry etching is determined by the degree of disappearance of the resist mask, so that a three-dimensional shape of micron size or less can be accurately formed on the silicon substrate surface.

上記シリコン基板加工方法において前記レジストの三次元形状の形成工程を電子ビーム描画・現像法によって行うことが好ましく、精度よくレジストの三次元形状を形成できる。   In the silicon substrate processing method, the resist three-dimensional shape forming step is preferably performed by an electron beam drawing / development method, and the resist three-dimensional shape can be formed with high accuracy.

また、前記ドライエッチングの終点を決める際に前記レジストマスクが全てなくなることを基準とすることができる。この基準でドライエッチングの終点を決めることで、シリコン基板において簡単にかつ精度よく三次元形状を加工できる。   Further, when determining the end point of the dry etching, it can be based on the fact that the resist mask is completely removed. By determining the end point of dry etching based on this reference, a three-dimensional shape can be processed easily and accurately in a silicon substrate.

また、前記ドライエッチングにおいてフッ素系ガスまたはフッ素系ガスと酸素の混合ガスを用い、前記レジストマスクがなくなってから前記ドライエッチングを更に行うことで前記シリコン基板の表面をフッ素化することが好ましい。レジストマスクの消失後、数nmから数十nmの深さまでドライエッチングを行うことで、シリコン基板の表面をフッ素化することができ、これにより、表面離型性の良好な成形金型を得ることができる。   In the dry etching, it is preferable that a fluorine-based gas or a mixed gas of fluorine-based gas and oxygen is used, and the dry etching is further performed after the resist mask disappears to fluorinate the surface of the silicon substrate. After the disappearance of the resist mask, the surface of the silicon substrate can be fluorinated by dry etching from several nm to several tens of nm, thereby obtaining a molding die with good surface releasability. Can do.

また、異方性ドライエッチングにより前記ドライエッチングを行い、前記シリコン基板に形成される三次元形状のパターン高さの微調整は前記レジストマスクと前記シリコン基板との選択比を制御することで行われるようにできる。   Further, the dry etching is performed by anisotropic dry etching, and fine adjustment of the pattern height of the three-dimensional shape formed on the silicon substrate is performed by controlling the selection ratio between the resist mask and the silicon substrate. You can

また、前記ドライエッチングをプラズマエッチングで行う際のプラズマ中の電子温度は6〜15eVの範囲内であり、プラズマ密度は10〜1011cm−3の範囲内であり、ガス封入圧力は1Pa未満であることが好ましい。 Moreover, the electron temperature in the plasma when performing the dry etching by plasma etching is in the range of 6 to 15 eV, the plasma density is in the range of 10 8 to 10 11 cm −3 , and the gas filling pressure is less than 1 Pa. It is preferable that

また、前記ドライエッチングは誘導結合プラズマ(ICP)を用い、前記選択比の最終的な微調整は、前記シリコン基板に印加する高周波電圧またはバイアス電圧のみを調整することで行うことができる。   The dry etching uses inductively coupled plasma (ICP), and the final fine adjustment of the selection ratio can be performed by adjusting only the high-frequency voltage or bias voltage applied to the silicon substrate.

また、前記シリコン基板に形成される三次元形状の側壁保護のために前記ドライエッチングのときHBrとOを添加することが好ましい。または、側壁保護効果を有する成膜プロセスと前記ドライエッチングとを交互に行うことで、三次元形状の側壁保護を行うことができる。これらの側壁保護効果により、更に複雑かつ微細な三次元形状をシリコン基板上に加工することが可能となる。 In addition, it is preferable to add HBr and O 2 during the dry etching in order to protect the three-dimensional sidewall formed on the silicon substrate. Alternatively, three-dimensional sidewall protection can be performed by alternately performing a film forming process having a sidewall protection effect and the dry etching. Due to these side wall protection effects, a more complicated and fine three-dimensional shape can be processed on the silicon substrate.

また、前記ドライエッチングで寸法及び特徴が異なる形状を同一のシリコン基板上に同時に加工することができる。例えば、階段状構造(エシェロン構造)及びのこぎり型構造(ブレーズ構造)などの寸法及び特徴が異なる形状を同一のシリコン基板に同時に加工することができる。   In addition, shapes having different dimensions and features can be simultaneously processed on the same silicon substrate by the dry etching. For example, shapes having different dimensions and features such as a stepped structure (echelon structure) and a saw-type structure (blazed structure) can be simultaneously processed on the same silicon substrate.

本発明による光学素子用金型母型は、シリコン基板加工方法により加工されたシリコン基板から構成されたものである。   The mold die for optical elements according to the present invention is composed of a silicon substrate processed by a silicon substrate processing method.

また、本発明による光学素子用金型は、上述のシリコン基板加工方法により加工されたシリコン基板から構成されたものであり、また、上述の光学素子用金型母型を用いて加工されたものである。   The optical element mold according to the present invention is composed of a silicon substrate processed by the above-described silicon substrate processing method, and is processed using the above-described optical element mold mother mold. It is.

本発明による光学素子は、上述の金型を用いて加工されたものである。本発明による回折格子は、光通信波長帯域用エシェロン構造を有し、上述の金型または金型母型を用いて加工されたものである。   The optical element according to the present invention is processed using the above-described mold. The diffraction grating according to the present invention has an echelon structure for optical communication wavelength bands and is processed using the above-described mold or mold base.

本発明のシリコン基板加工方法によれば、シリコン基板の表面にミクロンサイズ以下の三次元形状を精度よく加工できる。   According to the silicon substrate processing method of the present invention, a three-dimensional shape of micron size or less can be processed accurately on the surface of a silicon substrate.

本発明の光学素子用金型によれば、精度のよい三次元形状の微細な構造を有する光学素子を製造できる。本発明の光学素子用金型母型によれば、精度のよい三次元形状の微細な構造を有する光学素子を製造可能な光学素子用金型を得ることができる。   According to the mold for optical elements of the present invention, an optical element having a fine three-dimensional shape with high accuracy can be manufactured. According to the optical element mold master of the present invention, it is possible to obtain an optical element mold capable of producing an optical element having an accurate three-dimensional shape and fine structure.

本発明の光学素子は精度のよい三次元形状の微細な構造を有する。また、本発明の回折格子は、精度のよい光通信波長帯域用エシェロン回折構造を有する。   The optical element of the present invention has an accurate three-dimensional fine structure. The diffraction grating of the present invention has an accurate Echelon diffraction structure for optical communication wavelength bands.

以下、本発明を実施するための最良の形態について図面を用いて説明する。図1は本実施の形態によるシリコン基板加工方法を説明するためのフローチャートである。図2は図1のシリコン基板加工方法によりシリコン基板に形成されるエシュロン回折構造の一部を示す断面図である。図3は図1のシリコン基板加工方法のドライエッチングを行うICP(誘導結合プラズマ)装置を概略的に示す図である。   The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a flowchart for explaining a silicon substrate processing method according to this embodiment. FIG. 2 is a cross-sectional view showing a part of an echelon diffraction structure formed on a silicon substrate by the silicon substrate processing method of FIG. FIG. 3 is a diagram schematically showing an ICP (inductively coupled plasma) apparatus for performing dry etching in the silicon substrate processing method of FIG.

本実施の形態によるシリコン基板加工方法は、図1のフローチャートに示すように、三次元微細加工精度の良い電子ビーム描画法と、シリコン基板のエッチング実績のあるドライエッチングプロセスとを組み合わせることでシリコン基板上に微細な三次元形状を形成するものである。   As shown in the flowchart of FIG. 1, the silicon substrate processing method according to the present embodiment combines a silicon substrate by combining an electron beam lithography method with good three-dimensional fine processing accuracy and a dry etching process with a proven track record of etching a silicon substrate. A fine three-dimensional shape is formed thereon.

電子ビーム描画法により、シリコン基板上に形成したレジスト樹脂層に対して電子ビームを走査しながら照射し、その走査ドーズ量を変化させることで、種々の三次元形状の例えば階段状のエシュロン回折構造の形成のための微細パターンをレジスト樹脂層に描画し、所定の現像液で現像し、その後、ドライエッチングにより、レジスト樹脂の三次元形状に基づいて所望の三次元形状を例えば図2のような幅wが40μm、高さhが16μm程度の4段の階段状のエシュロン回折構造をシリコン基板上に形成する。   By irradiating an electron beam while scanning the resist resin layer formed on the silicon substrate by the electron beam drawing method, and changing the scanning dose, various three-dimensional shapes such as stepped echelon diffraction structures A fine pattern for forming the resist is drawn on the resist resin layer, developed with a predetermined developer, and then dry-etched to obtain a desired three-dimensional shape based on the three-dimensional shape of the resist resin, for example, as shown in FIG. A four-step stepwise echelon diffraction structure having a width w of 40 μm and a height h of about 16 μm is formed on a silicon substrate.

かかる電子ビーム描画法は、本発明者等が、例えば、上記特許文献1や特開2004−54218等で提案した後述の図6乃至図14で説明する電子ビーム描画装置により行うことができる。これにより、例えば図2のエシュロン回折構造形成のための所望の描画パターンを電子ビームによる3次元描画でサブミクロンオーダーの高精度で形成できる。   Such an electron beam drawing method can be performed by the present inventors using, for example, an electron beam drawing apparatus described in FIGS. 6 to 14, which will be described later, proposed in Patent Document 1 and Japanese Patent Application Laid-Open No. 2004-54218. Thereby, for example, a desired drawing pattern for forming the echelon diffraction structure shown in FIG. 2 can be formed with high accuracy on the order of submicrons by three-dimensional drawing using an electron beam.

ドライエッチングは、図3に示すようなICP(誘導結合プラズマ)装置200により行うことができる。図3のICP装置200は、真空プラズマチャンバ211内に、プラズマ生成用高周波電源212に接続された一対の高周波電極213,214が配置され、高周波電極213,214に対向する側にシリコン基板210を保持する基板ホルダ215が配置されて構成される。高周波電源212から高周波電極213,214に高周波電圧が印加されることで真空プラズマチャンバ211内のプラズマ生成領域AAにプラズマが形成され、エッチングガスをチャンバ211内に流しながらシリコン基板210をドライエッチングすることができる。また、基板ホルダ215には加工形状制御用バイアス高周波電源216が接続され、基板ホルダ215のバイアス電極に印加されるバイアス電圧によってシース領域BBが形成される。   Dry etching can be performed by an ICP (inductively coupled plasma) apparatus 200 as shown in FIG. In the ICP apparatus 200 of FIG. 3, a pair of high-frequency electrodes 213 and 214 connected to a plasma-generating high-frequency power supply 212 is disposed in a vacuum plasma chamber 211, and a silicon substrate 210 is disposed on the side facing the high-frequency electrodes 213 and 214. A holding substrate holder 215 is arranged. When a high frequency voltage is applied from the high frequency power source 212 to the high frequency electrodes 213 and 214, plasma is formed in the plasma generation region AA in the vacuum plasma chamber 211, and the silicon substrate 210 is dry etched while flowing an etching gas into the chamber 211. be able to. In addition, a processing shape control bias high-frequency power source 216 is connected to the substrate holder 215, and the sheath region BB is formed by a bias voltage applied to the bias electrode of the substrate holder 215.

次に、シリコン基板に図2のようなエシュロン回折構造を形成するための加工方法を更に図4,図5を参照して説明する。図4は図1のシリコン基板加工方法により、シリコン基板上に形成したレジストからシリコン基板にエシュロン回折構造を形成する工程(a)、(b)、(c)を模式的に示す側面図である。図5は図3のICP装置200におけるバイアス電力と選択比の関係を示すグラフである。   Next, a processing method for forming the echelon diffraction structure as shown in FIG. 2 on the silicon substrate will be further described with reference to FIGS. FIG. 4 is a side view schematically showing steps (a), (b), and (c) for forming an echelon diffraction structure on a silicon substrate from a resist formed on the silicon substrate by the silicon substrate processing method of FIG. . FIG. 5 is a graph showing the relationship between the bias power and the selection ratio in the ICP device 200 of FIG.

図1のように、まず、各種条件を決定するために予備的に次の各工程S01乃至S05を実行する。即ち、シリコン基板にレジスト樹脂を塗布し(S01)、そのレジスト樹脂層に電子ビーム描画を行い(S02)、現像してから描画形状を観察し(S03)、ドライエッチングを行う(S04)。エッチング形状を観察して、よいか否かを判断し(S05)、エッチング形状がよくない場合は、形状データを見直し、描画制御プログラムを修正し、再度工程S01乃至S05を実行する。   As shown in FIG. 1, first, the following steps S01 to S05 are performed in advance to determine various conditions. That is, a resist resin is applied to the silicon substrate (S01), electron beam drawing is performed on the resist resin layer (S02), and after development, the drawing shape is observed (S03) and dry etching is performed (S04). The etching shape is observed to determine whether or not it is acceptable (S05). If the etching shape is not good, the shape data is reviewed, the drawing control program is corrected, and steps S01 to S05 are executed again.

以上の予備工程である工程S01乃至S05でエッチング選択比・レジスト樹脂層の厚さ・描画制御プログラムの各条件が決定されると、その決定された条件の下で、シリコン基板にレジスト樹脂を塗布し(S11)、そのレジスト樹脂層に電子ビーム描画を行い(S12)、現像してから描画形状を観察し(S13)、レジスト樹脂層を図4(a)のような3次元形状のレジストパターン220とする。このレジストパターン220は図2の階段状のエシュロン回折構造に対応した形状となっているが、例えば最も高い部分の高さh1は、図4(c)目標とする高さh2よりも低くなっている。これは、電子ビーム描画は深さ方向(高さ方向)の描画に限界があるためである。   When the etching selection ratio, resist resin layer thickness, and drawing control program conditions are determined in steps S01 through S05, the resist resin is applied to the silicon substrate under the determined conditions. (S11), electron beam drawing is performed on the resist resin layer (S12), and after development, the drawing shape is observed (S13). The resist resin layer is formed into a three-dimensional resist pattern as shown in FIG. 220. The resist pattern 220 has a shape corresponding to the stepped echelon diffraction structure of FIG. 2, but for example, the height h1 of the highest portion is lower than the target height h2 of FIG. 4 (c). Yes. This is because electron beam drawing has a limit in drawing in the depth direction (height direction).

次に、図4(a)の3次元形状のレジストパターン20が形成されたシリコン基板210を図3のICP装置200の真空プラズマチャンバ211内の基板ホルダ15に取り付けてチャンバ11内に形成したプラズマによりドライエッチングを行う(S14)。このドライエッチングにより、図4(b)のように、レジストパターン220の薄い部分からシリコン基板210の表面210aが加工され、レジストパターン220の厚い部分の加工は遅れる。   Next, the plasma formed in the chamber 11 by attaching the silicon substrate 210 on which the three-dimensional resist pattern 20 of FIG. 4A is formed to the substrate holder 15 in the vacuum plasma chamber 211 of the ICP apparatus 200 of FIG. Then, dry etching is performed (S14). By this dry etching, as shown in FIG. 4B, the surface 210a of the silicon substrate 210 is processed from the thin portion of the resist pattern 220, and the processing of the thick portion of the resist pattern 220 is delayed.

そして、図4(c)のようにレジストパターン220がすべてなくなるまでドライエッチングをし、無くなってから数秒から数分程度(数nmから数十nmの深さ)でドライエッチングプロセスを停めることで、ドライエッチング終点を判断する。これにより、図4(c)のようにレジストパターン220が完全に消失し、階段状のエシュロン回折構造部221をシリコン基板210の表面210aに形成できる。   Then, dry etching is performed until the resist pattern 220 is completely removed as shown in FIG. 4C, and the dry etching process is stopped in several seconds to several minutes (depth from several nm to several tens of nm) after disappearance, The end point of dry etching is determined. As a result, the resist pattern 220 disappears completely as shown in FIG. 4C, and the stepped echelon diffraction structure portion 221 can be formed on the surface 210 a of the silicon substrate 210.

この場合、例えば選択比を4とし、図4において、h2/h1=4から、h1を4μmとすると、h2=16μmの階段状のエシュロン回折構造部221とすることができる。かかる選択比は図3のICP装置200のバイアス高周波電源216において図5のようにバイアス電力を設定することで所望の値にでき、例えば選択比が4の場合は、バイアス電力を3Wに設定しシリコン基板210に印加する。このようにして、シリコン基板に印可するバイアス電力のみをパラメータとして選択比を調整することができる。かかる方法は、レジストパターンを1対1や拡大・縮小して忠実にかつ高精度にシリコン基板に転写するのに有効である。   In this case, for example, when the selection ratio is 4 and h2 / h1 = 4 in FIG. 4 and h1 is 4 μm, a stepped echelon diffraction structure 221 with h2 = 16 μm can be obtained. Such a selection ratio can be set to a desired value by setting the bias power as shown in FIG. 5 in the bias high-frequency power source 216 of the ICP device 200 of FIG. 3. For example, when the selection ratio is 4, the bias power is set to 3 W. Applied to the silicon substrate 210. In this way, the selection ratio can be adjusted using only the bias power applied to the silicon substrate as a parameter. Such a method is effective for faithfully and accurately transferring a resist pattern to a silicon substrate in a one-to-one or enlarged / reduced manner.

次に、エッチング形状を観察して、よいか否かを判断し(S15)、エッチング形状がよくない場合には工程S11に戻り、よい場合は、シリコン基板210の加工が完成する(S14)。   Next, the etching shape is observed to determine whether or not it is acceptable (S15). If the etching shape is not good, the process returns to step S11. If the etching shape is good, the processing of the silicon substrate 210 is completed (S14).

以上のように、本実施の形態のシリコン基板加工方法によれば、ドライエッチングの終点をレジストマスクが完全に消失することを基準にして決めることでシリコン基板210の表面にミクロンサイズ以下の三次元形状を精度よく簡単に形成することができる。   As described above, according to the silicon substrate processing method of the present embodiment, the end point of the dry etching is determined based on the complete disappearance of the resist mask, so that the surface of the silicon substrate 210 is three-dimensional or less on the micron size. The shape can be easily and accurately formed.

上述のようにしてエシュロン回折構造が形成されたシリコン基板から金型母型を得ることができる。そして、かかる母型を用いて、電鋳処理を施すことで、光学素子用の成形金型の素材が転写されるので、これを脱型し、裏打ち部材と組み合わせることで、光学素子用の成形金型を得ることができる。また、エシュロン回折構造が形成されたシリコン基板から直接に光学素子用の成形金型をつくることもできる。   A mold base can be obtained from the silicon substrate on which the echelon diffraction structure is formed as described above. Then, by performing the electroforming process using such a master mold, the material of the molding die for the optical element is transferred, so that it is removed from the mold and combined with the backing member to mold the optical element. A mold can be obtained. In addition, a molding die for an optical element can be made directly from a silicon substrate on which an echelon diffraction structure is formed.

図4(c)のように形成されたエシュロン回折構造部221を有するシリコン基板210は、上述のように、光学レンズや光通信用レンズや回折格子や回折レンズ等の光学素子のための金型または金型母型として利用されるため、離型性の良いことが望まれる。このため、フッ素系ガスまたはフッ素系ガスと酸素の混合ガスを用い、レジストパターン220が無くなってから数秒〜数分(数nm〜数十nmの深さ)程度オーバーエッチングすることで、シリコン基板の表面がフッ素化し離型性の良い金型を得ることができる。   As described above, the silicon substrate 210 having the echelon diffraction structure 221 formed as shown in FIG. 4C is a mold for an optical element such as an optical lens, an optical communication lens, a diffraction grating, or a diffraction lens. Or since it is utilized as a mold mother mold, it is desirable that the mold releasability is good. For this reason, by using fluorine gas or a mixed gas of fluorine gas and oxygen and over-etching for several seconds to several minutes (depth of several nm to several tens of nm) after the resist pattern 220 disappears, The surface can be fluorinated and a mold having good releasability can be obtained.

また、微細なパターンをある程度の深さに加工するため、エッチング中のレジスト及びシリコン基板のサイドエッチングやパターン角部の損傷は無視できない。そこで、エッチングは異方性エッチングによりサイドエッチングを軽減しつつ、かつ物理的エッチングを制御して角部の損傷を低下させることが好ましい。このため、エッチングガスは、シリコン基板を等方的にエッチングするSFに側壁保護効果をもったOを加えた混合ガスを基本として使用し、形状を見ながらガスの混合比を変更することが好ましい。 In addition, since the fine pattern is processed to a certain depth, side etching of the resist and the silicon substrate during etching and damage to the corners of the pattern cannot be ignored. Therefore, it is preferable to reduce the corner damage by controlling the physical etching while reducing the side etching by anisotropic etching. Therefore, the etching gas is basically a mixed gas obtained by adding O 2 having a sidewall protecting effect to SF 6 for isotropically etching a silicon substrate, and the gas mixing ratio is changed while looking at the shape. Is preferred.

ドライエッチングは、図3のように、プラズマを形成する高周波電極(アンテナ電極)と基板に入射するプラズマ量、エネルギーを制御できるバイアス電極を有するICPを基本とした装置を使用して行うことが好ましい。アンテナ電極とバイアス電極を別々に制御し、アンテナ電極によって形成されるプラズマは、プラズマ密度が低く(10〜1011cm−3)、電子温度が6〜15eV、封入ガスの圧力も1Pa未満の条件を使うことで、微細パターン形状を崩さずにシリコン基板上に転写することが可能になる。 As shown in FIG. 3, dry etching is preferably performed using an ICP-based apparatus having a high-frequency electrode (antenna electrode) that forms plasma and a bias electrode that can control the amount and energy of plasma incident on the substrate. . The antenna electrode and the bias electrode are controlled separately, and the plasma formed by the antenna electrode has a low plasma density (10 8 to 10 11 cm −3 ), an electron temperature of 6 to 15 eV, and an enclosed gas pressure of less than 1 Pa. By using the conditions, it is possible to transfer onto the silicon substrate without breaking the fine pattern shape.

また、上記プラズマ条件にHBrガスを添加することで、HBrとOがつくるポリマーによってシリコン基板の側壁保護効果が高まり、より微細かつ複雑な構造を加工できる。 Further, by adding HBr gas to the above plasma conditions, the side wall protection effect of the silicon substrate is enhanced by the polymer produced by HBr and O 2 , and a finer and more complicated structure can be processed.

また、CF系ガスをつかって基板表面にポリマーを形成する行程と上記条件でのエッチングを交互に行っても側壁保護効果が得られ、より微細な形状をシリコン基板上に加工できる。   Further, even if the process of forming a polymer on the substrate surface using CF gas and the etching under the above conditions are alternately performed, the side wall protection effect can be obtained and a finer shape can be processed on the silicon substrate.

階段状のエシェロン形状を加工すると、段によって若干エッチング選択比や形状が変化してしまうが、これは、深さやパターン幅によってプラズマの到達量や到達エネルギーが微妙に違うためと考えられる。そこで、形状を電子ビーム描画にフィードバックさせて、形状を補正することが好ましく、これを数回繰り返し微小な形状を整えることができる。また、最終的な高さ寸法は、上述のようにエッチング時のバイアス電力を制御することで調整できる。大まかな高さは先の形状調整以前に行っておき、最終的な調整は±5%程度の範囲内において可能である。この程度であれば、先に微調整した形状を崩すことはない。   When the stepped echelon shape is processed, the etching selectivity and shape slightly change depending on the step. This is considered to be because the amount of plasma reached and the energy reached differ slightly depending on the depth and pattern width. Therefore, it is preferable to correct the shape by feeding back the shape to electron beam drawing, and this can be repeated several times to adjust the minute shape. Further, the final height dimension can be adjusted by controlling the bias power during etching as described above. The rough height is set before the previous shape adjustment, and final adjustment is possible within a range of about ± 5%. If it is this extent, the shape finely adjusted previously will not be destroyed.

電子ビーム描画では、同一基板上に形状の異なる三次元レジストパターンを形成することが可能である。上記エッチング方法では、複数の異なる三次元形状を同一のプロセス条件で加工できるので、例えば、エシェロン回折構造とブレーズ回折構造が複合したような回折レンズや回折格子等の光学素子を加工することも可能である。   In electron beam drawing, it is possible to form three-dimensional resist patterns having different shapes on the same substrate. In the above etching method, a plurality of different three-dimensional shapes can be processed under the same process conditions. For example, it is possible to process an optical element such as a diffraction lens or a diffraction grating in which an echelon diffraction structure and a blaze diffraction structure are combined. It is.

次に、上述のシリコン基板加工法における電子ビーム描画方法を実行可能な電子ビーム描画装置について図6乃至図14を参照して説明する。図6は、電子ビーム描画装置の全体構成を示す説明図である。   Next, an electron beam drawing apparatus capable of executing the electron beam drawing method in the above-described silicon substrate processing method will be described with reference to FIGS. FIG. 6 is an explanatory diagram showing the overall configuration of the electron beam drawing apparatus.

図6に示す電子ビーム描画装置1は、大電流で高解像度の電子線プローブを形成して高速に描画対象の基材2上を走査するものであり、高解像度の電子線プローブを形成し、電子ビームを生成してターゲットに対してビーム照射を行う電子ビーム生成手段である電子銃12と、この電子銃12からの電子ビームを通過させるスリット14と、スリット14を通過する電子ビームの前記基材2に対する焦点位置を制御するための電子レンズ16と、電子ビームが出射される経路上に配設されたアパーチャー18と、電子ビームを偏向させることでターゲットである基材2上の走査位置等を制御する偏向器20と、偏向を補正する補正用コイル22と、を含んで構成されている。なお、これらの各部は、鏡筒10内に配設されて電子ビーム出射時には真空状態に維持される。   The electron beam drawing apparatus 1 shown in FIG. 6 forms a high-resolution electron beam probe with a large current and scans the substrate 2 to be drawn at high speed, forms a high-resolution electron beam probe, An electron gun 12 which is an electron beam generating means for generating an electron beam and irradiating the target with a beam, a slit 14 through which the electron beam from the electron gun 12 passes, and the base of the electron beam passing through the slit 14 An electron lens 16 for controlling the focal position with respect to the material 2, an aperture 18 disposed on a path from which the electron beam is emitted, a scanning position on the base material 2 as a target by deflecting the electron beam, and the like And a correction coil 22 for correcting the deflection. These parts are arranged in the lens barrel 10 and maintained in a vacuum state when the electron beam is emitted.

さらに、電子ビーム描画装置1は、描画対象となる基材2を載置するための載置台であるXYZステージ30と、このXYZステージ30上の載置位置に基材2を搬送するための搬送手段であるローダ40と、XYZステージ30上の基材2の表面の基準点を測定するための測定手段である測定装置80と、XYZステージ30を駆動するための駆動手段であるステージ駆動手段50と、ローダを駆動するためのローダ駆動装置60と、鏡筒10内及びXYZステージ30を含む筐体11内を真空となるように排気を行う真空排気装置70と、これらの制御を司る制御手段である制御回路100と、を含んで構成されている。   Further, the electron beam drawing apparatus 1 includes an XYZ stage 30 that is a placement table for placing the base material 2 to be drawn, and a transport for transporting the base material 2 to a placement position on the XYZ stage 30. A loader 40 as a means, a measuring device 80 as a measuring means for measuring a reference point of the surface of the base material 2 on the XYZ stage 30, and a stage driving means 50 as a driving means for driving the XYZ stage 30. A loader driving device 60 for driving the loader, a vacuum exhaust device 70 for exhausting the interior of the lens barrel 10 and the housing 11 including the XYZ stage 30 so as to be evacuated, and control means for controlling these And a control circuit 100.

なお、電子レンズ16は、高さ方向に沿って複数箇所に離間して設置される各コイル17a、17b、17cの各々の電流値によって電子的なレンズが複数生成されることで各々制御され、電子ビームの焦点位置が制御される。   The electronic lens 16 is controlled by generating a plurality of electronic lenses according to the current values of the coils 17a, 17b, and 17c, which are spaced apart at a plurality of locations along the height direction. The focal position of the electron beam is controlled.

測定装置80は、基材2に対してレーザーを照射することで基材2を測定する第1のレーザー測長器82と、第1のレーザー測長器82にて発光されたレーザー光(第1の照射光)が基材2を反射し当該反射光を受光する第1の受光部84と、前記第1のレーザー測長器82とは異なる照射角度から照射を行う第2のレーザー測長器86と、前記第2のレーザー測長器86にて発光されたレーザー光(第2の照射光)が基材2を反射し当該反射光を受光する第2の受光部88と、を含んで構成されている。   The measuring device 80 includes a first laser length measuring device 82 that measures the base material 2 by irradiating the base material 2 with laser, and a laser beam (first light emitted by the first laser length measuring device 82). The first laser beam is reflected from the substrate 2 and receives the reflected light, and the second laser length measurement is performed from a different irradiation angle from the first laser length measuring device 82. And a second light receiving portion 88 that receives the reflected light when the laser light (second irradiation light) emitted by the second laser length measuring device 86 reflects the base material 2. It consists of

ステージ駆動手段50は、XYZステージ30をX方向に駆動するX方向駆動機構52と、XYZステージ30をY方向に駆動するY方向駆動機構54と、XYZステージ30をZ方向に駆動するZ方向駆動機構56と、XYZステージ30をθ方向に駆動するθ方向駆動機構58と、を含んで構成されている。これによって、XYZステージ30を3次元的に動作させたり、アライメントを行うことができる。すなわち、XYZステージ30上に基材2を載置すれば、ビーム照射源としての電子銃12との相対位置を任意に変更できるため、上述したステップ・アンド・リピート方式で描画を行える。   The stage drive means 50 includes an X direction drive mechanism 52 that drives the XYZ stage 30 in the X direction, a Y direction drive mechanism 54 that drives the XYZ stage 30 in the Y direction, and a Z direction drive that drives the XYZ stage 30 in the Z direction. The mechanism 56 includes a θ-direction drive mechanism 58 that drives the XYZ stage 30 in the θ direction. As a result, the XYZ stage 30 can be operated three-dimensionally and alignment can be performed. That is, if the base material 2 is placed on the XYZ stage 30, the relative position with the electron gun 12 as a beam irradiation source can be arbitrarily changed, so that drawing can be performed by the above-described step-and-repeat method.

制御回路100は、電子銃12に電源を供給するための電子銃電源部102と、この電子銃電源部102での電流、電圧などを調整制御する電子銃制御部104と、電子レンズ16(複数の各電子的なレンズを各々)を動作させるためのレンズ電源部106と、このレンズ電源部106での各電子レンズに対応する各電流を調整制御するレンズ制御部108と、を含んで構成される。   The control circuit 100 includes an electron gun power supply unit 102 for supplying power to the electron gun 12, an electron gun control unit 104 for adjusting and controlling current and voltage in the electron gun power supply unit 102, and an electron lens 16 (multiple A lens power supply unit 106 for operating each of the electronic lenses, and a lens control unit 108 for adjusting and controlling currents corresponding to the electronic lenses in the lens power supply unit 106. The

さらに、制御回路100は、補正用コイル22を制御するためのコイル制御部110と、偏向器20にて成形方向の偏向を行う成形偏向部112aと、偏向器20にて副走査方向の偏向を行うための副偏向部112bと、偏向器20にて主走査方向の偏向を行うための主偏向部112cと、成形偏向部112aを制御するためにデジタル信号をアナログ信号に変換制御する高速D/A変換器114aと、副偏向部112bを制御するためにデジタル信号をアナログ信号に変換制御する高速D/A変換器114bと、主偏向部112cを制御するためにデジタル信号をアナログ信号に変換制御する高精度D/A変換器114cと、を含んで構成される。   Further, the control circuit 100 includes a coil control unit 110 for controlling the correction coil 22, a shaping deflection unit 112 a for deflecting in the molding direction by the deflector 20, and a deflection in the sub-scanning direction by the deflector 20. A sub-deflection unit 112b for performing the deflection, a main deflection unit 112c for performing deflection in the main scanning direction by the deflector 20, and a high-speed D / D that converts and controls a digital signal to an analog signal to control the shaping deflection unit 112a. A converter 114a, a high-speed D / A converter 114b that converts and converts a digital signal into an analog signal to control the sub-deflector 112b, and a digital signal that is converted to an analog signal to control the main deflector 112c And a high-precision D / A converter 114c.

さらに、制御回路100は、偏向器20における位置誤差を補正する、乃ち、位置誤差補正信号などを各高速D/A変換器114a、114b、及び高精度D/A変換器114cに対して供給して位置誤差補正を促すあるいはコイル制御部110に対して当該信号を供給することで補正用コイル22にて位置誤差補正を行う位置誤差補正回路116と、これら位置誤差補正回路116並びに各高速D/A変換器114a、114b及び高精度D/A変換器114cを制御して電子ビームの電界を制御する電界制御手段である電界制御回路118と、描画パターンなどを前記基材2に対して生成するためのパターン発生回路120と、を含んで構成される。   Further, the control circuit 100 corrects a position error in the deflector 20, and supplies a position error correction signal or the like to each of the high-speed D / A converters 114a and 114b and the high-precision D / A converter 114c. The position error correction circuit 116 that performs position error correction by the correction coil 22 by prompting the position error correction or supplying the signal to the coil control unit 110, the position error correction circuit 116, and each high-speed D / D An electric field control circuit 118, which is an electric field control means for controlling the electric field of the electron beam by controlling the A converters 114a and 114b and the high-precision D / A converter 114c, and a drawing pattern and the like are generated for the substrate 2. And a pattern generation circuit 120 for this purpose.

また、制御回路100は、第1のレーザー測長器82を上下左右に移動させることによるレーザー照射位置の移動及びレーザー照射角の角度等の駆動制御を行う第1のレ−ザー駆動制御回路130と、第2のレーザー測長器86を上下左右に移動させることによるレーザー照射位置の移動及びレーザー照射角の角度等の駆動制御を行う第2のレ−ザー駆動制御回路132と、第1のレーザー測長器82でのレーザー照射光の出力(レーザーの光強度)を調整制御するための第1のレーザー出力制御回路134と、第2のレーザー測長器86でのレーザー照射光の出力を調整制御するための第2のレーザー出力制御回路136と、第1の受光部84での受光結果に基づき、測定結果を算出するための第1の測定算出部140と、第2の受光部88での受光結果に基づき、測定結果を算出するための第2の測定算出部142と、を含んで構成される。   The control circuit 100 also moves the first laser length measuring device 82 up, down, left, and right to move the laser irradiation position and control the driving of the laser irradiation angle and the like. A second laser drive control circuit 132 for controlling the movement of the laser irradiation position and the laser irradiation angle by moving the second laser length measuring device 86 up and down, left and right, The first laser output control circuit 134 for adjusting and controlling the output (laser light intensity) of the laser irradiation light in the laser length measuring device 82 and the output of the laser irradiation light in the second laser length measuring device 86 Based on the second laser output control circuit 136 for adjusting and controlling, the light reception result at the first light receiving unit 84, the first measurement calculating unit 140 for calculating the measurement result, and the second light receiving unit 8 Based on the received results, configured to include a second measuring calculation unit 142 for calculating the measurement results.

さらに、制御回路100は、ステージ駆動手段50を制御するためのステージ制御回路150と、ローダ駆動装置60を制御するローダ制御回路152と、上述の第1、第2のレーザー駆動回路130、132・第1、第2のレーザー出力制御回路134、136・第1、第2の測定算出部140、142・ステージ制御回路150・ローダ制御回路152を制御する機構制御回路154と、真空排気装置70の真空排気を制御する真空排気制御回路156と、測定情報を入力するための測定情報入力部158と、入力された情報や他の複数の情報を記憶するための記憶手段であるメモリ160と、各種制御を行うための制御プログラムを記憶したプログラムメモリ162と、これらの各部の制御を司る例えばCPUなどにて形成された制御部170と、を含んで構成されている。   Further, the control circuit 100 includes a stage control circuit 150 for controlling the stage driving means 50, a loader control circuit 152 for controlling the loader driving device 60, and the first and second laser driving circuits 130, 132,. First and second laser output control circuits 134, 136, first and second measurement calculation units 140, 142, a stage control circuit 150, a loader control circuit 152, a mechanism control circuit 154, and a vacuum evacuation device 70 An evacuation control circuit 156 for controlling evacuation, a measurement information input unit 158 for inputting measurement information, a memory 160 which is a storage means for storing inputted information and other plural information, Control formed by a program memory 162 that stores a control program for performing control and, for example, a CPU that controls each of these units It is configured to include a 170.

上述のような構成を有する電子ビーム描画装置1において、ローダ40によって搬送された基材2がXYZステージ30上に載置されると、真空排気装置70によって鏡筒10及び筐体11内の空気やダストなどを排気したした後、電子銃12から電子ビームが照射される。   In the electron beam drawing apparatus 1 having the above-described configuration, when the base material 2 transported by the loader 40 is placed on the XYZ stage 30, the air in the lens barrel 10 and the casing 11 is evacuated by the vacuum exhaust device 70. After exhausting dust and dust, an electron beam is irradiated from the electron gun 12.

電子銃12から照射された電子ビームは、電子レンズ16を介して偏向器20により偏向され、偏向された電子ビームB(以下、この電子レンズ16を通過後の偏向制御された電子ビームに関してのみ「電子ビームB」と符号を付与することがある)は、XYZステージ30上の基材2の表面、例えば曲面部(曲面)2a上の描画位置に対して照射されることで描画が行われる。
この際に、測定装置80によって、基材2上の描画位置(描画位置のうち少なくとも高さ位置)、もしくは後述するような基準点の位置が測定され、制御回路100は、当該測定結果に基づき、電子レンズ16のコイル17a、17b、17cなどに流れる各電流値などを調整制御して、電子ビームBの焦点深度の位置、すなわち焦点位置を制御し、当該焦点位置が前記描画位置となるように移動制御される。
The electron beam irradiated from the electron gun 12 is deflected by the deflector 20 through the electron lens 16 and is deflected by the deflected electron beam B (hereinafter, only with respect to the deflection-controlled electron beam after passing through the electron lens 16 " Drawing may be performed by irradiating the drawing position on the surface of the base material 2 on the XYZ stage 30, for example, the curved surface portion (curved surface) 2a.
At this time, the drawing position on the substrate 2 (at least the height position among the drawing positions) or the position of a reference point as will be described later is measured by the measuring device 80, and the control circuit 100 is based on the measurement result. The position of the focal depth of the electron beam B, that is, the focal position is controlled by adjusting and controlling the respective current values flowing through the coils 17a, 17b, 17c, etc. of the electron lens 16, so that the focal position becomes the drawing position. The movement is controlled.

あるいは、測定結果に基づき、制御回路100は、ステージ駆動手段50を制御することにより、前記電子ビームBの焦点位置が前記描画位置となるようにXYZステージ30を移動させる。また、本例においては、電子ビームの制御、XYZステージ30の制御のいずれか一方の制御によって行っても、双方を利用して行ってもよい。   Alternatively, based on the measurement result, the control circuit 100 controls the stage driving unit 50 to move the XYZ stage 30 so that the focal position of the electron beam B becomes the drawing position. In this example, the control may be performed by either one of the electron beam control and the XYZ stage 30 control, or by using both.

(測定装置)
次に、測定装置80について、図7〜図9を参照しつつ説明する。測定装置80は、より詳細には、図7に示すように、第1のレーザー測長器82、第1の受光部84、第2のレーザー測長器86、第2の受光部88などを有する。
(measuring device)
Next, the measuring apparatus 80 will be described with reference to FIGS. More specifically, the measuring device 80 includes a first laser length measuring device 82, a first light receiving portion 84, a second laser length measuring device 86, a second light receiving portion 88 and the like as shown in FIG. Have.

第1のレーザー測長器82により電子ビームと交差する方向から基材2に対して第1の光ビームS1を照射し、基材2を透過する第1の光ビームS1の受光によって、第1の光強度分布が検出される。   The first laser beam length measuring device 82 irradiates the base material 2 with the first light beam S1 from the direction intersecting the electron beam, and receives the first light beam S1 transmitted through the base material 2 to receive the first light beam S1. Is detected.

この際に、図7に示すように、第1の光ビームS1は、基材2の底部2cにて反射されるため、第1の強度分布に基づき、基材2の平坦部2b上の(高さ)位置が測定算出されることになる。しかし、この場合には、基材2の曲面部2a上の(高さ)位置を測定することができない。   At this time, as shown in FIG. 7, the first light beam S1 is reflected by the bottom 2c of the base material 2, and therefore, on the flat portion 2b of the base material 2 based on the first intensity distribution ( The (height) position is measured and calculated. However, in this case, the (height) position on the curved surface portion 2a of the substrate 2 cannot be measured.

そこで、本例においては、さらに第2のレーザー測長器86を設けている。すなわち、第2のレーザー測長器86によって、第1の光ビームS1と異なる電子ビームとほぼ直交する方向から基材2に対して第2の光ビームS2を照射し、基材2を透過する第2の光ビームS2が第2の受光部88に含まれるピンホール89を介して受光されることによって、第2の光強度分布が検出される。   Therefore, in this example, a second laser length measuring device 86 is further provided. That is, the second laser beam length measuring device 86 irradiates the base material 2 with the second light beam S2 from a direction substantially orthogonal to the electron beam different from the first light beam S1, and transmits the base material 2. The second light intensity distribution is detected by receiving the second light beam S <b> 2 through the pinhole 89 included in the second light receiving unit 88.

この場合、図8(A)〜(C)に示すように、第2の光ビームS2が曲面部2a上を透過することとなるので、前記第2の光強度分布に基づき、基材2の平坦部2bより突出する曲面部2a上の(高さ)位置を測定算出することができる。   In this case, as shown in FIGS. 8A to 8C, the second light beam S2 is transmitted through the curved surface portion 2a, and therefore, based on the second light intensity distribution, The (height) position on the curved surface portion 2a protruding from the flat portion 2b can be measured and calculated.

具体的には、第2の光ビームS2がXY基準座標系における曲面部2a上のある位置(x、y)の特定の高さを透過すると、この位置(x、y)において、図8(A)〜(C)に示すように、第2の光ビームS2が曲面部2aの曲面にて当たることにより散乱光SS1、SS2が生じ、この散乱光分の光強度が弱まることとなる。このようにして、図8に示すように、第2の受光部88にて検出された第2の光強度分布に基づき、位置が測定算出される。   Specifically, when the second light beam S2 passes through a specific height at a certain position (x, y) on the curved surface portion 2a in the XY reference coordinate system, at this position (x, y), FIG. As shown in A) to (C), when the second light beam S2 hits the curved surface of the curved surface portion 2a, scattered light SS1 and SS2 are generated, and the light intensity of the scattered light is weakened. In this way, as shown in FIG. 8, the position is measured and calculated based on the second light intensity distribution detected by the second light receiving unit 88.

この算出の際には、図9に示すように、第2の受光部88の信号出力Opは、図10に示す特性図のような、基材の高さとの相関関係を有するので、制御回路100のメモリ160などにこの特性、すなわち相関関係を示した相関テーブルを予め格納しておくことにより、第2の受光部88での信号出力Opに基づき、基材の高さ位置を算出することができる。そして、この基材の高さ位置を、例えば描画位置として、前記電子ビームの焦点位置の調整が行われ描画が行われることとなる。   In this calculation, as shown in FIG. 9, the signal output Op of the second light receiving unit 88 has a correlation with the height of the base material as shown in the characteristic diagram of FIG. By storing a correlation table indicating the characteristics, that is, the correlation in the memory 160 of 100 in advance, the height position of the base material is calculated based on the signal output Op in the second light receiving unit 88. Can do. Then, using the height position of the base material as a drawing position, for example, the focus position of the electron beam is adjusted and drawing is performed.

(描画位置算出の原理の概要)
次に、電子ビーム描画装置1における、描画を行う場合の原理の概要について、説明する。
(Outline of drawing position calculation principle)
Next, an outline of the principle in the case of performing drawing in the electron beam drawing apparatus 1 will be described.

先ず、基材2は、例えば、樹脂等による光学素子例えば対物レンズの成形用金型を形成するための母型の素材であり、断面略平板状の平坦部2bと、この平坦部2bより突出形成された曲面をなす曲面部2aと、を含んで構成されている。この曲面部2aの曲面は、球面に限らず、非球面などの他のあらゆる高さ方向に変化を有する自由曲面であってよい。   First, the base material 2 is a base material for forming a molding die for an optical element such as a resin, for example, an objective lens, and has a flat portion 2b having a substantially flat cross section and a protrusion from the flat portion 2b. And a curved surface portion 2a forming a curved surface. The curved surface of the curved surface portion 2a is not limited to a spherical surface, and may be a free curved surface having a change in any other height direction such as an aspherical surface.

このような基材2において、予め基材2をXYZステージ30上に載置する前に、基材2上の複数例えば3個の基準点P00、P01、P02を決定してこの位置を測定しておく(第1の測定)。これによって、例えば、基準点P00とP01によりX軸、基準点P00とP02によりY軸が定義され、3次元座標系における第1の基準座標系が算出される。ここで、第1の基準座標系における高さ位置をHo(x、y)(第1の高さ位置)とする。これによって、基材2の厚み分布(基材の3次元形状を示す座標データ)の算出を行うことができる。   In such a base material 2, before placing the base material 2 on the XYZ stage 30, a plurality of, for example, three reference points P00, P01, P02 on the base material 2 are determined and their positions are measured. (First measurement). Thereby, for example, the X axis is defined by the reference points P00 and P01, the Y axis is defined by the reference points P00 and P02, and the first reference coordinate system in the three-dimensional coordinate system is calculated. Here, the height position in the first reference coordinate system is assumed to be Ho (x, y) (first height position). Thereby, the thickness distribution of the base material 2 (coordinate data indicating the three-dimensional shape of the base material) can be calculated.

一方、基材2をXYZステージ30上に載置した後も、同様の処理を行う。すなわち、図11(A)に示すように、基材2上の複数例えば3個の基準点P10、P11、P12を決定してこの位置を測定しておく(第2の測定)。これによって、例えば、基準点P10とP11によりX軸、基準点P10とP12によりY軸が定義され、3次元座標系における第2の基準座標系が算出される。   On the other hand, similar processing is performed after the substrate 2 is placed on the XYZ stage 30. That is, as shown in FIG. 11A, a plurality of, for example, three reference points P10, P11, P12 on the substrate 2 are determined and their positions are measured (second measurement). Thereby, for example, the X axis is defined by the reference points P10 and P11, the Y axis is defined by the reference points P10 and P12, and the second reference coordinate system in the three-dimensional coordinate system is calculated.

さらに、これらの基準点P00、P01、P02、P10、P11、P12により第1の基準座標系を第2の基準座標系に変換するための座標変換行列などを算出して、この座標変換行列を利用して、第2の基準座標系における前記Ho(x、y)に対応する高さ位置Hp(x、y)(第2の高さ位置)を算出して、この位置を最適フォーカス位置、すなわち描画位置として電子ビームの焦点位置が合わされるべき位置とすることとなる。これにより、上述の基材2の厚み分布の補正を行うことができる。なお、上述の第2の測定は、電子ビーム描画装置1の第1の測定手段である測定装置80を用いて測定することができる。   Further, a coordinate conversion matrix for converting the first reference coordinate system to the second reference coordinate system is calculated by using these reference points P00, P01, P02, P10, P11, and P12. The height position Hp (x, y) (second height position) corresponding to the Ho (x, y) in the second reference coordinate system is calculated, and this position is determined as the optimum focus position, In other words, the focus position of the electron beam is set as the drawing position. Thereby, correction of the thickness distribution of the above-mentioned base material 2 can be performed. Note that the second measurement described above can be performed using the measurement device 80 which is the first measurement means of the electron beam drawing apparatus 1.

そして、第1の測定は、予め別の場所において他の測定装置を用いて測定しおく必要がある。このような、基材2をXYZステージ30上に載置する前に予め基準点を測定するための測定装置としては、上述の測定装置80と全く同様の構成の測定装置(第2の測定手段)を採用することができる。   The first measurement needs to be measured in advance at another location using another measurement device. As such a measuring apparatus for measuring the reference point in advance before placing the substrate 2 on the XYZ stage 30, a measuring apparatus (second measuring means) having the same configuration as the measuring apparatus 80 described above is used. ) Can be adopted.

この場合、測定装置からの測定結果は、例えば図6に示す測定情報入力部158にて入力されたり、制御回路100と接続される不図示のネットワークを介してデータ転送されて、メモリ160などに格納されることとなる。もちろん、この測定装置が不要となる場合も考えられる。   In this case, the measurement result from the measurement device is input by, for example, the measurement information input unit 158 shown in FIG. 6 or transferred via a network (not shown) connected to the control circuit 100 to the memory 160 or the like. Will be stored. Of course, there may be a case where this measuring apparatus is unnecessary.

上記のようにして、描画位置が算出されて、電子ビームの焦点位置が制御されて描画が行われることとなる。   As described above, the drawing position is calculated, and the focal position of the electron beam is controlled to perform drawing.

具体的には、図11(C)に示すように、電子ビームの焦点深度FZ(ビームウエストBW)の焦点位置を、3次元基準座標系における単位空間の1フィールド(m=1)内の描画位置に調整制御する(この制御は、上述したように、電子レンズ16による電流値の調整もしくはXYZステージ30の駆動制御のいずれか一方又は双方によって行われる)。なお、電子ビームは図12に示されるように深い焦点深度を有しており、電子レンズ16により絞り込まれた電子ビームは、ほぼ一定の太さのビームウエストBWを形成する。ここで焦点深度FZとは、この太さが一定のビームウエストの電子ビーム進行方向における長さをいう。なお前述の焦点位置はこのビームウエストの電子ビーム進行方向における中央位置を指している。また、電子ビームBの場合、図12に示すように、電子レンズ16の幅D、電子レンズ16よりビームウエスト(ビーム径の最も細い所)BWまでの深さfとすると、D/fは、0.01程度であり、例えば50nm程度の解像度を有し、焦点深度は例えば数十μ程度ある。   Specifically, as shown in FIG. 11C, the focal position of the electron beam focal depth FZ (beam waist BW) is drawn in one field (m = 1) of the unit space in the three-dimensional reference coordinate system. The position is adjusted and controlled (this control is performed by either or both of the adjustment of the current value by the electron lens 16 and the drive control of the XYZ stage 30 as described above). The electron beam has a deep focal depth as shown in FIG. 12, and the electron beam narrowed down by the electron lens 16 forms a beam waist BW having a substantially constant thickness. Here, the focal depth FZ refers to the length of the beam waist having a constant thickness in the electron beam traveling direction. Note that the above-mentioned focal position indicates the center position of the beam waist in the electron beam traveling direction. In the case of the electron beam B, as shown in FIG. 12, when the width D of the electron lens 16 and the depth f from the electron lens 16 to the beam waist (the narrowest part of the beam diameter) BW, D / f is The resolution is about 0.01, for example, has a resolution of about 50 nm, and the depth of focus is about several tens of μ, for example.

そして、図11(C)に示すように、例えば1フィールド内をY方向にシフトしつつ順次X方向に走査することにより、1フィールド内の描画が行われることとなる。さらに、1フィールド内において、描画されていない領域があれば、当該領域についても、上述の焦点位置の制御を行いつつZ方向に移動し、同様の走査による描画処理を行うこととなる。   Then, as shown in FIG. 11C, for example, drawing in one field is performed by sequentially scanning in the X direction while shifting in one field in the Y direction. Further, if there is an undrawn area in one field, the area is also moved in the Z direction while controlling the above-described focal position, and the drawing process by the same scanning is performed.

次に、1フィールド内の描画が行われた後、他のフィールド、例えばm=2のフィールド、m=3のフィールドにおいても、上述同様に、測定や描画位置の算出を行いつつ描画処理がリアルタイムで行われることとなる。このようにして、描画されるべき描画領域について全ての描画が終了すると、基材2の表面における描画処理が終了することとなる。   Next, after drawing in one field, drawing processing is performed in real time while measuring and calculating the drawing position in other fields, for example, the field of m = 2 and the field of m = 3, as described above. Will be done. In this way, when all the drawing is finished for the drawing area to be drawn, the drawing process on the surface of the substrate 2 is finished.

さらに、上述のような各種演算処理、測定処理、制御処理などの処理を行う処理プログラムは、プログラムメモリ162に予め制御プログラムとして格納されることとなる。   Furthermore, a processing program for performing various arithmetic processes, measurement processes, control processes, and the like as described above is stored in the program memory 162 in advance as a control program.

(ドーズ分布)
図13は、上記電子ビーム描画装置の制御系の機能ブロック図である。同図に示すように、電子ビーム描画装置1のメモリ160には、形状記憶テーブル161を有し、この形状記憶テーブル161には、例えば基材2の曲面部2aに回折格子を傾けて各ピッチ毎に形成する際の走査位置に対するドーズ量分布を予め定義したドーズ分布の特性などに関するドーズ分布情報161a、各ピッチ毎に表面反射防止用の凹凸を形成する際に、当該凹凸部分のドーズ量に関するドーズ分布情報161b、ドーズ分布を補正演算したドーズ分布補正演算情報161c、その他の情報161dなどが格納されている。なお、ドーズ分布補正演算情報161cとは、ドーズ量などを算出するためのもととなるテーブルないしは演算情報である。
(Dose distribution)
FIG. 13 is a functional block diagram of a control system of the electron beam drawing apparatus. As shown in the figure, the memory 160 of the electron beam drawing apparatus 1 has a shape storage table 161. In this shape storage table 161, for example, each pitch is formed by tilting the diffraction grating on the curved surface portion 2a of the substrate 2. The dose distribution information 161a relating to the dose distribution characteristics that predefine the dose distribution with respect to the scanning position when forming each time, and the dose amount of the uneven portion when forming the surface reflection preventing unevenness for each pitch The dose distribution information 161b, the dose distribution correction calculation information 161c obtained by correcting the dose distribution, and other information 161d are stored. The dose distribution correction calculation information 161c is a table or calculation information that is a basis for calculating a dose amount and the like.

また、プログラムメモリ162には、これらの処理を行う処理プログラム163a、前記ドーズ分布情報161a、161bやドーズ分布補正演算情報161cなどの情報をもとに、曲面部2a上の所定の傾斜角度におけるドーズ分布特性など演算により算出するためのドーズ分布演算プログラム163b、その他の処理プログラム163cなどを有している。   The program memory 162 stores a dose at a predetermined inclination angle on the curved surface portion 2a based on information such as the processing program 163a for performing these processes, the dose distribution information 161a, 161b, and the dose distribution correction calculation information 161c. A dose distribution calculation program 163b and other processing programs 163c for calculating distribution characteristics and the like are included.

このような構成を有する制御系において、ドーズ分布情報は予めメモリ160の形状記憶テーブル161などに格納され、処理プログラム163aに基づいて、描画時に当該ドーズ分布情報を抽出し、そのドーズ分布情報によって種々の描画が行われることとなる。   In the control system having such a configuration, the dose distribution information is stored in advance in the shape storage table 161 of the memory 160, and the dose distribution information is extracted at the time of drawing based on the processing program 163a. Will be drawn.

あるいは、制御部170は、処理プログラム163aにより所定の描画アルゴリズムを実行しつつ、ドーズ量を算出するルーチンに至ると、ドーズ分布演算プログラム163bを実行し、傾斜角度に応じたドーズ分布を算出するためのある程度の基本的情報、すなわち、ドーズ分布情報161a、161b、ドーズ分布補正演算情報161cなど格納したテーブルを参照しつつ、対応するドーズ分布特性情報を算出したのち、この算出したドーズ分布特性情報を前記メモリ160の所定の一時記憶領域に格納し、そのドーズ分布特性情報を参照しつつドーズ量を算出して描画を行うといった手法であってもよい。   Alternatively, when the control unit 170 reaches a routine for calculating a dose amount while executing a predetermined drawing algorithm by the processing program 163a, the control unit 170 executes the dose distribution calculation program 163b to calculate a dose distribution according to the inclination angle. After calculating the corresponding dose distribution characteristic information while referring to the stored tables such as the dose distribution information 161a, 161b, the dose distribution correction calculation information 161c, etc., the calculated dose distribution characteristic information A method may be used in which the image is stored in a predetermined temporary storage area of the memory 160 and the drawing is performed by calculating the dose amount while referring to the dose distribution characteristic information.

(制御系の具体的構成)
次に、前記円描画を正多角形で近似して直線的に走査する場合の各種処理を行なうための制御系の具体的構成について、図14を参照しつつ説明する。図14には、図6の電子ビーム描画装置の制御系の詳細な構成が開示されている。
(Specific configuration of control system)
Next, a specific configuration of a control system for performing various processes when the circle drawing is approximated by a regular polygon and linearly scanned will be described with reference to FIG. FIG. 14 discloses a detailed configuration of the control system of the electron beam drawing apparatus of FIG.

電子ビーム描画装置の制御系300は、図14に示すように、例えば円描画時に正多角形(不定多角形を含む)に近似するのに必要な(円の半径に応じた)種々のデータ(例えば、ある一つの半径kmmの円について、その多角形による分割数n、各辺の位置各点位置の座標情報並びにクロック数の倍数値、さらにはZ方向の位置などの各円に応じた情報等)、さらには円描画に限らず種々の曲線を描画する際に直線近似するのに必要な種々のデータ、各種描画パターン(矩形、三角形、多角形、縦線、横線、斜線、円板、円周、三角周、円弧、扇形、楕円等)に関するデータを記憶する描画パターン記憶手段である描画パターンデータメモリ301と、を含んで構成される。   As shown in FIG. 14, the control system 300 of the electron beam drawing apparatus performs various data (according to the radius of the circle) necessary to approximate a regular polygon (including an indefinite polygon) at the time of drawing a circle, for example. For example, for a circle with a radius of kmm, information corresponding to each circle, such as the number of divisions n by the polygon, the coordinate information of the position of each side, the multiple of the number of clocks, and the position in the Z direction Etc., and not only circle drawing but also various data necessary for linear approximation when drawing various curves, various drawing patterns (rectangle, triangle, polygon, vertical line, horizontal line, diagonal line, disk, A drawing pattern data memory 301 which is a drawing pattern storage means for storing data relating to a circle, a triangle, a circular arc, a sector, an ellipse, and the like.

また、制御系300は、前記描画パターンデータメモリ301の描画パターンデータに基づいて、描画条件の演算を行う描画条件演算手段310と、前記描画条件演算手段310から(2n+1)ライン((n=0、1、2・・)である場合は(2n+1)であるが、(n=1、2、・・)である場合は(2n−1)としてもよい)乃ち奇数ラインの描画条件を演算する(2n+1)ライン描画条件演算手段311と、(2n+1)ライン描画条件演算手段311に基づいて1ラインの時定数を設定する時定数設定回路312と、(2n+1)ライン描画条件演算手段311に基づいて1ラインの始点並びに終点の電圧を設定する始点/終点電圧設定回路313と、(2n+1)ライン描画条件演算手段311に基づいてカウンタ数を設定するカウンタ数設定回路314と、(2n+1)ライン描画条件演算手段311に基づいてイネーブル信号を生成するイネーブル信号生成回路315と、奇数ラインの偏向信号を出力するための偏向信号出力回路320と、を含んで構成されている。   Further, the control system 300 includes a drawing condition calculation unit 310 that calculates a drawing condition based on the drawing pattern data in the drawing pattern data memory 301, and a (2n + 1) line ((n = 0) from the drawing condition calculation unit 310. , 1, 2,..., (2n + 1), but if (n = 1, 2,...), It may be (2n-1). (2n + 1) line drawing condition calculation means 311; (2n + 1) time constant setting circuit 312 for setting a time constant for one line based on line drawing condition calculation means 311; and (2n + 1) line drawing condition calculation means 311 based on The number of counters is set based on the start / end point voltage setting circuit 313 for setting the start and end voltages of one line and the (2n + 1) line drawing condition calculation means 311. A counter number setting circuit 314; an enable signal generation circuit 315 that generates an enable signal based on the (2n + 1) line drawing condition calculation means 311; and a deflection signal output circuit 320 for outputting a deflection signal for odd lines. It consists of

さらに、制御系300は、前記描画条件演算手段310から(2n)ライン乃ち偶数ラインの描画条件を演算する(2n)ライン描画条件演算手段331と、(2n)ライン描画条件演算手段331に基づいて1ラインの時定数を設定する時定数設定回路332と、(2n)ライン描画条件演算手段331に基づいて1ラインの始点並びに終点の電圧を設定する始点/終点電圧設定回路333と、(2n)ライン描画条件演算手段331に基づいてカウンタ数を設定するカウンタ数設定回路334と、(2n)ライン描画条件演算手段331に基づいてイネーブル信号を生成するイネーブル信号生成回路335と、偶数ラインの偏向信号を出力するための偏向信号出力回路340と、描画条件演算手段310に基づいて、次の等高線に移動するときなどにブランキングを行うブランキングアンプ350と、描画条件演算手段310での描画条件と、奇数ラインの偏向信号出力回路320並びに偶数ラインの偏向信号出力回路340からの情報とに基づいて、奇数ラインの処理と偶数ラインの処理とを切り換える切換回路360と、を含んで構成されている。   Further, the control system 300 is based on the (2n) line drawing condition calculation means 331 and (2n) line drawing condition calculation means 331 for calculating the drawing conditions of (2n) lines and even lines from the drawing condition calculation means 310. A time constant setting circuit 332 for setting a time constant for one line, (2n) a start / end point voltage setting circuit 333 for setting the start and end voltages of one line based on the line drawing condition calculation means 331, and (2n) Counter number setting circuit 334 for setting the counter number based on line drawing condition calculation means 331, (2n) enable signal generation circuit 335 for generating an enable signal based on line drawing condition calculation means 331, and even line deflection signal Based on the deflection signal output circuit 340 for outputting the image and the drawing condition calculation means 310, and moves to the next contour line. Based on the blanking amplifier 350 that performs blanking at times, the drawing conditions in the drawing condition calculation unit 310, and the information from the deflection signal output circuit 320 of the odd lines and the deflection signal output circuit 340 of the even lines. And a switching circuit 360 for switching between line processing and even line processing.

奇数ラインの偏向信号出力回路320は、走査クロックCL1と、カウンタ数設定回路314からの奇数ラインカウント信号CL6と、イネーブル信号発生回路315のイネーブル信号とに基づいてカウント処理を行う計数手段であるカウンタ回路321と、カウンタ回路321からのカウントタイミングと、始点/終点電圧設定回路313での奇数ライン描画条件信号CL3とに基づいて、DA変換を行うDA変換回路322と、このDA変換回路322にて変換されたアナログ信号を平滑化する処理(偏向信号の高周波成分を除去する等の処理)を行う平滑化回路323と、を含んで構成される。   The odd line deflection signal output circuit 320 is a counter that is a counting unit that performs counting processing based on the scanning clock CL1, the odd line count signal CL6 from the counter number setting circuit 314, and the enable signal of the enable signal generation circuit 315. Based on the count timing from the circuit 321, the counter circuit 321, and the odd line drawing condition signal CL 3 in the start / end voltage setting circuit 313, the DA conversion circuit 322 that performs DA conversion, and the DA conversion circuit 322 And a smoothing circuit 323 that performs a process of smoothing the converted analog signal (a process such as removing a high-frequency component of the deflection signal).

偶数ラインの偏向信号出力回路340は、走査クロックCL1と、カウンタ数設定回路334からの偶数ラインカウント信号CL7と、イネーブル信号発生回路335のイネーブル信号とに基づいてカウント処理を行う計数手段であるカウンタ回路341と、カウンタ回路341からのカウントタイミングと、始点/終点電圧設定回路333での偶数ライン描画条件信号CL5とに基づいて、DA変換を行うDA変換回路342と、このDA変換回路342にて変換されたアナログ信号を平滑化する処理を行う平滑化回路343と、を含んで構成される。   The even line deflection signal output circuit 340 is a counter that is a counting means that performs a counting process based on the scanning clock CL1, the even line count signal CL7 from the counter number setting circuit 334, and the enable signal of the enable signal generation circuit 335. A DA conversion circuit 342 that performs DA conversion based on the circuit 341, the count timing from the counter circuit 341, and the even line drawing condition signal CL5 in the start / end voltage setting circuit 333, and the DA conversion circuit 342 And a smoothing circuit 343 that performs a process of smoothing the converted analog signal.

なお、これらの制御系300を構成する各部は、いずれも図6に示すCPU等の制御部170(制御手段)にて制御可能な構成としている。また、これら制御系300は、X偏向用の制御系とY偏向用の制御系を各々形成する構成としてもよい。   It should be noted that each part constituting these control systems 300 can be controlled by a control part 170 (control means) such as a CPU shown in FIG. The control system 300 may be configured to form an X deflection control system and a Y deflection control system, respectively.

また、描画パターンデータメモリ301と描画条件演算手段310などを含む制御系300で、「演算手段」を構成できる。この「演算手段」は、走査される走査ライン上に、DA変換器の最小時間分解能の整数倍の時間に対応する距離に相当する少なくとも2点の各位置を演算する機能を有する。この場合、制御部170の「制御手段」は、前記演算手段にて演算された各位置間を前記電子ビームによりほぼ直線的に走査するように制御することとなる。また、同様にして、他の態様の「演算手段」では、略円状に走査される走査ライン上に、DA変換器の最小時間分解能の整数倍の時間に対応する距離を一辺とする多角形の各頂点位置を算出する機能を有する。また、制御手段は、演算手段にて演算された各位置間を前記電子ビームによりほぼ直線的に走査するのは同様である。   Further, the “calculation unit” can be configured by the control system 300 including the drawing pattern data memory 301 and the drawing condition calculation unit 310. This "calculation means" has a function of calculating at least two positions corresponding to a distance corresponding to a time that is an integral multiple of the minimum time resolution of the DA converter on the scanned scanning line. In this case, the “control unit” of the control unit 170 performs control so that each position calculated by the calculation unit is scanned almost linearly by the electron beam. Similarly, in the “arithmetic unit” of another aspect, a polygon having a side corresponding to a time corresponding to an integral multiple of the minimum time resolution of the DA converter on a scanning line scanned in a substantially circular shape. Has a function of calculating each vertex position. Similarly, the control means scans between the positions calculated by the calculation means almost linearly by the electron beam.

次に、本発明によるシリコン基板加工方法におけるドライエッチングについて実施例により更に具体的に説明する。   Next, dry etching in the silicon substrate processing method according to the present invention will be described more specifically with reference to examples.

各実施例1〜3におけるエッチング装置名およびエッチングプロセス条件は次のとおりであった。   The names of etching apparatuses and etching process conditions in Examples 1 to 3 were as follows.

実施例1:
装置:株式会社アルバック
型式・装置名:CE300I ICPエッチング装置
プロセスガス:SF×5sccm、O×5sccm、HBr×5sccm
ガス圧:0.6Pa
高周波アンテナ出力:110W
バイアス出力:6W
Example 1:
Equipment: ULVAC, Inc. Model name: CE300I ICP etching equipment Process gas: SF 6 × 5 sccm, O 2 × 5 sccm, HBr × 5 sccm
Gas pressure: 0.6Pa
High frequency antenna output: 110W
Bias output: 6W

実施例2:
装置:Surface Technology Systems, Inc.
装置名:STS Multiplex ICPエッチング装置
型式 :STS MULTIPLEX-ICP
(1)ポリマー形成条件
プロセスガス:C×80sccm
ガス圧:1.33Pa
高周波アンテナ出力:400W
(2)エッチング条件
プロセスガス:SF×5sccm、O×5sccm
ガス圧:0.6Pa
高周波アンテナ出力:150W
バイアス出力:10W
Example 2:
Equipment: Surface Technology Systems, Inc.
Equipment name: STS Multiplex ICP etching equipment Model: STS MULTIPLEX-ICP
(1) Polymer formation conditions Process gas: C 4 F 8 × 80 sccm
Gas pressure: 1.33Pa
High frequency antenna output: 400W
(2) Etching conditions Process gas: SF 6 × 5 sccm, O 2 × 5 sccm
Gas pressure: 0.6Pa
High frequency antenna output: 150W
Bias output: 10W

実施例3:
装置:株式会社アルバック
型式・装置名:CE300I ICPエッチング装置
(1)ポリマー形成条件
プロセスガス:C×30sccm
ガス圧:1.33Pa
高周波アンテナ出力:300W
(2)エッチング条件
プロセスガス:SF×5sccm、O×5sccm
ガス圧:0.6Pa
高周波アンテナ出力:110W
バイアス出力:6W
Example 3:
Equipment: ULVAC, Inc. Model name: CE300I ICP etching equipment (1) Polymer formation conditions Process gas: C 4 F 8 × 30 sccm
Gas pressure: 1.33Pa
High frequency antenna output: 300W
(2) Etching conditions Process gas: SF 6 × 5 sccm, O 2 × 5 sccm
Gas pressure: 0.6Pa
High frequency antenna output: 110W
Bias output: 6W

実施例1でシリコン基板に複数形成したエシュロン形状の走査型電子顕微鏡写真を図15(a)、(b)に示す。シリコン基板上に複数のエシュロン構造を精度よく形成できた。   FIGS. 15 (a) and 15 (b) show scanning electron micrographs of the echelon shape formed on the silicon substrate in Example 1 in plural. A plurality of echelon structures could be accurately formed on a silicon substrate.

以上のように本発明を実施するための最良の形態について説明したが、本発明はこれらに限定されるものではなく、本発明の技術的思想の範囲内で各種の変形が可能である。例えば、本発明によるシリコン基板加工方法は、本実施の形態のようなエシュロン構造を形成するだけではなく、ブレーズ回折構造等の他の微細構造の形成に適用できることは勿論である。   As described above, the best mode for carrying out the present invention has been described. However, the present invention is not limited to these, and various modifications are possible within the scope of the technical idea of the present invention. For example, the silicon substrate processing method according to the present invention can be applied not only to the formation of the echelon structure as in the present embodiment, but also to the formation of other fine structures such as a blazed diffraction structure.

また、シリコン基板加工方法におけるドライエッチングの終点をレジストマスクの完全な消失を基準にして判断したが、本発明はこれに限定されずに、レジストマスクの消失の程度に基づいて判断でき、例えば、部分的なレジストマスクの消失を基準にしてもよい。   Further, although the end point of dry etching in the silicon substrate processing method was determined based on the complete disappearance of the resist mask, the present invention is not limited to this, and can be determined based on the degree of disappearance of the resist mask, for example, It may be based on the disappearance of a partial resist mask.

本実施の形態によるシリコン基板加工方法を説明するためのフローチャートである。It is a flowchart for demonstrating the silicon substrate processing method by this Embodiment. 図1のシリコン基板加工方法によりシリコン基板に形成されるエシュロン回折構造の一部を示す断面図である。It is sectional drawing which shows a part of echelon diffraction structure formed in a silicon substrate by the silicon substrate processing method of FIG. 図1のシリコン基板加工方法のドライエッチングを行うICP(誘導結合プラズマ)装置を概略的に示す図である。It is a figure which shows schematically the ICP (inductively coupled plasma) apparatus which performs the dry etching of the silicon substrate processing method of FIG. 図1のシリコン基板加工方法により、シリコン基板上に形成したレジストからシリコン基板にエシュロン回折構造を形成する工程(a)、(b)、(c)を模式的に示す側面図である。FIG. 3 is a side view schematically showing steps (a), (b), and (c) of forming an echelon diffraction structure on a silicon substrate from a resist formed on the silicon substrate by the silicon substrate processing method of FIG. 1. 図3のICP装置におけるバイアス電力と選択比の関係の一例を示すグラフである。4 is a graph showing an example of the relationship between bias power and selection ratio in the ICP device of FIG. 3. 図1のシリコン基板加工法における電子ビーム描画方法を実行可能な電子ビーム描画装置の全体の概略構成を示す説明図である。It is explanatory drawing which shows the schematic structure of the whole electron beam drawing apparatus which can perform the electron beam drawing method in the silicon substrate processing method of FIG. 図6の測定装置の原理を説明するための説明図である。It is explanatory drawing for demonstrating the principle of the measuring apparatus of FIG. 図8図(A)〜(C)は、図7の測定装置で基材の面高さを測定する手法を説明するための説明図である。8A to 8C are explanatory views for explaining a method of measuring the surface height of the base material with the measuring apparatus of FIG. 図7の測定装置の投光と受光との関係を示す説明図である。It is explanatory drawing which shows the relationship between the light projection and light reception of the measuring apparatus of FIG. 図7において信号出力と基材の高さとの関係を示す特性図である。FIG. 8 is a characteristic diagram showing the relationship between the signal output and the height of the substrate in FIG. 図11図(A)(B)は、図6の電子ビーム描画装置にて描画される基材を示す説明図であり、同図(C)は、描画原理を説明するための説明図である。FIGS. 11A and 11B are explanatory views showing a base material drawn by the electron beam drawing apparatus of FIG. 6, and FIG. 11C is an explanatory view for explaining the drawing principle. . 図6の電子ビーム描画装置におけるビームウエストを説明するための説明図である。It is explanatory drawing for demonstrating the beam waist in the electron beam drawing apparatus of FIG. 図6の電子ビーム描画装置において、所定のドーズ分布にて描画を行うための制御系の詳細を示す機能ブロック図である。FIG. 7 is a functional block diagram showing details of a control system for performing drawing with a predetermined dose distribution in the electron beam drawing apparatus of FIG. 6. 図6の電子ビーム描画装置のさらに詳細な制御系の構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of the further detailed control system of the electron beam drawing apparatus of FIG. 図15(a)、(b)は実施例1でシリコン基板に複数形成したエシュロン形状の走査型電子顕微鏡写真である。15A and 15B are scanning electron micrographs of the echelon shape formed in plural on the silicon substrate in Example 1. FIG.

符号の説明Explanation of symbols

1 電子ビーム描画装置
200 ICP(誘導結合プラズマ)装置
210 シリコン基板
210a 表面
211 真空プラズマチャンバ
212 プラズマ生成用高周波電源
212 高周波電源
213,214 高周波電極
215 基板ホルダ
216 バイアス高周波電源
220 シリコン基板
220 レジストパターン
221 エシュロン回折構造部

DESCRIPTION OF SYMBOLS 1 Electron beam drawing apparatus 200 ICP (inductively coupled plasma) apparatus 210 Silicon substrate 210a Surface 211 Vacuum plasma chamber 212 High frequency power supply 212 for plasma generation High frequency power supply 213, 214 High frequency electrode 215 Substrate holder 216 Bias high frequency power supply 220 Silicon substrate 220 Resist pattern 221 Echelon diffraction structure

Claims (15)

シリコン基板上にレジストを塗布する工程と、
前記レジストを三次元形状に形成する工程と、
前記レジストをマスクとしてドライエッチングにより前記シリコン基板を加工し前記シリコン基板の表面に三次元形状を形成する工程と、を含み、
前記ドライエッチングの終点を前記レジストマスクの消失の程度に基づいて決めることを特徴とするシリコン基板加工方法。
Applying a resist on a silicon substrate;
Forming the resist in a three-dimensional shape;
Processing the silicon substrate by dry etching using the resist as a mask to form a three-dimensional shape on the surface of the silicon substrate,
An end point of the dry etching is determined based on a degree of disappearance of the resist mask.
前記レジストの三次元形状の形成工程を電子ビーム描画・現像法によって行う請求項1に記載のシリコン基板加工方法。   The silicon substrate processing method according to claim 1, wherein the three-dimensional shape forming step of the resist is performed by an electron beam drawing / developing method. 前記ドライエッチングの終点を決める際に前記レジストマスクが全てなくなることを基準とする請求項1または2に記載のシリコン基板加工方法。   3. The method for processing a silicon substrate according to claim 1, wherein when the end point of the dry etching is determined, the resist mask is completely removed. 前記ドライエッチングにおいてF系ガスまたはF系ガスと酸素の混合ガスを用い、
前記レジストマスクがなくなってから前記ドライエッチングを更に行うことで前記シリコン基板の表面をフッ素化する請求項3に記載のシリコン基板加工方法。
In the dry etching, F-based gas or a mixed gas of F-based gas and oxygen is used,
The silicon substrate processing method according to claim 3, wherein the surface of the silicon substrate is fluorinated by further performing the dry etching after the resist mask disappears.
異方性ドライエッチングにより前記ドライエッチングを行い、前記シリコン基板に形成される三次元形状のパターン高さの微調整は前記レジストマスクと前記シリコン基板との選択比を制御することで行われる請求項1乃至4のいずれか1項に記載のシリコン基板加工方法。   The dry etching is performed by anisotropic dry etching, and the fine adjustment of the pattern height of the three-dimensional shape formed on the silicon substrate is performed by controlling the selection ratio between the resist mask and the silicon substrate. 5. The silicon substrate processing method according to any one of 1 to 4. 前記ドライエッチングをプラズマエッチングで行う際のプラズマ中の電子温度は6〜15eVの範囲内であり、プラズマ密度は10〜1011cm−3の範囲内であり、ガス封入圧力は1Pa未満である請求項1乃至5のいずれか1項に記載のシリコン基板加工方法。 The electron temperature in the plasma when the dry etching is performed by plasma etching is in the range of 6 to 15 eV, the plasma density is in the range of 10 8 to 10 11 cm −3 , and the gas filling pressure is less than 1 Pa. The silicon substrate processing method according to claim 1. 前記ドライエッチングは誘導結合プラズマ(ICP)を用い、前記選択比の最終的な微調整は、前記シリコン基板に印加する高周波電圧またはバイアス電圧のみを調整することで行う請求項5に記載のシリコン基板加工方法。   The silicon substrate according to claim 5, wherein the dry etching uses inductively coupled plasma (ICP), and final fine adjustment of the selection ratio is performed by adjusting only a high-frequency voltage or a bias voltage applied to the silicon substrate. Processing method. 前記シリコン基板に形成される三次元形状の側壁保護のために前記ドライエッチングのときHBrとOを添加する請求項4乃至7のいずれか1項に記載のシリコン基板加工方法。 8. The silicon substrate processing method according to claim 4, wherein HBr and O 2 are added during the dry etching in order to protect a three-dimensional side wall formed on the silicon substrate. 側壁保護効果を有する成膜プロセスと前記ドライエッチングとを交互に行う請求項4乃至7のいずれか1項に記載のシリコン基板加工方法。   The silicon substrate processing method according to claim 4, wherein a film forming process having a sidewall protecting effect and the dry etching are alternately performed. 前記ドライエッチングで寸法及び特徴が異なる形状を同一のシリコン基板上に同時に加工する請求項4乃至9のいずれか1項に記載のシリコン基板加工方法。   The silicon substrate processing method according to any one of claims 4 to 9, wherein shapes having different dimensions and characteristics are simultaneously processed on the same silicon substrate by the dry etching. 請求項1乃至10のいずれか1項に記載のシリコン基板加工方法により加工されたシリコン基板から構成された光学素子用金型母型。   11. A mold die for an optical element comprising a silicon substrate processed by the silicon substrate processing method according to claim 1. 請求項1乃至10のいずれか1項に記載のシリコン基板加工方法により加工されたシリコン基板から構成された光学素子用金型。   The metal mold | die for optical elements comprised from the silicon substrate processed by the silicon substrate processing method of any one of Claims 1 thru | or 10. 請求項11に記載の光学素子用金型母型を用いて加工された光学素子用金型。   An optical element mold machined using the optical element mold matrix according to claim 11. 請求項12または13に記載の金型を用いて加工された光学素子。   The optical element processed using the metal mold | die of Claim 12 or 13. 請求項12または13に記載の金型を用いて加工された光通信波長帯域用エシェロン構造型の回折格子。

14. A diffraction grating of an echelon structure type for optical communication wavelength band processed using the mold according to claim 12 or 13.

JP2004180404A 2004-06-18 2004-06-18 Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating Pending JP2006000978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004180404A JP2006000978A (en) 2004-06-18 2004-06-18 Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180404A JP2006000978A (en) 2004-06-18 2004-06-18 Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating

Publications (2)

Publication Number Publication Date
JP2006000978A true JP2006000978A (en) 2006-01-05
JP2006000978A5 JP2006000978A5 (en) 2007-07-12

Family

ID=35769791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180404A Pending JP2006000978A (en) 2004-06-18 2004-06-18 Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating

Country Status (1)

Country Link
JP (1) JP2006000978A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010029976A (en) * 2008-07-29 2010-02-12 Dainippon Printing Co Ltd Micro structure formation process
JP2011029459A (en) * 2009-07-27 2011-02-10 Ulvac Japan Ltd Method of manufacturing device
JP2014135435A (en) * 2013-01-11 2014-07-24 Toshiba Corp Semiconductor device manufacturing method
JP2017052050A (en) * 2015-09-09 2017-03-16 大日本印刷株式会社 Convex structure, concave structure, and manufacturing method for convex structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62161532A (en) * 1986-01-13 1987-07-17 Omron Tateisi Electronics Co Manufacture of plastic lens and so on
JPH01180503A (en) * 1988-01-13 1989-07-18 Omron Tateisi Electron Co Manufacture of stamper for manufacturing optical element
JPH0843605A (en) * 1994-08-01 1996-02-16 Ricoh Opt Ind Co Ltd Optical device and its production
JPH09230121A (en) * 1996-02-27 1997-09-05 Olympus Optical Co Ltd Production of diffraction grating plate
JP2001284319A (en) * 2000-03-30 2001-10-12 Seiko Epson Corp Dry etching process and method of manufacturing semiconductor including the same
JP2001526462A (en) * 1997-12-05 2001-12-18 アプライド マテリアルズ インコーポレイテッド Novel etching method for forming high aspect ratio trenches in silicon
JP2002043296A (en) * 2000-07-28 2002-02-08 Matsushita Electric Ind Co Ltd Method and device for dry etching
JP2002367960A (en) * 2001-06-05 2002-12-20 Internatl Business Mach Corp <Ibm> Method of etching opening having high aspect ratio
JP2004107765A (en) * 2002-09-20 2004-04-08 Japan Science & Technology Corp Method for treating silicon surface and metal surface

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62161532A (en) * 1986-01-13 1987-07-17 Omron Tateisi Electronics Co Manufacture of plastic lens and so on
JPH01180503A (en) * 1988-01-13 1989-07-18 Omron Tateisi Electron Co Manufacture of stamper for manufacturing optical element
JPH0843605A (en) * 1994-08-01 1996-02-16 Ricoh Opt Ind Co Ltd Optical device and its production
JPH09230121A (en) * 1996-02-27 1997-09-05 Olympus Optical Co Ltd Production of diffraction grating plate
JP2001526462A (en) * 1997-12-05 2001-12-18 アプライド マテリアルズ インコーポレイテッド Novel etching method for forming high aspect ratio trenches in silicon
JP2001284319A (en) * 2000-03-30 2001-10-12 Seiko Epson Corp Dry etching process and method of manufacturing semiconductor including the same
JP2002043296A (en) * 2000-07-28 2002-02-08 Matsushita Electric Ind Co Ltd Method and device for dry etching
JP2002367960A (en) * 2001-06-05 2002-12-20 Internatl Business Mach Corp <Ibm> Method of etching opening having high aspect ratio
JP2004107765A (en) * 2002-09-20 2004-04-08 Japan Science & Technology Corp Method for treating silicon surface and metal surface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010029976A (en) * 2008-07-29 2010-02-12 Dainippon Printing Co Ltd Micro structure formation process
JP2011029459A (en) * 2009-07-27 2011-02-10 Ulvac Japan Ltd Method of manufacturing device
JP2014135435A (en) * 2013-01-11 2014-07-24 Toshiba Corp Semiconductor device manufacturing method
JP2017052050A (en) * 2015-09-09 2017-03-16 大日本印刷株式会社 Convex structure, concave structure, and manufacturing method for convex structure

Similar Documents

Publication Publication Date Title
JP4909913B2 (en) Imprint mask manufacturing method and semiconductor device manufacturing method
KR101495684B1 (en) Method for obtaining deflection form error of charged particle beam and method of charged particle beam writing
US6472673B1 (en) Lithographic method for producing an exposure pattern on a substrate
KR20140118857A (en) Charged particle beam writing device and method for acquiring dose modulation coefficient
JP5647220B2 (en) Manufacturing method and manufacturing apparatus of three-dimensional structure of micro and nano scale
JP2010040732A (en) Writing apparatus and writing method
JP2006000978A (en) Silicon substrate processing method, die for optical element, mother die of die for optical element, optical element, and diffraction grating
JP4189232B2 (en) Pattern forming method and drawing method
JP2008192675A (en) Pattern forming method and charged particle beam drawing apparatus
KR101828108B1 (en) Drawing method and drawing device
JP5437124B2 (en) Charged particle beam drawing method and charged particle beam drawing apparatus
US6352802B1 (en) Mask for electron beam exposure and method of manufacturing semiconductor device using the same
JP2011171510A (en) Charged particle beam drawing apparatus
KR20190044507A (en) Charged particle beam writing apparatus and charged particle beam writing method
JP2010258339A (en) Drift measuring method, method of charged particle beam drawing method, and charged particle beam drawing apparatus
JP2008311311A (en) Charged particle beam exposure method and charged particle beam exposure system
JP4380134B2 (en) Electron beam drawing method, optical element mold manufacturing method, optical element manufacturing method, and electron beam drawing apparatus
JP4250899B2 (en) Substrate drawing method
JP4281469B2 (en) Electron beam drawing method, method for producing mold for molding using the method, die produced, and optical element molded with the die
JP4431867B2 (en) Electron beam drawing method
US20220035243A1 (en) Original plate manufacturing method, drawing data creation method, and pattern defect repairing method
JP2003173954A (en) Electron beam lithography method, method for manufacturing substrate, substrate, mold for forming substrate, and electron beam lithography system
JP4296878B2 (en) Electron beam drawing method and electron beam drawing apparatus used therefor, method for producing mold for molding using the method, produced die, and optical element molded by the die
JP2005070601A (en) Electron beam drawing method, method for manufacturing die for optical element, method for manufacturing optical element, and electron beam drawing apparatus
JP4894864B2 (en) Electron beam drawing device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427