JP2005517242A - アドレス空間、バスシステム、メモリコントローラ及びデバイスシステム - Google Patents
アドレス空間、バスシステム、メモリコントローラ及びデバイスシステム Download PDFInfo
- Publication number
- JP2005517242A JP2005517242A JP2003566726A JP2003566726A JP2005517242A JP 2005517242 A JP2005517242 A JP 2005517242A JP 2003566726 A JP2003566726 A JP 2003566726A JP 2003566726 A JP2003566726 A JP 2003566726A JP 2005517242 A JP2005517242 A JP 2005517242A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- memory device
- data
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 6
- 230000004913 activation Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101150016871 LTI6B gene Proteins 0.000 description 1
- 101100370098 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TOR2 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Exchange Systems With Centralized Control (AREA)
- Multi Processors (AREA)
Abstract
Description
− メモリコントローラと、
− アドレスバスと、
− アドレス空間と、
を有し、前記アドレスバスは2以上のメモリデバイスセットを有する完全なアドレス空間に対してアクセスするように構成されると共に、少なくとも1つのメモリデバイスセットに他のメモリデバイスセットとは異なるようにアクセスするように構成され、有利には上記アドレスバスの或るアドレスラインは別個に、特には当該メモリデバイスセットのみにアクセスする。
列アドレスMODULO4ワード=0
これらは、バーストの何処かでアクセスすることができる。しかしながら、バーストは、後の表1に関連して説明されるように、エンティティとしてのみアクセスすることができる。データバーストのサイズは、バースト長に依存するのみならず、メモリバスの幅にも依存する。例えば、“4”なるバースト長及び64ビットメモリバスは、結果として32バイトのデータバーストとなる。
− 各メモリコントローラ39は全アドレス空間の小さな部分32にしかアクセスすることができない;
− 複数のメモリコントローラ39はシステム30の費用を比例的に増加させる;
− メモリ要求を発すると共に全トランザクションを処理するための信号線を複数倍設けなければならない;
− 完全なメモリアドレスバス38は複数倍設けられ、これによりチップ外メモリシステムの場合の価格を増加させる;及び
− 該システム30のメモリクライアント37に対する構成36は、図2における解決策20と互換性がなくなり、従って、64ビットデータライン26を備える64ビットメモリコントローラ24の全てのクライアントは再設計を必要とする。
Claims (13)
- アドレスバスのアドレスラインにより2以上のメモリデバイスセットを有するアドレス空間に動作的に接続されたメモリコントローラを有するようなデバイスシステムにおいて、前記コントローラはあるメモリデバイスセットに対してアドレスラインを設け、該アドレスラインは該メモリデバイスセットに対して、他のアドレスラインが他のメモリデバイスセットに対して適用されるのとは異なるように適用されることを特徴とするデバイスシステム。
- 請求項1に記載のデバイスシステムにおいて、前記アドレスラインは前記メモリデバイスセットに対して別個に、特には単独で、適用されることを特徴とするデバイスシステム。
- 請求項1又は請求項2に記載のデバイスシステムにおいて、前記メモリデバイスセットが単一のメモリデバイスからなることを特徴とするデバイスシステム。
- 請求項1ないし3の何れか一項に記載のデバイスシステムにおいて、単一のメモリコントローラが完全な前記アドレス空間に動作的に接続されていることを特徴とするデバイスシステム。
- 請求項1ないし4の何れか一項に記載のデバイスシステムにおいて、前記アドレス空間がチップ外メモリであることを特徴とするデバイスシステム。
- 請求項1ないし5の何れか一項に記載のデバイスシステムにおいて、該デバイスシステムがチップ上プロセッサシステムであることを特徴とするデバイスシステム。
- 請求項1ないし6の何れか一項に記載のデバイスシステムにおいて、前記メモリデバイスがDRAM型デバイス、特にはSDRAM型デバイスであることを特徴とするデバイスシステム。
- 請求項1ないし7の何れか一項に記載のデバイスシステムにおいて、前記コントローラは前記アドレス空間の前記2以上のメモリデバイスに対して単一の共通アドレスラインを設けることを特徴とするデバイスシステム。
- 請求項1ないし8の何れか一項に記載のデバイスシステムにおいて、前記コントローラはメモリデバイスに対してデータラインを有するデータバスを設け、該データラインは該メモリデータに対して他のデータラインとは異なるように専用であることを特徴とするデバイスシステム。
- − メモリコントローラと、
− アドレスバスと、
− アドレス空間と、
を有するデバイスシステムであって、前記アドレスバスは2以上のメモリデバイスセットを有する完全な前記アドレス空間に対してアクセスするように構成されると共に、少なくとも1つのメモリデバイスセットに他のメモリデバイスセットとは異なるようにアクセスするように構成されていることを特徴とするデバイスシステム。 - 2以上のメモリデバイスセットを有するアドレス空間であって、あるメモリデバイスセットは、該メモリデバイスセットを他のメモリデバイスセットがメモリコントローラに接続されるのとは異なるようにメモリコントローラに接続するように構成された少なくとも1つのアドレスライン接続部を有していることを特徴とするアドレス空間。
- アドレスバスを有するバスシステムであって、該アドレスバスは、アドレス空間の2以上のメモリデバイスセットから選択されたあるメモリデバイスセットを、他のメモリデバイスセットがメモリコントローラに接続されるのとは異なるようにメモリコントローラに接続するように構成されたアドレスラインを有していることを特徴とするバスシステム。
- 2以上のメモリデバイスセットを有する完全なアドレス空間にアクセスするためのメモリコントローラであって、前記メモリコントローラは少なくとも1つのアドレスライン接続部を有し、当該アドレスライン接続部はあるメモリデバイスセットを他のメモリデバイスセットが他のアドレスライン接続部により接続されるのとは異なるように当該アドレスライン接続部に接続するように構成されていることを特徴とするメモリコントローラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02075502 | 2002-02-06 | ||
PCT/IB2003/000142 WO2003067445A1 (en) | 2002-02-06 | 2003-01-20 | Address space, bus system, memory controller and device system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005517242A true JP2005517242A (ja) | 2005-06-09 |
Family
ID=27675700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003566726A Pending JP2005517242A (ja) | 2002-02-06 | 2003-01-20 | アドレス空間、バスシステム、メモリコントローラ及びデバイスシステム |
Country Status (8)
Country | Link |
---|---|
US (1) | US20050144369A1 (ja) |
EP (1) | EP1474747B1 (ja) |
JP (1) | JP2005517242A (ja) |
CN (1) | CN100357923C (ja) |
AT (1) | ATE338979T1 (ja) |
AU (1) | AU2003201113A1 (ja) |
DE (1) | DE60308150T2 (ja) |
WO (1) | WO2003067445A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009081551A1 (ja) | 2007-12-21 | 2009-07-02 | Panasonic Corporation | メモリ装置及びその制御方法 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7596139B2 (en) | 2000-11-17 | 2009-09-29 | Foundry Networks, Inc. | Backplane interface adapter with error control and redundant fabric |
US7236490B2 (en) | 2000-11-17 | 2007-06-26 | Foundry Networks, Inc. | Backplane interface adapter |
US7187687B1 (en) | 2002-05-06 | 2007-03-06 | Foundry Networks, Inc. | Pipeline method and system for switching packets |
US20120155466A1 (en) | 2002-05-06 | 2012-06-21 | Ian Edward Davis | Method and apparatus for efficiently processing data packets in a computer network |
US7266117B1 (en) | 2002-05-06 | 2007-09-04 | Foundry Networks, Inc. | System architecture for very fast ethernet blade |
US7649885B1 (en) * | 2002-05-06 | 2010-01-19 | Foundry Networks, Inc. | Network routing system for enhanced efficiency and monitoring capability |
US7468975B1 (en) | 2002-05-06 | 2008-12-23 | Foundry Networks, Inc. | Flexible method for processing data packets in a network routing system for enhanced efficiency and monitoring capability |
US6901072B1 (en) | 2003-05-15 | 2005-05-31 | Foundry Networks, Inc. | System and method for high speed packet transmission implementing dual transmit and receive pipelines |
DE10323415A1 (de) * | 2003-05-23 | 2004-12-30 | Infineon Technologies Ag | Speicheranordnung |
US20050138276A1 (en) * | 2003-12-17 | 2005-06-23 | Intel Corporation | Methods and apparatus for high bandwidth random access using dynamic random access memory |
US20070245075A1 (en) * | 2004-03-10 | 2007-10-18 | Koninklijke Philips Electronics N.V. | Integrated Circuit and Method for Memory Access Control |
US7817659B2 (en) | 2004-03-26 | 2010-10-19 | Foundry Networks, Llc | Method and apparatus for aggregating input data streams |
US8730961B1 (en) | 2004-04-26 | 2014-05-20 | Foundry Networks, Llc | System and method for optimizing router lookup |
DE102004031715B4 (de) * | 2004-06-30 | 2013-05-29 | Globalfoundries Inc. | Kombinierte On-Chip-Befehls- und Antwortdatenschnittstelle |
US20060092320A1 (en) * | 2004-10-29 | 2006-05-04 | Nickerson Brian R | Transferring a video frame from memory into an on-chip buffer for video processing |
US7657703B1 (en) | 2004-10-29 | 2010-02-02 | Foundry Networks, Inc. | Double density content addressable memory (CAM) lookup scheme |
US7577763B1 (en) * | 2005-02-28 | 2009-08-18 | Apple Inc. | Managing read requests from multiple requestors |
KR100634566B1 (ko) * | 2005-10-06 | 2006-10-16 | 엠텍비젼 주식회사 | 공유 메모리 제어 방법 및 공유 메모리 동작 제어를수행하는 사용자 단말기 |
US8448162B2 (en) | 2005-12-28 | 2013-05-21 | Foundry Networks, Llc | Hitless software upgrades |
KR100748191B1 (ko) * | 2006-04-06 | 2007-08-09 | 엠텍비젼 주식회사 | 공유 메모리를 구비한 장치 및 공유 메모리 억세스 상태정보 제공 방법 |
JP2008009564A (ja) * | 2006-06-27 | 2008-01-17 | Fujitsu Ltd | メモリアクセス装置、メモリアクセス方法、メモリ製造方法およびプログラム |
KR100782592B1 (ko) * | 2006-08-10 | 2007-12-06 | 엠텍비젼 주식회사 | 공유 메모리를 구비한 장치 및 공유 메모리 제어 방법 |
US7903654B2 (en) | 2006-08-22 | 2011-03-08 | Foundry Networks, Llc | System and method for ECMP load sharing |
US8238255B2 (en) | 2006-11-22 | 2012-08-07 | Foundry Networks, Llc | Recovering from failures without impact on data traffic in a shared bus architecture |
JP4996626B2 (ja) | 2006-12-25 | 2012-08-08 | パナソニック株式会社 | メモリ制御装置、およびメモリ制御方法 |
US7978614B2 (en) | 2007-01-11 | 2011-07-12 | Foundry Network, LLC | Techniques for detecting non-receipt of fault detection protocol packets |
US8271859B2 (en) | 2007-07-18 | 2012-09-18 | Foundry Networks Llc | Segmented CRC design in high speed networks |
US8037399B2 (en) | 2007-07-18 | 2011-10-11 | Foundry Networks, Llc | Techniques for segmented CRC design in high speed networks |
US8149839B1 (en) | 2007-09-26 | 2012-04-03 | Foundry Networks, Llc | Selection of trunk ports and paths using rotation |
US8599850B2 (en) * | 2009-09-21 | 2013-12-03 | Brocade Communications Systems, Inc. | Provisioning single or multistage networks using ethernet service instances (ESIs) |
WO2013016291A2 (en) * | 2011-07-22 | 2013-01-31 | Texas Instruments Incorporated | Memory system and method for passing configuration commands |
DE102011108172B4 (de) | 2011-07-22 | 2013-10-10 | Texas Instruments Deutschland Gmbh | Speichersystem und Verfahren zum Übermitteln von Konfigurationsbefehlen |
US8984203B2 (en) | 2012-10-09 | 2015-03-17 | Sandisk Technologies Inc. | Memory access control module and associated methods |
US10599580B2 (en) | 2018-05-23 | 2020-03-24 | International Business Machines Corporation | Representing an address space of unequal granularity and alignment |
CN113495684A (zh) * | 2020-04-08 | 2021-10-12 | 华为技术有限公司 | 一种数据管理装置及数据管理方法、数据存储设备 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0642263B2 (ja) * | 1984-11-26 | 1994-06-01 | 株式会社日立製作所 | デ−タ処理装置 |
US5175835A (en) * | 1990-01-10 | 1992-12-29 | Unisys Corporation | Multi-mode DRAM controller |
US5479630A (en) * | 1991-04-03 | 1995-12-26 | Silicon Graphics Inc. | Hybrid cache having physical-cache and virtual-cache characteristics and method for accessing same |
GB2287808B (en) * | 1994-03-24 | 1998-08-05 | Discovision Ass | Method and apparatus for interfacing with ram |
US5537564A (en) * | 1993-03-08 | 1996-07-16 | Zilog, Inc. | Technique for accessing and refreshing memory locations within electronic storage devices which need to be refreshed with minimum power consumption |
US5640527A (en) * | 1993-07-14 | 1997-06-17 | Dell Usa, L.P. | Apparatus and method for address pipelining of dynamic random access memory utilizing transparent page address latches to reduce wait states |
US5732041A (en) * | 1993-08-19 | 1998-03-24 | Mmc Networks, Inc. | Memory interface unit, shared memory switch system and associated method |
DE4427042C2 (de) * | 1994-07-29 | 1997-05-22 | Siemens Ag | Verfahren zur Steuerung einer Sequenz von Zugriffen eines Prozessors zu einem zugeordneten Speicher |
US6188595B1 (en) * | 1998-06-30 | 2001-02-13 | Micron Technology, Inc. | Memory architecture and addressing for optimized density in integrated circuit package or on circuit board |
KR100282125B1 (ko) * | 1998-08-04 | 2001-02-15 | 윤종용 | 버스트-타입의 랜덤 액세스 메모리 장치의 어드레스 발생 회로 |
US6496902B1 (en) * | 1998-12-31 | 2002-12-17 | Cray Inc. | Vector and scalar data cache for a vector multiprocessor |
US6446169B1 (en) * | 1999-08-31 | 2002-09-03 | Micron Technology, Inc. | SRAM with tag and data arrays for private external microprocessor bus |
JP3416083B2 (ja) * | 1999-08-31 | 2003-06-16 | 株式会社日立製作所 | 半導体装置 |
US6415374B1 (en) * | 2000-03-16 | 2002-07-02 | Mosel Vitelic, Inc. | System and method for supporting sequential burst counts in double data rate (DDR) synchronous dynamic random access memories (SDRAM) |
KR100335504B1 (ko) * | 2000-06-30 | 2002-05-09 | 윤종용 | 제어 및 어드레스 버스를 공유하는 2채널 메모리 시스템및 이에 채용되는 메모리 모듈 |
US6912173B2 (en) * | 2001-06-29 | 2005-06-28 | Broadcom Corporation | Method and system for fast memory access |
CN1280734C (zh) * | 2001-09-07 | 2006-10-18 | 皇家菲利浦电子有限公司 | 用于分段存取控制的控制装置和方法和具有该控制装置的视频存储器装置 |
-
2003
- 2003-01-20 JP JP2003566726A patent/JP2005517242A/ja active Pending
- 2003-01-20 AU AU2003201113A patent/AU2003201113A1/en not_active Abandoned
- 2003-01-20 DE DE60308150T patent/DE60308150T2/de not_active Expired - Lifetime
- 2003-01-20 AT AT03737393T patent/ATE338979T1/de not_active IP Right Cessation
- 2003-01-20 WO PCT/IB2003/000142 patent/WO2003067445A1/en active IP Right Grant
- 2003-01-20 CN CNB038033283A patent/CN100357923C/zh not_active Expired - Fee Related
- 2003-01-20 EP EP03737393A patent/EP1474747B1/en not_active Expired - Lifetime
- 2003-01-20 US US10/503,458 patent/US20050144369A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009081551A1 (ja) | 2007-12-21 | 2009-07-02 | Panasonic Corporation | メモリ装置及びその制御方法 |
US8347026B2 (en) | 2007-12-21 | 2013-01-01 | Panasonic Corporation | Memory device and memory device control method |
Also Published As
Publication number | Publication date |
---|---|
EP1474747A1 (en) | 2004-11-10 |
DE60308150T2 (de) | 2007-07-19 |
WO2003067445A1 (en) | 2003-08-14 |
CN1628293A (zh) | 2005-06-15 |
AU2003201113A1 (en) | 2003-09-02 |
DE60308150D1 (de) | 2006-10-19 |
EP1474747B1 (en) | 2006-09-06 |
CN100357923C (zh) | 2007-12-26 |
ATE338979T1 (de) | 2006-09-15 |
US20050144369A1 (en) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005517242A (ja) | アドレス空間、バスシステム、メモリコントローラ及びデバイスシステム | |
JP6396515B2 (ja) | 有向自動リフレッシュ同期 | |
US5889714A (en) | Adaptive precharge management for synchronous DRAM | |
US6556506B2 (en) | Memory access methods and devices for use with random access memories | |
JP3532932B2 (ja) | 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ | |
US8369168B2 (en) | Devices and system providing reduced quantity of interconnections | |
KR20030038450A (ko) | 메모리 디바이스 및 그의 내부 제어 방법 | |
JPH10312681A (ja) | 付随するsramキャッシュと内部リフレッシュ制御とを備えたdramメモリ・アレイを用いるエンハンス型信号処理ramデバイス | |
US20040088472A1 (en) | Multi-mode memory controller | |
JP2004536417A (ja) | 読出及び書込動作でバースト順序が異なるアドレッシングを行うメモリデバイス | |
JP2008210088A (ja) | メモリコントローラ、半導体メモリのアクセス制御方法およびシステム | |
JP4744777B2 (ja) | 分割されたセルアレーを有する半導体メモリ装置及びこの装置のメモリセルアクセス方法 | |
US6829195B2 (en) | Semiconductor memory device and information processing system | |
EP1248267A2 (en) | Semiconductor memory device and information processing system | |
JP2000268566A (ja) | 同期型半導体記憶装置 | |
JP3583844B2 (ja) | キャッシュメモリ方式 | |
JP4012393B2 (ja) | 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法 | |
US7103707B2 (en) | Access control unit and method for use with synchronous dynamic random access memory device | |
US5860129A (en) | Data processing system for writing an external device and method therefor | |
JP2007200359A (ja) | 記憶装置、アドレス制御方法及びシステム | |
US5752267A (en) | Data processing system for accessing an external device during a burst mode of operation and method therefor | |
JP4050042B2 (ja) | 記憶装置及びそのアドレス制御方法、システム及びシステムにおける記憶手段の制御方法 | |
JP3563340B2 (ja) | メモリコントローラ | |
MXPA96004528A (en) | System memory unit with performance / improved cost, using dynamic random access memory with extend data output | |
CA2245363A1 (en) | Bhram memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081023 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |