JP2005509991A - 温度比例型電圧発生器 - Google Patents

Abstract

【課題】絶対温度比例（ＰＴＡＴ）電圧値が限定されない温度比例型電圧発生器を提供する。
【解決手段】バイアス回路（１００）は、第１回路（１０２）及び第２回路（１０４）で形成されている。第１回路（１０２）は、第１バイアス信号（ＶＢＩＡＳ）及び第２バイアス信号（ＶＲＥＦ）を発生するために形成され得る。第２バイアス信号（ＶＲＥＦ）は、閾値電圧（１１８）及び第１抵抗（Ｒ）によって規定され得る。第２回路（１０４）は、第１バイアス信号（ＶＢＩＡＳ）及び第２バイアス信号（ＶＲＥＦ）及び第２の抵抗（Ｒ１）に応じて第３バイアス信号（ＰＣＴＲ）を発生するために形成され得る。第３バイアス信号（ＰＣＴＲ）は、絶対温度に線型的に比例（ＰＴＡＴ）する振幅を有し、温度の変化に応じてメモリセルのリフレッシュ比率を変化させるために形成され得る。

Description

本発明は、一般的には電圧発生器のための方法及び／または構成に係り、特に、絶対温度比例（ＰＴＡＴ）型電圧発生器のための方法及び／または構成に関するものである。

データ（例えば、”１”または”０”）は、電圧レベルとして１Ｔ（１Ｔｒａｎｓｉｓｔｏｒ）メモリセルに記憶される。”１”が、漏洩により降下する可能性のある高い電圧レベルとして記憶される。”０”が、漏洩により上昇可能な０Ｖの電圧レベルとして記憶される。１Ｔメモリセルは、セルにおいて記憶される電圧レベルを維持するために定期的なリフレッシュを必要とする。多くの適用例においてメモリチップは、リフレッシュ発生の際にはリフレッシュの制御をするためにリング発振器を使用する。ＣＭＯＳ素子の特性のために、典型的なリング発振器によって発生する信号の周波数は、温度上昇に伴って減少する。しかしながら、メモリセル漏洩は、温度と共に増加する。温度が上昇する時に、従来の発振器を用いたリフレッシュは、メモリセルにおいて記憶される際の電圧レベルの維持以上には発生し得ない。それ故に、発振器は、より高電流の消費で高温リフレッシュ比率を支えるための設計を必要とする。

絶対温度比例（ＰＴＡＴ）電圧及び電流は、温度監視回路において用いられる。監視回路は、規定された温度を検知するか、若しくは温度と共に増加する電圧及び／または電流を出力する。交差する点が要求される温度である時には、温度監視回路は絶対温度比例（ＰＴＡＴ）及び反転絶対温度比例（ＰＴＡＴ）を利用することができる。従来の絶対温度比例（ＰＴＡＴ）発生方法は、ΔＶｂｅ発生回路を用いたものである。

図１を参照すると、回路１０のブロックダイアグラムが示されている。回路１０は、絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦを発生することができるΔＶｂｅ発生回路である。絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦは、下に示すように式（１）によって記述される。

この時、Ｔはケルビンによる絶対温度であり、ｎは発熱係数であり、ｋはボルツマン定数であり、ｑは電子のチャージ量であり、Ｉｓは理論的な逆飽和電流であり、Ａはダイオード１２及びダイオード１４の領域のより狭い方であり、Ｂはダイオード１２及びダイオード１４の領域の比であり、Ｒは抵抗１６の抵抗値である。抵抗値Ｒは、一般的に正の温度係数を有している。発熱係数ｎは、ドーピングプロファイル（添加物質添加の態様）に関係しており、ダイオード１２及びダイオード１４の指数的な特性作用に影響を及ぼす。発熱係数ｎの値は、一般的に略１である。

絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦは、温度Ｔ、ｌｎ（Ｔ）及び１／Ｒ（Ｔ）に比例している。同様に、抵抗値Ｒが正の温度係数を有しておりＶＴ＝ｋ×Ｔ／ｑであるので、電流Ｉは、温度に対して比例したＶｔ×ｌｎ（Ｂ）／Ｒに等しい値で発生する。絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦは、下に示す様なダイオードを通過するバンドギャップ電流Ｉの流れと共にダイオードを横切る電圧を利用する事によって発生する。

回路１０は、下に示すような問題点を有する。温度と絶対温度比例電圧ＶＲＥＦ（例えば、絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦは、温度Ｔ、ｌｎ（Ｔ）及びｌｎ（１／Ｒ（Ｔ））の関数である。）との複雑な関係すなわち、バンドギャップ電流Ｉが同様にＰＶＴ補償電圧を発生するために用いられるときは、絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦの値は限定される。そして、絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦをより大きな値にするには、より高い電流Ｉを必要とする。

そこで本発明の目的は、絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦ値が限定されない温度比例型電圧発生器を提供することにある。

本発明は、第１回路及び第２回路を形成するバイアス回路に関する。第１回路は、第１バイアス信号及び第２バイアス信号を発生させるために形成され得る。第２バイアス信号は、閾値電圧及び第１抵抗により規定され得る。第２回路は、第１バイアス信号及び第２バイアス信号及び第２抵抗に応じて第３バイアス信号を発生させるために形成され得る。第３バイアス信号は、線型的に絶対温度比例（ＰＴＡＴ）した振幅を有し、温度の変化に応じてメモリセルのリフレッシュ比率を変化させるために形成され得る。

目的、則ち本発明の特徴及び利点は、絶対温度比例（ＰＴＡＴ）電圧発生器に関する次に示す方法及び構成を提供することを含む。

（ｉ）Ｖｔ×ｌｎ（Ｂ）／Ｒに等しい電流と共にバンドギャップ基準を用いる。

（ｉｉ）線型的な絶対温度比例（ＰＴＡＴ）電圧基準を形成するために１個の付加した抵抗を用いる。

及び／または、（ｉｉｉ）抵抗値の比によって比例（scale：概算）し得る絶対温度比例（ＰＴＡＴ）電圧基準を供給する。

本発明によれば、次に示すような優れた効果を発揮する。

絶対温度比例（ＰＴＡＴ）電圧ＶＲＥＦ値が限定されない温度比例型電圧発生器を提供する。

本発明及び他の対象すなわち本発明の特徴及び効果（利点）は、下に示す実施の詳細な説明及び添付の請求項及び図面で明らかになるであろう。

以下、本発明の好適実施の形態を添付図面にしたがって説明する。

図２を参照すると、回路１００のブロックダイアグラムは、本発明の好適実施の形態を示す。回路１００は、温度に比例する電圧発生回路として実施され得る。回路１００は、絶対温度に比例（ＰＴＡＴ）し得る処の第１電圧信号（例えば、ＮＣＴＲ）及び第２電圧信号（例えば、ＰＣＴＲ）を発生させるために形成されている。回路１００は、回路１０２及び回路１０４から成り立っている。回路１０２は、ＰＴＡＴ（絶対温度比例）の電流源回路として実施され得る。回路１０４は、ＰＴＡＴ（絶対温度比例）の電圧基準回路として実施され得る。回路１０２は、温度従属の基準信号（例えば、ＶＲＥＦ）及びバイアス信号（例えば、ＶＢＩＡＳ）を発生させるために形成されている。基準信号ＶＲＥＦは、温度に伴って線型的に変化する。基準信号ＶＲＥＦは、回路１０４の入力１０６に供給される。バイアス信号ＶＢＩＡＳは、回路１０４の入力１０８に供給される。回路１０４は、基準信号ＶＲＥＦ及びバイアス信号ＶＢＩＡＳに応じて、第１電圧信号ＮＣＴＲ及び第２電圧信号ＰＣＴＲを発生させるために形成されている。第２電圧信号ＰＣＴＲは、第１電圧信号ＮＣＴＲのミラー信号であり得る（第１電圧信号ＮＣＴＲに反転酷似している。）。

回路１０２は、トランジスタ１１０と、トランジスタ１１２と、トランジスタ１１４と、トランジスタ１１６と、トランジスタ１１８と、素子１２０と、素子１２２と、素子１２４と、増幅器１２６とを備えて形成されている。トランジスタ１１０〜１１４は、１個若しくは複数個のＰＭＯＳトランジスタとして実施されている。トランジスタ１１６及びトランジスタ１１８は、１個若しくは複数個のＮＭＯＳトランジスタとして実施されている。しかしながら、他のタイプのトランジスタ及び／又は極性トランジスタは、特定の用途のための設計基準に合致するように実施され得る。素子１２０及び素子１２２は、ベース−エミッタ接合素子（例えば、ダイオード、ダイオード−接合トランジスタ）として実施され得る。一例として、素子１２０及び素子１２２は、順方向バイアスダイオードとして実施され得る。素子１２０は、領域Ａを有し得る。素子１２２は、Ｂが整数であるときに、一般的にＡをＢ倍した領域を有し得る。素子１２４は、抵抗回路として実施され得る。一例として、素子１２４は、予め設定された抵抗値Ｒを有する抵抗として実施され得る。増幅器１２６は、演算増幅器（オペアンプ）として実施され得る。

トランジスタ１１２〜１１８及び素子１２０〜１２４は、ΔＶｂｅ発生回路として形成され得る。トランジスタ１１０のソースは、供給電圧（例えば、ＶＣＣ）に接続されている。ノード１２８は、トランジスタ１１２及びトランジスタ１１４のソースと共にトランジスタ１１０のドレインに接続されることによって形成され得る。バイアス信号ＶＢＩＡＳは、ノード１２８において供給され得る。ノード１３０は、トランジスタ１１２のゲート、トランジスタ１１４のゲート及びドレイン、及びトランジスタ１１８のドレイの接続によって形成され得る。基準信号ＶＲＥＦは、ノード１３０において供給され得る。ノード１３２は、トランジスタ１１２のドレイン、トランジスタ１１６のドレイン及びゲート、及びトランジスタ１１８のゲートに接続されることによって形成され得る。トランジスタ１１６のソースは、素子１２０の第１端子に接続され得る。素子１２０の第２端子は、電圧供給接地電位（例えば、ＶＳＳ）に接続され得る。トランジスタ１１８のソースは、素子１２４の第１端子に接続され得る。素子１２４の第２端子は、素子１２２の第１端子に接続され得る。素子１２２の第２端子は、電圧供給接地電位ＶＳＳに接続され得る。素子１２０及び素子１２２の第１端子は、一例として、素子１２０及び素子１２２のアノードに接続され得る。素子１２０及び素子１２２の第２端子は、一例として、素子１２０及び素子１２２のカソードに接続され得る。

増幅器１２６の第１入力（例えば、非反転入力）は、ノード１３０に接続され得る。増幅器１２６の第２入力（例えば、反転入力）は、ノード１３２に接続され得る。増幅器１２６の出力は、トランジスタ１１０のゲートに接続され得る。増幅器１２６は、一般的にトランジスタ１１２及びトランジスタ１１６間の電流と同じになる様にトランジスタ１１４及びトランジスタ１１８間の電流（例えば、Ｉ）を強制的に流す。電流は、下に示す式（２）に依って記述し得る。

回路１０４は、トランジスタ１４０と、素子１４２と、トランジスタ１４４と、トランジスタ１４６と、トランジスタ１４８と、トランジスタ１５０とを備えて形成されている。トランジスタ１４０、トランジスタ１４８、及びトランジスタ１５０は、１個若しくは複数個のＰＭＯＳトランジスタとして実施されている。トランジスタ１４４及びトランジスタ１４６は、１個若しくは複数個のＮＭＯＳトランジスタとして実施されている。しかしながら、他のタイプのトランジスタ及び極性トランジスタは、特定の用途のための設計基準に合致するように実施され得る。素子１４２は、抵抗回路として実施され得る。一例として、素子１４２は、予め設定された抵抗値Ｒ１を有する抵抗として実施され得る。

バイアス信号ＶＢＩＡＳは、トランジスタ１４０のソースに供給され得る。基準信号ＶＲＥＦは、トランジスタ１４０のゲートに供給され得る。トランジスタ１４０のドレインは、素子１４２の第１端子に接続され得る。第１電圧信号ＮＣＴＲは、トランジスタ１４０のドレインにおいて供給され得る。素子１４２の第２端子は、電圧供給接地電位ＶＳＳに接続され得る。トランジスタ１４０は、基準信号ＶＲＥＦ及びバイアス信号ＶＢＩＡＳに応じて、電流Ｉに等しい電流を一般的に流すであろう。抵抗Ｒ１を通り抜ける電流Ｉ（Ｉ＝ｎ×Ｖｔ×ｌｎ（Ｂ）／Ｒの時、ｎは発熱係数であり、Ｂは素子１２０及び素子１２２のダイオード領域の比であり、Ｒは予め設定された抵抗値であり、Ｖｔは熱電圧である）の通過によって、式（３）に示されるように電圧が発生し得る。

電流Ｉが素子１４２を通過するときに、ｌｎ（ｂ）×Ｖｔ×Ｒ１／Ｒに等しい電圧を有して、第１電圧信号ＮＣＴＲは発生し得る。第１電圧信号ＮＣＴＲの電圧レベルは、一般的に絶対温度に比例しており、比Ｒ１／Ｒを選択することによって比例（scale：概算）し得る。第１電圧信号ＮＣＴＲは、トランジスタ１４４のゲートに供給され得る。トランジスタ１４４のソース及びトランジスタ１４８のゲートは、電圧供給接地電位ＶＳＳに接続され得る。トランジスタ１４４のドレインは、トランジスタ１４６のソースに接続され得る。トランジスタ１４６のゲートは、供給電圧ＶＣＣに接続され得る。トランジスタ１４６のドレインは、トランジスタ１４８のドレインに接続され得る。トランジスタ１５０のソースは、供給電圧ＶＣＣに接続され得る。ノード１５２は、トランジスタ１５０のドレイン及びゲートと共にトランジスタ１４８のソースに接続されることによって形成される。第２電圧信号ＰＣＴＲは、ノード１５２において供給され得る。第２電圧信号ＰＣＴＲは、第１電圧信号ＮＣＴＲのミラー信号（第１電圧信号ＮＣＴＲに酷似した信号）であり得る。

図３を参照すると、回路２００のブロックダイアグラムは、本発明の好適実施の形態である電圧制御発振器（ＶＣＯ）を示す。回路２００は、一例として、ダイナミックメモリ素子のリフレッシュ発振器（リフレッシュ回路）として実施され得る。回路２００は、第２電圧信号ＰＣＴＲを受け得る入力２０２と、第１電圧信号ＮＣＴＲを受け得る入力２０４とを有する。回路２００は、多数の反転増幅（遅延）段２０６ａ〜２０６ｎを構成し得る。一例として、反転増幅段２０６ａ〜２０６ｎは、電流枯渇反転リング発振器を形成し得る。第２電圧信号ＰＣＴＲ及び第１電圧信号ＮＣＴＲは、遅延段（反転増幅段）２０６ａ〜２０６ｎのためのロードバイアス電圧として実施され得る。回路２００は、温度に比例した周波数を有する信号（例えば、ＲＦＲＳＨ）を発生させるために形成され得る。信号ＲＦＲＳＨは、メモリのリフレッシュを制御するために利用され得る。一例として、信号ＲＦＲＳＨは、温度変化に応じたメモリのリフレッシュ比率を変更するために利用され得る。

回路２００は、ダイナミックメモリのリフレッシュ発振器として実施され得る。温度の上昇と共にメモリセルの漏泄は増加するので、本発明に従ったＰＴＡＴ（絶対温度比例）電圧制御発振器が、温度上昇時により屡々メモリセルをリフレッシュするために利用され得る。本発明は、温度従属リフレッシュを供給し得るし、温度監視を必要とする適用においても用いられ得る。

図４を参照すると、メモリ素子２１０のブロックダイアグラムが示されている。メモリ素子２１０は一般的に、本発明の好適実施の形態を示す。メモリ素子２１０は、回路１００と、回路２００と、メモリセルのアレイ（配列）２１２とを備えて形成される。回路１００は、リフレッシュ回路２００を制御するために形成されている。リフレッシュ回路２００は、メモリセルのアレイ２１２におけるリフレッシュ動作を制御するために形成され得る。一例として、回路２００がメモリセルのアレイ２１２をリフレッシュする比率を変更するために、回路１００は形成され得る。例えば、回路２００が温度に依存するメモリアレイ（メモリセルのアレイ）２１２をリフレッシュする時に回路１００は、リフレッシュの比率を変更するために形成される。

以上示し述べたように、本発明は、添付された好適実施形態を参照して説明されたが、本発明の思想及び範囲から逸脱することなくその形態及び詳細が様々になされ得ることが当業者によって理解されるであろう。例えば、Ｖｔ／Ｒの一定倍率に等しい電流を発生するどのような回路も、絶対温度比例電圧基準ＮＣＴＲを発生し得る。

ΔＶｂｅ発生回路を示すブロックダイアグラムである。 本発明の好適実施の形態を示すブロックダイアグラムである。 本発明の実施の形態を示すブロックダイアグラムである。 本発明の好適実施の形態によるメモリ素子を示すブロックダイアグラムである。

符号の説明

１００ 回路（絶対温度比例（ＰＴＡＴ）電圧発生回路、バイアス回路）
１０２ 回路（第１回路）
１０４ 回路（第２回路）
１０６ 入力
１０８ 入力
１１０ トランジスタ
１１２ トランジスタ
１１４ トランジスタ
１１６ トランジスタ
１１８ トランジスタ
１２０ 素子
１２２ 素子
１２４ 素子
１２６ 増幅器
１２８ ノード
１３０ ノード
１３２ ノード
１４０ トランジスタ
１４２ 素子
１４４ トランジスタ
１４６ トランジスタ
１４８ トランジスタ
１５０ トランジスタ
１５２ ノード
Ａ 領域
Ｂ ダイオード領域の比
Ｉ 電流
ＮＣＴＲ 第１電圧信号
ＰＣＴＲ 第２電圧信号（第３バイアス信号）
Ｒ 抵抗値
Ｒ１ 抵抗値
ＶＢＩＡＳ 第１バイアス信号（バイアス信号）
ＶＣＣ 供給電圧
ＶＲＥＦ 第２バイアス信号（基準信号）

Claims (20)

1. バイアス回路であって、第１バイアス信号及び第２バイアス信号を発生するために形成される第１回路を有し、上記第２バイアス信号が閾値電圧および第１抵抗によって規定され、上記第１バイアス信号及び上記第２バイアス信号及び第２抵抗に応じて第３バイアス信号を発生するために形成される第２回路を有し、上記第３バイアス信号が線型的な絶対温度比例である振幅を有するとともに、温度の変化に応じてメモリセルのリフレッシュ比率を変化させるために形成されることを特徴とするバイアス回路。
2. 上記バイアス回路が、温度に比例する電圧発生器である請求項１記載の回路。
3. 上記第１回路が、第１絶対温度比例（ＰＴＡＴ）電流を発生されるための第１電流源と、閾値電圧によって規定される第１絶対温度比例（ＰＴＡＴ）電流と、上記第１絶対温度比例（ＰＴＡＴ）電流に応じて第２絶対温度比例（ＰＴＡＴ）電流を発生させるために形成される第２電流源と、閾値電圧、ダイオード領域の比及び上記第１抵抗によって規定される上記第２絶対温度比例（ＰＴＡＴ）電流と、上記第１絶対温度比例（ＰＴＡＴ）電流及び上記第２絶対温度比例（ＰＴＡＴ）電流をイコライズするために形成される制御回路とを有して形成される請求項１記載の回路。
4. 上記第２回路が、温度とともに線型的に変化する絶対温度比例（ＰＴＡＴ）電流を発生させるための電流源を有する請求項１記載の回路。
5. 上記第３バイアス信号の振幅が、上記第２抵抗の上記第１抵抗に対する比によって規定される請求項１記載の回路。
6. 上記第２バイアス信号が、バンドギャップ基準電圧を有する請求項１記載の回路。
7. 上記第１回路が、複数のＰＭＯＳトランジスタを有する上記第１電流ミラーと、複数のＮＭＯＳトランジスタを有する上記第２電流ミラーと、上記第１電流ミラーに接続される上記第２電流ミラーと、上記第２電流ミラーに直接接続される上記第１ダイオードと、抵抗を通じて上記第２電流ミラーに接続される第２ダイオードとを有する請求項１記載の回路。
8. 上記第２回路が更に、上記第３バイアス信号に応じて第４バイアス信号を形成するための電圧ミラーを有する請求項１記載の回路。
9. 上記制御回路が、上記第１電流源及び上記第２電流源に接続されるとともに、上記第１絶対温度比例（ＰＴＡＴ）電流及び上記第２絶対温度比例（ＰＴＡＴ）電流をイコライズするために形成された演算増幅器を有する請求項３記載の回路。
10. 電圧制御発振器（ＶＣＯ）の温度感応バイアス生成のための回路が、第１バイアス信号及び第２バイアス信号を発生させるために形成された第１回路と、閾値電圧及び第１抵抗によって規定される上記第２バイアス信号と、上記第１バイアス信号及び上記第２バイアス信号ならびに上記第２抵抗に応じて１または複数の第３バイアス信号を発生するために形成される第２回路と、１または複数の上記第３バイアス信号が線型的に絶対温度比例（ＰＴＡＴ）である振幅を有し、温度にしたがってメモリセルのリフレッシュ比率を変化させることを特徴とする回路。
11. １または複数の上記第３バイアス信号が上記電圧制御発振器（ＶＣＯ）の複数の遅延段にロードバイアス電圧を供給する請求項１０記載の回路。
12. 上記電圧制御発振器（ＶＣＯ）が、温度とともに変化する周波数を有した信号を発生させるために形成される請求項１０記載の回路。
13. 上記周波数が、温度と共に線型的に変化する請求項１２記載の回路。
14. 上記周波数変化が、絶対温度に比例する請求項１２記載の回路。
15. メモリのリフレッシュ比率を制御するための方法であって、（Ａ）第１バイアス信号の発生のステップと、（Ｂ）上記第１バイアス信号に応じて第２バイアス信号が発生し、上記第２バイアス信号が閾値電圧及び第１抵抗によって規定されるステップと、（Ｃ）上記第１バイアス信号及び上記第２バイアス信号ならび第２抵抗に応じて第３バイアス信号が発生し、上記第３バイアス信号が線型的に絶対温度比例（ＰＴＡＴ）である振幅を有し温度にしたがってメモリセルのリフレッシュ比率を変化させるために形成されるステップとを備えた絶対温度比例（ＰＴＡＴ）を用いたメモリのリフレッシュ比率を制御するための方法。
16. 上記ステップＡが、第１絶対温度比例（ＰＴＡＴ）電流を発生するサブステップと、第２絶対温度比例（ＰＴＡＴ）電流を発生するサブステップと、第１絶対温度比例（ＰＴＡＴ）電流および第２絶対温度比例（ＰＴＡＴ）電流をイコライズするために上記第１バイアス信号を調整するサブステップとを備えた請求項１５記載の方法。
17. 上記ステップＣが、上記第１バイアス信号及び上記第２バイアス信号に応じて絶対温度比例（ＰＴＡＴ）電流を発生するサブステップと、上記第２抵抗を通過する上記絶対温度比例（ＰＴＡＴ）電流を通すサブステップとを備えた請求項１５記載の方法。
18. 更に、リフレッシュ比率の制御のためにメモリ回路に上記第３バイアス信号を供給するサブステップを備えた請求項１５記載の方法。
19. 上記の供給するサブステップが、温度と共に線型的に増加する周波数を有する信号を発生するサブステップをさらに有する請求項１８記載の方法。
20. 上記周波数の増加が、絶対温度に比例する請求項１９記載の方法。
    

Images