JP2005509991A - 温度比例型電圧発生器 - Google Patents
温度比例型電圧発生器 Download PDFInfo
- Publication number
- JP2005509991A JP2005509991A JP2003507827A JP2003507827A JP2005509991A JP 2005509991 A JP2005509991 A JP 2005509991A JP 2003507827 A JP2003507827 A JP 2003507827A JP 2003507827 A JP2003507827 A JP 2003507827A JP 2005509991 A JP2005509991 A JP 2005509991A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias signal
- current
- ptat
- proportional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【課題】絶対温度比例(PTAT)電圧値が限定されない温度比例型電圧発生器を提供する。
【解決手段】バイアス回路(100)は、第1回路(102)及び第2回路(104)で形成されている。第1回路(102)は、第1バイアス信号(VBIAS)及び第2バイアス信号(VREF)を発生するために形成され得る。第2バイアス信号(VREF)は、閾値電圧(118)及び第1抵抗(R)によって規定され得る。第2回路(104)は、第1バイアス信号(VBIAS)及び第2バイアス信号(VREF)及び第2の抵抗(R1)に応じて第3バイアス信号(PCTR)を発生するために形成され得る。第3バイアス信号(PCTR)は、絶対温度に線型的に比例(PTAT)する振幅を有し、温度の変化に応じてメモリセルのリフレッシュ比率を変化させるために形成され得る。
【解決手段】バイアス回路(100)は、第1回路(102)及び第2回路(104)で形成されている。第1回路(102)は、第1バイアス信号(VBIAS)及び第2バイアス信号(VREF)を発生するために形成され得る。第2バイアス信号(VREF)は、閾値電圧(118)及び第1抵抗(R)によって規定され得る。第2回路(104)は、第1バイアス信号(VBIAS)及び第2バイアス信号(VREF)及び第2の抵抗(R1)に応じて第3バイアス信号(PCTR)を発生するために形成され得る。第3バイアス信号(PCTR)は、絶対温度に線型的に比例(PTAT)する振幅を有し、温度の変化に応じてメモリセルのリフレッシュ比率を変化させるために形成され得る。
Description
本発明は、一般的には電圧発生器のための方法及び/または構成に係り、特に、絶対温度比例(PTAT)型電圧発生器のための方法及び/または構成に関するものである。
データ(例えば、”1”または”0”)は、電圧レベルとして1T(1Transistor)メモリセルに記憶される。”1”が、漏洩により降下する可能性のある高い電圧レベルとして記憶される。”0”が、漏洩により上昇可能な0Vの電圧レベルとして記憶される。1Tメモリセルは、セルにおいて記憶される電圧レベルを維持するために定期的なリフレッシュを必要とする。多くの適用例においてメモリチップは、リフレッシュ発生の際にはリフレッシュの制御をするためにリング発振器を使用する。CMOS素子の特性のために、典型的なリング発振器によって発生する信号の周波数は、温度上昇に伴って減少する。しかしながら、メモリセル漏洩は、温度と共に増加する。温度が上昇する時に、従来の発振器を用いたリフレッシュは、メモリセルにおいて記憶される際の電圧レベルの維持以上には発生し得ない。それ故に、発振器は、より高電流の消費で高温リフレッシュ比率を支えるための設計を必要とする。
絶対温度比例(PTAT)電圧及び電流は、温度監視回路において用いられる。監視回路は、規定された温度を検知するか、若しくは温度と共に増加する電圧及び/または電流を出力する。交差する点が要求される温度である時には、温度監視回路は絶対温度比例(PTAT)及び反転絶対温度比例(PTAT)を利用することができる。従来の絶対温度比例(PTAT)発生方法は、ΔVbe発生回路を用いたものである。
図1を参照すると、回路10のブロックダイアグラムが示されている。回路10は、絶対温度比例(PTAT)電圧VREFを発生することができるΔVbe発生回路である。絶対温度比例(PTAT)電圧VREFは、下に示すように式(1)によって記述される。
この時、Tはケルビンによる絶対温度であり、nは発熱係数であり、kはボルツマン定数であり、qは電子のチャージ量であり、Isは理論的な逆飽和電流であり、Aはダイオード12及びダイオード14の領域のより狭い方であり、Bはダイオード12及びダイオード14の領域の比であり、Rは抵抗16の抵抗値である。抵抗値Rは、一般的に正の温度係数を有している。発熱係数nは、ドーピングプロファイル(添加物質添加の態様)に関係しており、ダイオード12及びダイオード14の指数的な特性作用に影響を及ぼす。発熱係数nの値は、一般的に略1である。
絶対温度比例(PTAT)電圧VREFは、温度T、ln(T)及び1/R(T)に比例している。同様に、抵抗値Rが正の温度係数を有しておりVT=k×T/qであるので、電流Iは、温度に対して比例したVt×ln(B)/Rに等しい値で発生する。絶対温度比例(PTAT)電圧VREFは、下に示す様なダイオードを通過するバンドギャップ電流Iの流れと共にダイオードを横切る電圧を利用する事によって発生する。
回路10は、下に示すような問題点を有する。温度と絶対温度比例電圧VREF(例えば、絶対温度比例(PTAT)電圧VREFは、温度T、ln(T)及びln(1/R(T))の関数である。)との複雑な関係すなわち、バンドギャップ電流Iが同様にPVT補償電圧を発生するために用いられるときは、絶対温度比例(PTAT)電圧VREFの値は限定される。そして、絶対温度比例(PTAT)電圧VREFをより大きな値にするには、より高い電流Iを必要とする。
そこで本発明の目的は、絶対温度比例(PTAT)電圧VREF値が限定されない温度比例型電圧発生器を提供することにある。
本発明は、第1回路及び第2回路を形成するバイアス回路に関する。第1回路は、第1バイアス信号及び第2バイアス信号を発生させるために形成され得る。第2バイアス信号は、閾値電圧及び第1抵抗により規定され得る。第2回路は、第1バイアス信号及び第2バイアス信号及び第2抵抗に応じて第3バイアス信号を発生させるために形成され得る。第3バイアス信号は、線型的に絶対温度比例(PTAT)した振幅を有し、温度の変化に応じてメモリセルのリフレッシュ比率を変化させるために形成され得る。
目的、則ち本発明の特徴及び利点は、絶対温度比例(PTAT)電圧発生器に関する次に示す方法及び構成を提供することを含む。
(i)Vt×ln(B)/Rに等しい電流と共にバンドギャップ基準を用いる。
(ii)線型的な絶対温度比例(PTAT)電圧基準を形成するために1個の付加した抵抗を用いる。
及び/または、(iii)抵抗値の比によって比例(scale:概算)し得る絶対温度比例(PTAT)電圧基準を供給する。
本発明によれば、次に示すような優れた効果を発揮する。
絶対温度比例(PTAT)電圧VREF値が限定されない温度比例型電圧発生器を提供する。
本発明及び他の対象すなわち本発明の特徴及び効果(利点)は、下に示す実施の詳細な説明及び添付の請求項及び図面で明らかになるであろう。
以下、本発明の好適実施の形態を添付図面にしたがって説明する。
図2を参照すると、回路100のブロックダイアグラムは、本発明の好適実施の形態を示す。回路100は、温度に比例する電圧発生回路として実施され得る。回路100は、絶対温度に比例(PTAT)し得る処の第1電圧信号(例えば、NCTR)及び第2電圧信号(例えば、PCTR)を発生させるために形成されている。回路100は、回路102及び回路104から成り立っている。回路102は、PTAT(絶対温度比例)の電流源回路として実施され得る。回路104は、PTAT(絶対温度比例)の電圧基準回路として実施され得る。回路102は、温度従属の基準信号(例えば、VREF)及びバイアス信号(例えば、VBIAS)を発生させるために形成されている。基準信号VREFは、温度に伴って線型的に変化する。基準信号VREFは、回路104の入力106に供給される。バイアス信号VBIASは、回路104の入力108に供給される。回路104は、基準信号VREF及びバイアス信号VBIASに応じて、第1電圧信号NCTR及び第2電圧信号PCTRを発生させるために形成されている。第2電圧信号PCTRは、第1電圧信号NCTRのミラー信号であり得る(第1電圧信号NCTRに反転酷似している。)。
回路102は、トランジスタ110と、トランジスタ112と、トランジスタ114と、トランジスタ116と、トランジスタ118と、素子120と、素子122と、素子124と、増幅器126とを備えて形成されている。トランジスタ110〜114は、1個若しくは複数個のPMOSトランジスタとして実施されている。トランジスタ116及びトランジスタ118は、1個若しくは複数個のNMOSトランジスタとして実施されている。しかしながら、他のタイプのトランジスタ及び/又は極性トランジスタは、特定の用途のための設計基準に合致するように実施され得る。素子120及び素子122は、ベース−エミッタ接合素子(例えば、ダイオード、ダイオード−接合トランジスタ)として実施され得る。一例として、素子120及び素子122は、順方向バイアスダイオードとして実施され得る。素子120は、領域Aを有し得る。素子122は、Bが整数であるときに、一般的にAをB倍した領域を有し得る。素子124は、抵抗回路として実施され得る。一例として、素子124は、予め設定された抵抗値Rを有する抵抗として実施され得る。増幅器126は、演算増幅器(オペアンプ)として実施され得る。
トランジスタ112〜118及び素子120〜124は、ΔVbe発生回路として形成され得る。トランジスタ110のソースは、供給電圧(例えば、VCC)に接続されている。ノード128は、トランジスタ112及びトランジスタ114のソースと共にトランジスタ110のドレインに接続されることによって形成され得る。バイアス信号VBIASは、ノード128において供給され得る。ノード130は、トランジスタ112のゲート、トランジスタ114のゲート及びドレイン、及びトランジスタ118のドレイの接続によって形成され得る。基準信号VREFは、ノード130において供給され得る。ノード132は、トランジスタ112のドレイン、トランジスタ116のドレイン及びゲート、及びトランジスタ118のゲートに接続されることによって形成され得る。トランジスタ116のソースは、素子120の第1端子に接続され得る。素子120の第2端子は、電圧供給接地電位(例えば、VSS)に接続され得る。トランジスタ118のソースは、素子124の第1端子に接続され得る。素子124の第2端子は、素子122の第1端子に接続され得る。素子122の第2端子は、電圧供給接地電位VSSに接続され得る。素子120及び素子122の第1端子は、一例として、素子120及び素子122のアノードに接続され得る。素子120及び素子122の第2端子は、一例として、素子120及び素子122のカソードに接続され得る。
増幅器126の第1入力(例えば、非反転入力)は、ノード130に接続され得る。増幅器126の第2入力(例えば、反転入力)は、ノード132に接続され得る。増幅器126の出力は、トランジスタ110のゲートに接続され得る。増幅器126は、一般的にトランジスタ112及びトランジスタ116間の電流と同じになる様にトランジスタ114及びトランジスタ118間の電流(例えば、I)を強制的に流す。電流は、下に示す式(2)に依って記述し得る。
回路104は、トランジスタ140と、素子142と、トランジスタ144と、トランジスタ146と、トランジスタ148と、トランジスタ150とを備えて形成されている。トランジスタ140、トランジスタ148、及びトランジスタ150は、1個若しくは複数個のPMOSトランジスタとして実施されている。トランジスタ144及びトランジスタ146は、1個若しくは複数個のNMOSトランジスタとして実施されている。しかしながら、他のタイプのトランジスタ及び極性トランジスタは、特定の用途のための設計基準に合致するように実施され得る。素子142は、抵抗回路として実施され得る。一例として、素子142は、予め設定された抵抗値R1を有する抵抗として実施され得る。
バイアス信号VBIASは、トランジスタ140のソースに供給され得る。基準信号VREFは、トランジスタ140のゲートに供給され得る。トランジスタ140のドレインは、素子142の第1端子に接続され得る。第1電圧信号NCTRは、トランジスタ140のドレインにおいて供給され得る。素子142の第2端子は、電圧供給接地電位VSSに接続され得る。トランジスタ140は、基準信号VREF及びバイアス信号VBIASに応じて、電流Iに等しい電流を一般的に流すであろう。抵抗R1を通り抜ける電流I(I=n×Vt×ln(B)/Rの時、nは発熱係数であり、Bは素子120及び素子122のダイオード領域の比であり、Rは予め設定された抵抗値であり、Vtは熱電圧である)の通過によって、式(3)に示されるように電圧が発生し得る。
電流Iが素子142を通過するときに、ln(b)×Vt×R1/Rに等しい電圧を有して、第1電圧信号NCTRは発生し得る。第1電圧信号NCTRの電圧レベルは、一般的に絶対温度に比例しており、比R1/Rを選択することによって比例(scale:概算)し得る。第1電圧信号NCTRは、トランジスタ144のゲートに供給され得る。トランジスタ144のソース及びトランジスタ148のゲートは、電圧供給接地電位VSSに接続され得る。トランジスタ144のドレインは、トランジスタ146のソースに接続され得る。トランジスタ146のゲートは、供給電圧VCCに接続され得る。トランジスタ146のドレインは、トランジスタ148のドレインに接続され得る。トランジスタ150のソースは、供給電圧VCCに接続され得る。ノード152は、トランジスタ150のドレイン及びゲートと共にトランジスタ148のソースに接続されることによって形成される。第2電圧信号PCTRは、ノード152において供給され得る。第2電圧信号PCTRは、第1電圧信号NCTRのミラー信号(第1電圧信号NCTRに酷似した信号)であり得る。
図3を参照すると、回路200のブロックダイアグラムは、本発明の好適実施の形態である電圧制御発振器(VCO)を示す。回路200は、一例として、ダイナミックメモリ素子のリフレッシュ発振器(リフレッシュ回路)として実施され得る。回路200は、第2電圧信号PCTRを受け得る入力202と、第1電圧信号NCTRを受け得る入力204とを有する。回路200は、多数の反転増幅(遅延)段206a〜206nを構成し得る。一例として、反転増幅段206a〜206nは、電流枯渇反転リング発振器を形成し得る。第2電圧信号PCTR及び第1電圧信号NCTRは、遅延段(反転増幅段)206a〜206nのためのロードバイアス電圧として実施され得る。回路200は、温度に比例した周波数を有する信号(例えば、RFRSH)を発生させるために形成され得る。信号RFRSHは、メモリのリフレッシュを制御するために利用され得る。一例として、信号RFRSHは、温度変化に応じたメモリのリフレッシュ比率を変更するために利用され得る。
回路200は、ダイナミックメモリのリフレッシュ発振器として実施され得る。温度の上昇と共にメモリセルの漏泄は増加するので、本発明に従ったPTAT(絶対温度比例)電圧制御発振器が、温度上昇時により屡々メモリセルをリフレッシュするために利用され得る。本発明は、温度従属リフレッシュを供給し得るし、温度監視を必要とする適用においても用いられ得る。
図4を参照すると、メモリ素子210のブロックダイアグラムが示されている。メモリ素子210は一般的に、本発明の好適実施の形態を示す。メモリ素子210は、回路100と、回路200と、メモリセルのアレイ(配列)212とを備えて形成される。回路100は、リフレッシュ回路200を制御するために形成されている。リフレッシュ回路200は、メモリセルのアレイ212におけるリフレッシュ動作を制御するために形成され得る。一例として、回路200がメモリセルのアレイ212をリフレッシュする比率を変更するために、回路100は形成され得る。例えば、回路200が温度に依存するメモリアレイ(メモリセルのアレイ)212をリフレッシュする時に回路100は、リフレッシュの比率を変更するために形成される。
以上示し述べたように、本発明は、添付された好適実施形態を参照して説明されたが、本発明の思想及び範囲から逸脱することなくその形態及び詳細が様々になされ得ることが当業者によって理解されるであろう。例えば、Vt/Rの一定倍率に等しい電流を発生するどのような回路も、絶対温度比例電圧基準NCTRを発生し得る。
100 回路(絶対温度比例(PTAT)電圧発生回路、バイアス回路)
102 回路(第1回路)
104 回路(第2回路)
106 入力
108 入力
110 トランジスタ
112 トランジスタ
114 トランジスタ
116 トランジスタ
118 トランジスタ
120 素子
122 素子
124 素子
126 増幅器
128 ノード
130 ノード
132 ノード
140 トランジスタ
142 素子
144 トランジスタ
146 トランジスタ
148 トランジスタ
150 トランジスタ
152 ノード
A 領域
B ダイオード領域の比
I 電流
NCTR 第1電圧信号
PCTR 第2電圧信号(第3バイアス信号)
R 抵抗値
R1 抵抗値
VBIAS 第1バイアス信号(バイアス信号)
VCC 供給電圧
VREF 第2バイアス信号(基準信号)
102 回路(第1回路)
104 回路(第2回路)
106 入力
108 入力
110 トランジスタ
112 トランジスタ
114 トランジスタ
116 トランジスタ
118 トランジスタ
120 素子
122 素子
124 素子
126 増幅器
128 ノード
130 ノード
132 ノード
140 トランジスタ
142 素子
144 トランジスタ
146 トランジスタ
148 トランジスタ
150 トランジスタ
152 ノード
A 領域
B ダイオード領域の比
I 電流
NCTR 第1電圧信号
PCTR 第2電圧信号(第3バイアス信号)
R 抵抗値
R1 抵抗値
VBIAS 第1バイアス信号(バイアス信号)
VCC 供給電圧
VREF 第2バイアス信号(基準信号)
Claims (20)
- バイアス回路であって、第1バイアス信号及び第2バイアス信号を発生するために形成される第1回路を有し、上記第2バイアス信号が閾値電圧および第1抵抗によって規定され、上記第1バイアス信号及び上記第2バイアス信号及び第2抵抗に応じて第3バイアス信号を発生するために形成される第2回路を有し、上記第3バイアス信号が線型的な絶対温度比例である振幅を有するとともに、温度の変化に応じてメモリセルのリフレッシュ比率を変化させるために形成されることを特徴とするバイアス回路。
- 上記バイアス回路が、温度に比例する電圧発生器である請求項1記載の回路。
- 上記第1回路が、第1絶対温度比例(PTAT)電流を発生されるための第1電流源と、閾値電圧によって規定される第1絶対温度比例(PTAT)電流と、上記第1絶対温度比例(PTAT)電流に応じて第2絶対温度比例(PTAT)電流を発生させるために形成される第2電流源と、閾値電圧、ダイオード領域の比及び上記第1抵抗によって規定される上記第2絶対温度比例(PTAT)電流と、上記第1絶対温度比例(PTAT)電流及び上記第2絶対温度比例(PTAT)電流をイコライズするために形成される制御回路とを有して形成される請求項1記載の回路。
- 上記第2回路が、温度とともに線型的に変化する絶対温度比例(PTAT)電流を発生させるための電流源を有する請求項1記載の回路。
- 上記第3バイアス信号の振幅が、上記第2抵抗の上記第1抵抗に対する比によって規定される請求項1記載の回路。
- 上記第2バイアス信号が、バンドギャップ基準電圧を有する請求項1記載の回路。
- 上記第1回路が、複数のPMOSトランジスタを有する上記第1電流ミラーと、複数のNMOSトランジスタを有する上記第2電流ミラーと、上記第1電流ミラーに接続される上記第2電流ミラーと、上記第2電流ミラーに直接接続される上記第1ダイオードと、抵抗を通じて上記第2電流ミラーに接続される第2ダイオードとを有する請求項1記載の回路。
- 上記第2回路が更に、上記第3バイアス信号に応じて第4バイアス信号を形成するための電圧ミラーを有する請求項1記載の回路。
- 上記制御回路が、上記第1電流源及び上記第2電流源に接続されるとともに、上記第1絶対温度比例(PTAT)電流及び上記第2絶対温度比例(PTAT)電流をイコライズするために形成された演算増幅器を有する請求項3記載の回路。
- 電圧制御発振器(VCO)の温度感応バイアス生成のための回路が、第1バイアス信号及び第2バイアス信号を発生させるために形成された第1回路と、閾値電圧及び第1抵抗によって規定される上記第2バイアス信号と、上記第1バイアス信号及び上記第2バイアス信号ならびに上記第2抵抗に応じて1または複数の第3バイアス信号を発生するために形成される第2回路と、1または複数の上記第3バイアス信号が線型的に絶対温度比例(PTAT)である振幅を有し、温度にしたがってメモリセルのリフレッシュ比率を変化させることを特徴とする回路。
- 1または複数の上記第3バイアス信号が上記電圧制御発振器(VCO)の複数の遅延段にロードバイアス電圧を供給する請求項10記載の回路。
- 上記電圧制御発振器(VCO)が、温度とともに変化する周波数を有した信号を発生させるために形成される請求項10記載の回路。
- 上記周波数が、温度と共に線型的に変化する請求項12記載の回路。
- 上記周波数変化が、絶対温度に比例する請求項12記載の回路。
- メモリのリフレッシュ比率を制御するための方法であって、(A)第1バイアス信号の発生のステップと、(B)上記第1バイアス信号に応じて第2バイアス信号が発生し、上記第2バイアス信号が閾値電圧及び第1抵抗によって規定されるステップと、(C)上記第1バイアス信号及び上記第2バイアス信号ならび第2抵抗に応じて第3バイアス信号が発生し、上記第3バイアス信号が線型的に絶対温度比例(PTAT)である振幅を有し温度にしたがってメモリセルのリフレッシュ比率を変化させるために形成されるステップとを備えた絶対温度比例(PTAT)を用いたメモリのリフレッシュ比率を制御するための方法。
- 上記ステップAが、第1絶対温度比例(PTAT)電流を発生するサブステップと、第2絶対温度比例(PTAT)電流を発生するサブステップと、第1絶対温度比例(PTAT)電流および第2絶対温度比例(PTAT)電流をイコライズするために上記第1バイアス信号を調整するサブステップとを備えた請求項15記載の方法。
- 上記ステップCが、上記第1バイアス信号及び上記第2バイアス信号に応じて絶対温度比例(PTAT)電流を発生するサブステップと、上記第2抵抗を通過する上記絶対温度比例(PTAT)電流を通すサブステップとを備えた請求項15記載の方法。
- 更に、リフレッシュ比率の制御のためにメモリ回路に上記第3バイアス信号を供給するサブステップを備えた請求項15記載の方法。
- 上記の供給するサブステップが、温度と共に線型的に増加する周波数を有する信号を発生するサブステップをさらに有する請求項18記載の方法。
- 上記周波数の増加が、絶対温度に比例する請求項19記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/885,897 US6628558B2 (en) | 2001-06-20 | 2001-06-20 | Proportional to temperature voltage generator |
PCT/US2002/019546 WO2003001531A1 (en) | 2001-06-20 | 2002-06-20 | Proportional to temperature voltage generator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005509991A true JP2005509991A (ja) | 2005-04-14 |
Family
ID=25387937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003507827A Pending JP2005509991A (ja) | 2001-06-20 | 2002-06-20 | 温度比例型電圧発生器 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6628558B2 (ja) |
EP (1) | EP1417685A4 (ja) |
JP (1) | JP2005509991A (ja) |
KR (1) | KR20040012958A (ja) |
WO (1) | WO2003001531A1 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10036914A1 (de) * | 2000-07-28 | 2002-02-14 | Infineon Technologies Ag | Integrierte Schaltung mit Temperatursensor |
DE10038383C1 (de) * | 2000-08-07 | 2002-03-14 | Infineon Technologies Ag | Hochgeschwindigkeits-Lese-Stromverstärker |
FR2834343B1 (fr) * | 2001-12-28 | 2004-04-09 | St Microelectronics Sa | Detecteur thermique |
US6781907B2 (en) * | 2002-06-06 | 2004-08-24 | Micron Technology, Inc. | Temperature compensated T-RAM memory device and method |
JP2004146576A (ja) * | 2002-10-24 | 2004-05-20 | Renesas Technology Corp | 半導体温度測定回路 |
US6774666B1 (en) * | 2002-11-26 | 2004-08-10 | Xilinx, Inc. | Method and circuit for generating a constant current source insensitive to process, voltage and temperature variations |
KR100502971B1 (ko) * | 2002-12-04 | 2005-07-22 | 주식회사 코아매직 | 온도 센서를 구비한 리프레쉬 동작용 클럭발생기 |
US7118273B1 (en) | 2003-04-10 | 2006-10-10 | Transmeta Corporation | System for on-chip temperature measurement in integrated circuits |
JP4211922B2 (ja) * | 2003-06-13 | 2009-01-21 | パナソニック株式会社 | 半導体装置 |
EP1530217A2 (en) * | 2003-11-05 | 2005-05-11 | Fujitsu Limited | Semiconductor integrated circuit having temperature detector |
US7272065B2 (en) * | 2003-12-03 | 2007-09-18 | Simon Lovett | Compensated refresh oscillator |
US7733076B1 (en) * | 2004-01-08 | 2010-06-08 | Marvell International Ltd. | Dual reference current generation using a single external reference resistor |
KR100685640B1 (ko) * | 2004-03-17 | 2007-02-22 | 주식회사 하이닉스반도체 | 리프레쉬 오실레이터 |
US7099221B2 (en) | 2004-05-06 | 2006-08-29 | Micron Technology, Inc. | Memory controller method and system compensating for memory cell data losses |
US7116602B2 (en) | 2004-07-15 | 2006-10-03 | Micron Technology, Inc. | Method and system for controlling refresh to avoid memory cell data losses |
KR100684067B1 (ko) * | 2004-08-13 | 2007-02-16 | 삼성전자주식회사 | 주파수 범위 제한기능 및 온도보상 효과를 갖는 전압제어발진기 |
US6965537B1 (en) | 2004-08-31 | 2005-11-15 | Micron Technology, Inc. | Memory system and method using ECC to achieve low power refresh |
US7116588B2 (en) * | 2004-09-01 | 2006-10-03 | Micron Technology, Inc. | Low supply voltage temperature compensated reference voltage generator and method |
US7154324B1 (en) * | 2004-09-07 | 2006-12-26 | Altera Corporation | Integrated circuit delay chains |
KR100673102B1 (ko) * | 2004-09-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 온도 보상 셀프 리프레쉬 회로 |
US20060203883A1 (en) * | 2005-03-08 | 2006-09-14 | Intel Corporation | Temperature sensing |
JP4807074B2 (ja) * | 2005-12-28 | 2011-11-02 | Tdk株式会社 | 温度検出回路及び温度検出方法 |
KR100933797B1 (ko) * | 2005-12-29 | 2009-12-24 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 승압전압 레벨 감지기 |
US20080074173A1 (en) * | 2006-09-25 | 2008-03-27 | Avid Electronics Corp. | Current source circuit having a dual loop that is insensitive to supply voltage |
US7403052B1 (en) * | 2006-10-02 | 2008-07-22 | National Semiconductor Corporation | Power-on detect by measuring thermal voltage |
US7894289B2 (en) | 2006-10-11 | 2011-02-22 | Micron Technology, Inc. | Memory system and method using partial ECC to achieve low power refresh and fast access to data |
US7372748B2 (en) * | 2006-10-16 | 2008-05-13 | Sandisk Corporation | Voltage regulator in a non-volatile memory device |
US7900120B2 (en) | 2006-10-18 | 2011-03-01 | Micron Technology, Inc. | Memory system and method using ECC with flag bit to identify modified data |
US7798707B2 (en) | 2006-12-15 | 2010-09-21 | Schnaitter William N | Systems and methods for determining device temperature |
KR20110046808A (ko) * | 2009-10-29 | 2011-05-06 | 삼성전자주식회사 | 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들 |
JP5367620B2 (ja) * | 2010-03-05 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | 電流源回路および半導体装置 |
US8248880B2 (en) * | 2010-03-29 | 2012-08-21 | Micron Technology, Inc. | Voltage regulators, amplifiers, memory devices and methods |
US8638084B1 (en) | 2010-10-22 | 2014-01-28 | Xilinx, Inc. | Bandgap bias circuit compenastion using a current density range and resistive loads |
US8665029B2 (en) * | 2012-04-12 | 2014-03-04 | Himax Technologies Limited | Oscillator module and reference circuit thereof |
US9300276B2 (en) * | 2013-01-08 | 2016-03-29 | Elite Semiconductor Memory Technology Inc. | Oscillation control circuit for biasing ring oscillator by bandgap reference signal and related method |
US9325323B2 (en) * | 2014-08-30 | 2016-04-26 | Stmicroelectronics International N.V. | CMOS oscillator having stable frequency with process, temperature, and voltage variation |
US10296026B2 (en) * | 2015-10-21 | 2019-05-21 | Silicon Laboratories Inc. | Low noise reference voltage generator and load regulator |
US10243550B2 (en) * | 2017-06-16 | 2019-03-26 | Stmicroelectronics, Inc. | High voltage comparator |
IT201800001115A1 (it) * | 2018-01-16 | 2019-07-16 | St Microelectronics Srl | Un circuito oscillatore, e relativo circuito integrato |
US12020740B2 (en) * | 2018-06-26 | 2024-06-25 | Rambus Inc. | Memory device having non-uniform refresh |
CN117767923A (zh) * | 2022-09-16 | 2024-03-26 | 长鑫存储技术有限公司 | 延时电路与半导体器件 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4165642A (en) | 1978-03-22 | 1979-08-28 | Lipp Robert J | Monolithic CMOS digital temperature measurement circuit |
JPS5683888A (en) | 1979-12-11 | 1981-07-08 | Nec Corp | Memory circuit |
US4450367A (en) | 1981-12-14 | 1984-05-22 | Motorola, Inc. | Delta VBE bias current reference circuit |
JPS6061992A (ja) | 1983-09-14 | 1985-04-09 | Nec Corp | 擬似スタティックメモリ |
US4603291A (en) | 1984-06-26 | 1986-07-29 | Linear Technology Corporation | Nonlinearity correction circuit for bandgap reference |
JPS6150287A (ja) | 1984-08-20 | 1986-03-12 | Toshiba Corp | ダイナミツクメモリの自動リフレツシユ制御回路 |
FR2641626B1 (fr) | 1989-01-11 | 1991-06-14 | Sgs Thomson Microelectronics | Generateur de tension de reference stable |
US4978930A (en) | 1989-07-18 | 1990-12-18 | At&E Corporation | Low voltage VCO temperature compensation |
US5444219A (en) | 1990-09-24 | 1995-08-22 | U.S. Philips Corporation | Temperature sensing device and a temperature sensing circuit using such a device |
US5072197A (en) | 1991-01-03 | 1991-12-10 | Hewlett-Packard Company | Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations |
US5278796A (en) | 1991-04-12 | 1994-01-11 | Micron Technology, Inc. | Temperature-dependent DRAM refresh circuit |
US5168178A (en) | 1991-08-30 | 1992-12-01 | Intel Corporation | High speed NOR'ing inverting, MUX'ing and latching circuit with temperature compensated output noise control |
JPH06169237A (ja) | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
US5375093A (en) | 1992-01-21 | 1994-12-20 | Matsushita Electric Industrial Co., Ltd. | Temperature detecting circuit and dynamic random access memory device |
US5175512A (en) | 1992-02-28 | 1992-12-29 | Avasem Corporation | High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit |
JPH07141865A (ja) * | 1993-06-28 | 1995-06-02 | Mitsubishi Electric Corp | 発振回路および半導体記憶装置 |
US5392251A (en) | 1993-07-13 | 1995-02-21 | Micron Semiconductor, Inc. | Controlling dynamic memory refresh cycle time |
KR950010624B1 (ko) | 1993-07-14 | 1995-09-20 | 삼성전자주식회사 | 반도체 메모리장치의 셀프리프레시 주기조절회로 |
US5434534A (en) | 1993-11-29 | 1995-07-18 | Intel Corporation | CMOS voltage reference circuit |
US5428319A (en) | 1993-11-29 | 1995-06-27 | Motorola, Inc. | Method and apparatus for providing a modified temperature compensation signal in a TCXO circuit |
US5455801A (en) | 1994-07-15 | 1995-10-03 | Micron Semiconductor, Inc. | Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal |
US5440277A (en) | 1994-09-02 | 1995-08-08 | International Business Machines Corporation | VCO bias circuit with low supply and temperature sensitivity |
US5646518A (en) | 1994-11-18 | 1997-07-08 | Lucent Technologies Inc. | PTAT current source |
US5774013A (en) | 1995-11-30 | 1998-06-30 | Rockwell Semiconductor Systems, Inc. | Dual source for constant and PTAT current |
US5694090A (en) | 1996-04-18 | 1997-12-02 | Micron Technology, Inc. | Voltage and temperature compensated oscillator frequency stabilizer |
US6359809B1 (en) * | 1997-12-10 | 2002-03-19 | Intel Corporation | Oscillator for simultaneously generating multiple clock signals of different frequencies |
US6134167A (en) | 1998-06-04 | 2000-10-17 | Compaq Computer Corporation | Reducing power consumption in computer memory |
US6281760B1 (en) * | 1998-07-23 | 2001-08-28 | Texas Instruments Incorporated | On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory |
US6016051A (en) | 1998-09-30 | 2000-01-18 | National Semiconductor Corporation | Bandgap reference voltage circuit with PTAT current source |
US6181121B1 (en) | 1999-03-04 | 2001-01-30 | Cypress Semiconductor Corp. | Low supply voltage BICMOS self-biased bandgap reference using a current summing architecture |
US6191660B1 (en) | 1999-03-24 | 2001-02-20 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
US6198356B1 (en) | 1999-07-12 | 2001-03-06 | Nortel Networks Limited | Voltage controlled oscillator power supply and temperature compensation circuit |
US6181191B1 (en) | 1999-09-01 | 2001-01-30 | International Business Machines Corporation | Dual current source circuit with temperature coefficients of equal and opposite magnitude |
US6222399B1 (en) | 1999-11-30 | 2001-04-24 | International Business Machines Corporation | Bandgap start-up circuit |
DE10021085C1 (de) * | 2000-04-28 | 2002-02-07 | Infineon Technologies Ag | Refresh-Ansteuerschaltung für einen DRAM |
-
2001
- 2001-06-20 US US09/885,897 patent/US6628558B2/en not_active Expired - Lifetime
-
2002
- 2002-06-20 EP EP02746600A patent/EP1417685A4/en not_active Withdrawn
- 2002-06-20 KR KR10-2003-7016693A patent/KR20040012958A/ko not_active Application Discontinuation
- 2002-06-20 JP JP2003507827A patent/JP2005509991A/ja active Pending
- 2002-06-20 WO PCT/US2002/019546 patent/WO2003001531A1/en active Application Filing
-
2003
- 2003-05-07 US US10/430,971 patent/US6901022B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2003001531A1 (en) | 2003-01-03 |
US6628558B2 (en) | 2003-09-30 |
EP1417685A1 (en) | 2004-05-12 |
EP1417685A4 (en) | 2009-03-11 |
KR20040012958A (ko) | 2004-02-11 |
US20020196692A1 (en) | 2002-12-26 |
US6901022B2 (en) | 2005-05-31 |
US20030198114A1 (en) | 2003-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005509991A (ja) | 温度比例型電圧発生器 | |
US8629712B2 (en) | Operational amplifier | |
KR100957228B1 (ko) | 반도체 소자의 밴드갭 기준전압 발생회로 | |
KR100306692B1 (ko) | 안정된 출력 전압을 제공하는 기준 전압 발생 회로 | |
US20070046363A1 (en) | Method and apparatus for generating a variable output voltage from a bandgap reference | |
US7078958B2 (en) | CMOS bandgap reference with low voltage operation | |
US5796244A (en) | Bandgap reference circuit | |
US7589513B2 (en) | Reference voltage generator circuit | |
JPH04366492A (ja) | 内部電源電圧発生回路 | |
US20070080741A1 (en) | Bandgap reference voltage circuit | |
US6201436B1 (en) | Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature | |
US9753482B2 (en) | Voltage reference source and method for generating a reference voltage | |
US6956397B2 (en) | Temperature adaptive refresh clock generator for refresh operation | |
US20050093530A1 (en) | Reference voltage generator | |
JP2022072600A (ja) | 基準電圧回路 | |
TWI792988B (zh) | 電壓生成電路及半導體裝置 | |
KR100380978B1 (ko) | 기준전압 발생기 | |
JP2000163970A (ja) | バックバイアス回路 | |
JP2002151653A (ja) | 半導体集積回路装置 | |
US20070069806A1 (en) | Operational amplifier and band gap reference voltage generation circuit including the same | |
JP2001142550A (ja) | 定電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |