JP2005353867A

JP2005353867A - 半導体装置

Info

Publication number: JP2005353867A
Application number: JP2004173538A
Authority: JP
Inventors: Satoshi Miho; 諭志美保
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-06-11
Filing date: 2004-06-11
Publication date: 2005-12-22

Abstract

【課題】絶縁性の多層基板を有し、裏面キャビティ内に半導体チップを実装する構造の半導体装置において、より放熱効果を高い新規な構造を提供すること。
【解決手段】複数の絶縁体層２１〜２６を有する多層基板３０と、多層基板３０の上面に実装された電子部品８と、多層基板３０の下面に形成された裏面キャビティ３２と、裏面キャビティ３２内に実装された半導体チップ４と、多層基板３０上面の半導体チップ４に対向する位置に形成された金属部品１０と、多層基板の側面又は下面に形成された電極とを備えた半導体装置であって、多層基板３０上面の半導体チップ４に対向する位置に表面キャビティ３４を形成し、表面キャビティ３４内に金属部品１０を形成することにより、半導体チップ４から金属部品１０に至る放熱経路を短縮する。
【選択図】図１

Description

本件発明は、半導体チップが絶縁性基板に実装された半導体装置に関し、特に、絶縁性多層基板の裏面キャビティ内に半導体チップが実装された半導体装置に関する。

半導体チップを実装するために絶縁性のセラミック多層基板を用いることが知られている。このセラミック多層基板は、ガラスエポキシ等の材料から成る絶縁性基板が積層された構造を有し、各層間に電極や配線を埋め込むことによって、複数の電子部品や半導体チップを同一基板上に高密度で実装することができる。特に多層セラミック基板の下面に凹状の空洞（以下、「裏面キャビティ」）を設け、その中に半導体チップを実装すると共に、多層セラミック基板の上面にも複数の電子部品を実装することで、小型の回路モジュールを得ることができる。

しかしながら、セラミック多層基板は熱伝導率が低いため、半導体チップ等で生じた熱を効率良く外部に放出する必要がある。特に、モジュールの小型化に伴って放熱面積が減少するために、より効率の良い放熱構造が必要となる。例えば、携帯電話に用いる送信用電力増幅器（ＰＡ：Power Amplifier）は、近年小型化が進んでいるが、熱により特性が劣化するため、放熱効果の大きな構造が必須となっている。

そこでセラミック多層基板を用いた半導体装置において、放熱効果を高めるための種々の構造が提案されている。例えば、セラミック多層基板の裏面キャビティと基板上面とを結ぶサーマルビアホールを形成し、その中に熱伝導率の高い素材を埋め込むことにより、裏面キャビティ内に配置された半導体チップの放熱効率を高める手法が良く知られている（特許文献１及び２等）。また、セラミック多層基板の上面を覆う金属キャップを設け、金属キャップの中央に形成した凸部をサーマルビアホールと接続することも提案されている（特許文献１）。その他に、多層基板の裏面キャビティの内壁を部分的に熱伝導率の高い材料で置き換えることによって、半導体チップからの放熱効果を高めることも提案されている（特許文献２）

特開平１１−２５１４９７号公報特開平２００２−２８９７４７号公報

こうしたセラミック多層基板を用いた半導体装置は、小型化、高実装密度化の要求が強く、それに伴って放熱効果のより高い構造が求められている。そこで本件発明は、絶縁性の多層基板を有し、裏面キャビティ内に半導体チップを実装する構造の半導体装置において、より放熱効果を高い新規な構造を提供することを目的とする。

上記目的を達成するために、本件発明に係る半導体装置は、少なくとも２層以上の絶縁体層を有する多層基板と、前記多層基板の上面に実装された電子部品と、前記多層基板の下面に形成された裏面キャビティと、前記裏面キャビティ内に実装された半導体チップと、前記多層基板上面の前記半導体チップに対向する位置に形成された金属部品と、前記多層基板の側面又は下面に形成された電極とを備えた半導体装置であって、
前記多層基板上面の前記半導体チップに対向する位置に表面キャビティを形成し、前記表面キャビティ内に前記金属部品を形成することにより、前記半導体チップから前記金属部品に至る放熱経路を短縮したことを特徴とする。

尚、本件明細書において「下面」とは半導体装置を回路基板に実装した際の回路基板側の主面を指し、「上面」とは、その「下面」に対向する主面を指す。

多層基板を構成するガラスセラミック等の絶縁性材料は一般に熱伝導率が低いため、そのような多層基板を用いた半導体装置の放熱経路中において、多層基板を通過する部分が熱抵抗に関して支配的である。本件発明によれば、この多層基板の部分が表面キャビティの形成によって薄膜化されているため、優れた放熱効果が得られる。また、半導体装置の高さは、多層基板と放熱用金属部品の高さによって概ね決まるが、本件発明では多層基板上面の表面キャビティ内に放熱用金属部品を配置するため、表面キャビティの深さ分だけ半導体装置を低背化することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。
実施の形態１
図１は、本発明の実施の形態１に係る半導体装置を模式的に示す断面図である。本実施に形態に係る半導体装置１は、第１絶縁層２１から第６絶縁層２６まで６層が積層された多層基板３０を使用しており、多層基板３０の下面を回路基板２に固定する構造となっている。半導体装置１は、多層基板３０の下面に入出力用の電極を設けたＬＧＡ（Land Grid Array）構造でも良いし、多層基板３０の側面に電極を設けた端面電極構造でも良い。多層基板３０の下面の略中央部には、凹状の空洞である裏面キャビティ３２が形成されており、半導体チップ４が実装されている。裏面キャビティ３２は、例えば第５絶縁層２５及び第６絶縁層２６に矩形の貫通孔を形成することによって構成することができる。また、裏面キャビティ３２内の半導体チップ４は、半導体集積回路を有しており、その入出力端子は多層基板３０に形成された電極（図示せず）とワイヤ６によって接続されている。一方、多層基板３０の上面には、チップコンデンサやチップ抵抗等の電子部品８が複数個実装されている。

本実施の形態に係る半導体装置の放熱構造は次のようになっている。まず、多層基板３０上面の半導体チップ４に対向する領域には凹状の空洞である表面キャビティ３４が形成されている。表面キャビティ３４は、例えば、図２に示すように第１絶縁層２１及び第２絶縁層２２に略矩形の貫通孔を開けることによって構成することができる。表面キャビティ３４内に放熱用の金属ブロック１０が配置されており、その上面が金属キャップ１２に接続されている。金属キャップ１２は、電子部品８等を保護すると共に、金属ブロック１０と共に半導体チップ４からの熱を放熱する放熱用金属部品としての役割を果たす。即ち、金属ブロック１０が金属部品の支柱部に該当し、金属キャップ１２がキャップ部に該当する。また、裏面キャビティ３２と表面キャビティ３４は、第３絶縁層２３及び第４絶縁層２４に設けられてサーマルビアホール１４を介して接続されており、このサーマルビアホール１４にはＣｕ、Ａｇ、Ａｕ等の熱伝導率の高い材料が埋め込まれている。半導体チップ４で発生した熱は、主として、サーマルビアホール１４とその周囲の多層基板３０を通じて金属ブロック１０に伝わり、さらに金属キャップ１２に伝わって大気中に放出される。金属キャップ１２は、半導体装置全体に広げることができるため、放熱面積は広い。また、金属キャップ１２を半導体装置の端面電極等を介して回路基板と接続すれば、回路基板へも放熱することができる。

尚、半導体チップ４と裏面キャビティ３２の底面（＝第４絶縁層２４の下面）の間にＡｇ等の金属から成るメタライズ層（図示せず）を形成しても良い。同様に、金属ブロック１０と表面キャビティ３４の底面（＝第３絶縁層２３の上面）との間にメタライズ層（図示せず）を形成しても良い。その場合、金属ブロック１０とメタライズ層の間で半田付け等をしておくことが好ましい。当然ながら、これらメタライズ層は、サーマルビアホール１４内の熱伝導材料と熱的に良好な接触するように形成することが好ましい。これらメタライズ層を形成することにより、半導体チップ４や金属ブロック１０の固定が容易になると共に、半導体チップ４から金属ブロック１０までの熱伝導が促進される。

本実施の形態によれば、金属ブロック１０を介した放熱経路において熱伝導率が最も低い多層基板３０の部分が表面キャビティ３４の形成によって薄膜化されているため、優れた放熱効果が得られる。即ち、多層基板３０を構成するガラスセラミック等の絶縁性材料は一般に熱伝導率が低いため、多層基板３０を通過する部分が放熱経路全体の熱抵抗に対して支配的であるところ、本実施の形態によれば多層基板３０を通過する部分が薄膜化されるため、放熱経路全体の熱抵抗を顕著に減少させることができる。

尚、多層基板３０にサーマルビアホール１４を形成することによっても多層基板３０を通過する部分の熱抵抗はある程度下がるが、その手法のみによって熱抵抗をさらに下げようとするとパッケージに熱歪みが生じる。即ち、サーマルビアホール１４は、その内部に熱伝導率の高い金属材料を埋め込むことで熱抵抗を下げようとするものであるが、多層基板３０を構成するガラスセラミック等とサーマルビアホール１４内の金属材料の間には比較的大きな熱膨張係数の差が存在する。このためサーマルビアホール１４の径を大きくしたり、サーマルビアホール１４の数を増やす等して熱抵抗の低減を図った場合、多層基板３０とサーマルビアホール内の金属との間に生じる熱歪みも大きくなってしまい、パッケージの信頼性が低下してしまう。

本実施の形態では、多層基板３０の上面に表面キャビティ３４を形成することによって放熱経路にある多層基板３０自身を薄膜化するため、熱歪み等の悪影響を与えることなく熱抵抗を低減できる。また、多層基板３０の上面に表面キャビティ３４を形成すれば、半導体装置全体を低背化できるという効果も得られる。即ち、半導体装置の高さは、多層基板３０と金属ブロック１０の高さによって概ね決まるが、本件発明では多層基板３０上面の表面キャビティ３４内に金属ブロック１０の底部を挿入するため、表面キャビティ３４の深さ分だけ半導体装置を低背化できる。このように、多層基板３０の上面に設けた表面キャビティ３４は、その深さ分だけ放熱経路長を短縮すると共に、半導体装置全体の低背化を達成するものであり、半導体装置の小型化と放熱性の向上に同時に寄与するものである。

尚、半導体装置の上面から見て、表面キャビティ３４の面積は、裏面キャビティ３２よりも狭く、金属ブロック１０の底面よりも広いことが好ましい。表面キャビティ３４を裏面キャビティよりも狭くするのは、表面キャビティ３４が広すぎるとパッケージ全体の機械的強度が低下する場合があるからである。裏面キャビティ３２は半導体チップ４にワイヤ６を張る等して実装できるだけの面積が必要であるが、表面キャビティ３４は金属ブロック１０を設置できるだけの面積があれば良い。また、表面キャビティ３４を金属ブロック１０の底面よりも広くする（好ましくは両者の側面に隙間を持たせる）のは、金属ブロック１０の設置を容易にすると共に金属ブロック１０と多層基板３０の熱膨張係数差による歪みの発生を抑制するためである。尚、金属ブロック１０は半導体チップ４の熱を円滑に伝達できるだけの面積があれば良いため、金属ブロック１０の底面は半導体チップ４と同じか、それよりもやや広い面積があれば足りる。

本実施の形態に用いる多層基板は、絶縁性の基板を積層したものであれば良く種々のものを用いることができる。中でもホウ珪酸鉛ガラス系材料のガラスセラミック基板を用いることが好ましい。ガラスセラミックを用いれば、低コストであり、また配線材料にＡｕ、Ａｇ、Ｃｕ等の比較的融点の低い材料を用いることができる。また、熱膨張係数がシリコンに比較的近いため、実装する半導体チップや電子部品がシリコン基板上に形成されている場合に特に有利である。さらに、ガラスセラミックは誘電率が低く、信号伝達の観点からも有利である。多層基板３０は、適宜電極、配線、メタライズペースト、ビア、貫通穴等を形成したセラミックグリーンシートを多層積み重ね、焼結一体化した後、裁断することによって製造できる。また、多層基板３０内の各絶縁層の厚さは、目的に応じて適宜設定すれば良いが、例えば第１〜第４絶縁層を１００〜１５０μｍ、第５〜第６絶縁層を２００〜２５０μｍ程度にすることができる。尚、多層基板を構成する絶縁層の層数は６層に限定されず、目的に応じて適宜変更することができる。

多層基板３０の裏面キャビティ３２への半導体チップ４の固定は、Ａｕ−Ｓｎ等の低融点の共晶材やＡｇペースト等によって行うことができる。裏面キャビティ３２に固定した半導体チップ４は、ワイヤ６によって多層基板３０内に設けられた電極に接続される。尚、ワイヤボンディングを容易に行えるように、裏面キャビティ３２の側面が段状となるように各絶縁層に形成する貫通孔の大きさを変えても良い。また、半導体チップ４を、ワイヤを用いずにフリップチップ実装しても良い。実装した半導体チップ４は、エポキシ樹脂等の封止樹脂やシールキャップによって封止することが好ましい。

また、多層基板３０の上面への電子部品８の固定は、半田ペースト等によって行うことができる。例えば、多層基板３０の上面に形成した電子部品用の電極に半田ペーストを塗布し、電子部品８を載置した後にリフローして半田付けをすることができる。

金属キャップ１２は、加工が容易で熱伝導率の高い材料であれば特に限定されないが、例えばＣｕ、Ａｌ、ＳＵＳ、洋白等を用いることが好ましい。金属キャップ１２は、金属ブロック１０の上面と半田付け等によって固着しておくことが好ましい。これによって金属キャップ１２の位置を固定すると共に、金属ブロック１０と金属キャップ１２の間の熱伝導を良好にすることができる。また、金属キャップ１２の側面を多層基板３０の側面に設けた接地電極（＝端面電極）と固着しておけば、さらに放熱効率が高まり、また半導体チップ４の電位も一層安定する。一方、金属ブロックは、熱伝導率の高い金属であれば特に限定されないが、例えばＣｕ、Ａｌ、Ａｇ、Ａｕ等を用いることが好ましい。

実施の形態２
半導体装置を小型化するためには、金属キャップに代えて封止樹脂によって封止することが有利である。そこで本実施の形態では、金属キャップに代えて封止樹脂を用いた例について説明する。下記に説明する点を除いては、実施の形態１と同様である。

図３は、本実施の形態に係る半導体装置を模式的に示す断面図である。図３に示すように、本実施に形態に係る半導体装置１は、多層基板３０の下面の略中央部に裏面キャビティ３２が形成されており、その内部に半導体チップ４が実装されている。一方、多層基板３０の上面には、チップコンデンサやチップ抵抗等の電子部品８が複数個実装されている。また、多層基板３０上面の半導体チップ４に対向する領域には凹状の空洞である表面キャビティ３４が形成されており、その内部に放熱用の金属ブロック１０が配置されている。裏面キャビティ３２と表面キャビティ３４は、多層基板３０に設けられたサーマルビアホール１４を介して接続されており、このサーマルビアホール１４にはＣｕ、Ａｇ、Ａｕ等の熱伝導率の高い材料が埋め込まれている。また、多層基板３０の上面は、金属ブロック１０の上面を除いてエポキシ樹脂等の封止樹脂１６によって覆われている。封止樹脂１６は、電子部品８等を外部の水分等から保護する役割を果たす。

半導体チップ４で発生した熱は、主として、サーマルビアホール１４とその周囲の多層基板３０を通じて金属ブロック１０に伝わり半導体ブロック１０の表面から大気中に放散される。本実施の形態によれば、金属ブロック１０を介した放熱経路において熱伝導率が最も低い多層基板３０の部分が表面キャビティ３４の形成によって薄膜化されているため、優れた放熱効果が得られる。また、金属ブロック１０の表面は封止樹脂１６から露出しているため、金属ブロック１０から大気への放熱も効率良く行うことができる。

尚、本実施の形態において封止樹脂１６は必ずしも金属ブロック１０と同じ高さで形成されていなくても良い。例えば、封止樹脂１６の高さを金属ブロック１０よりも低くして、金属ブロック１０が大気と接触する面積を増やしても良い。また逆に、封止樹脂１６を金属ブロック１０よりも高くして、半導体装置を取り扱う際に金属ブロック１０に力が加わらないようにしても良い。また、金属ブロック１０の形状は、円柱状や四角柱には限られない。例えば、金属ブロック１０において、大気に接する上面の面積を多層基板３０に接する底面よりも広くしても良く、そうすれば放熱効率が一層高くなる。例えば、金属ブロック１０を逆向きの裁頭円錐形状や逆向きの裁頭四角錐形状としても良い。

実施の形態３
図４は、実施の形態３に係る半導体装置を模式的に示す断面図である。本実施の形態では、実施の形態２の金属ブロック１０の上面に放熱板１１を接続する。放熱板１１は金属ブロック１０よりも広面積とし、封止樹脂１６の上面に被さるような傘状に形成することが好ましい。その他の点は実施の形態２と同様である。半導体チップ４で発生した熱は、主として、サーマルビアホール１４とその周囲の多層基板３０を通じて金属ブロック１０と放熱板１１に伝わり、放熱板１１の表面から大気中に放散される。即ち、金属ブロック１０と放熱板１１は一体となって放熱用の金属部品を構成し、金属ブロック１０が支柱部、放熱板１１が傘状部に相当する。金属ブロック１０の上に金属ブロック１０よりも広面積の放熱板１１を接続することにより、半導体チップ４の放熱が一層良好となる。

放熱板１１の構成材料は、熱伝導率の高い材料であれば特に限定されないが、例えばＣｕ、Ａｌ、Ａｇ、Ａｕ等を用いることが好ましい。放熱板１１と金属ブロック１０の上面は半田等によって固着することができる。また、放熱板１１と金属ブロック１０が一体に形成されていても良い。

図１は、本件発明の実施の形態１に係る半導体装置を模式的に示す断面図である。図２は、本件発明の実施の形態１に係る半導体装置における多層基板の形状を模式的に示す斜視図である。図３は、本件発明の実施の形態２に係る半導体装置を模式的に示す断面図である。図４は、本件発明の実施の形態３に係る半導体装置を模式的に示す断面図である。

符号の説明

４半導体チップ、８電子部品、１０電子ブロック、１２金属キャップ、３０多層基板、３２裏面キャビティ、３４表面キャビティ。

Claims

少なくとも２層以上の絶縁体層を有する多層基板と、前記多層基板の上面に実装された電子部品と、前記多層基板の下面に形成された裏面キャビティと、前記裏面キャビティ内に実装された半導体チップと、前記多層基板上面の前記半導体チップに対向する位置に形成された金属部品と、前記多層基板の側面又は下面に形成された電極とを備えた半導体装置であって、
前記多層基板上面の前記半導体チップに対向する位置に表面キャビティを形成し、前記表面キャビティ内に前記金属部品を形成することにより、前記半導体チップから前記金属部品に至る放熱経路を短縮したことを特徴とする半導体装置。
前記金属部品が、前記表面キャビティ内に配置された支柱部と、前記支柱部の上面に接続して前記半導体装置の上面全体を覆うキャップ部とを有することを特徴とする請求項１に記載の半導体装置。
前記半導体装置の上面に実装された前記電子部品が封止樹脂によって覆われ、前記金属部品の上面は前記封止樹脂から露出していることを特徴とする請求項１に記載の半導体装置。
前記金属部品の前記封止樹脂から露出している上面が、前記多層基板との接触面である下面よりも広面積であることを特徴とする請求項３に記載の半導体装置。
前記金属部品が、前記上側キャビティ内に配置された支柱部と、前記支柱部の上面に接続した傘状部とを有することを特徴とする請求項４に記載の半導体装置。