JP2005353713A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005353713A JP2005353713A JP2004170757A JP2004170757A JP2005353713A JP 2005353713 A JP2005353713 A JP 2005353713A JP 2004170757 A JP2004170757 A JP 2004170757A JP 2004170757 A JP2004170757 A JP 2004170757A JP 2005353713 A JP2005353713 A JP 2005353713A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor chip
- semiconductor
- semiconductor device
- electromagnetic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
- H01L2224/49176—Wire connectors having the same loop shape and height
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 本発明は、外部の電気回路装置の誤作動の原因となるEMIノイズを効果的に排除し、容易に製造可能な、軽量で小型化された信頼性の高い半導体装置を提供することを目的とする。
【解決手段】 本発明の半導体装置は、半導体チップ、該半導体チップが実装される第1の端子、および該半導体チップが配線用金属ワイヤを介して電気的に接続される少なくとも1つの第2の端子を備えた半導体装置において、前記第1の端子の両側に配設された一対の接地端子と、前記一対の接地端子を電気的に接続し、前記半導体素子の上方において延伸する少なくとも1つの電磁波遮蔽用金属ワイヤと、前記電磁波遮蔽用金属ワイヤおよび前記半導体素子の間に充填された絶縁材料からなるモールド樹脂と、を有する。
【選択図】図1
【解決手段】 本発明の半導体装置は、半導体チップ、該半導体チップが実装される第1の端子、および該半導体チップが配線用金属ワイヤを介して電気的に接続される少なくとも1つの第2の端子を備えた半導体装置において、前記第1の端子の両側に配設された一対の接地端子と、前記一対の接地端子を電気的に接続し、前記半導体素子の上方において延伸する少なくとも1つの電磁波遮蔽用金属ワイヤと、前記電磁波遮蔽用金属ワイヤおよび前記半導体素子の間に充填された絶縁材料からなるモールド樹脂と、を有する。
【選択図】図1
Description
近年、パワーモジュールなどの電力半導体装置は、より大きな電流をより高速でスイッチング制御できるように研究開発が進められている。これに伴い、パワーモジュールから放射される不要な電磁ノイズ(以下、「EMIノイズ」という。)により、周辺の電子機器が誤作動を起こすという問題がより顕在化しつつある。加えて、人体がEMIノイズにより悪影響を受ける可能性があるという報告もある。そのためEMIノイズは、さまざまな規格で規制の対象となっている。
そこで、パワーモジュールなどの電力半導体装置をアセンブリするメーカは、電子機器がEMIノイズの影響を受けないためのイミュニティ対策を施す一方、パワーモジュールの製造メーカは、パワーモジュールからのEMIノイズをいかにして低減させるかのエミッション対策に莫大な費用と労力を傾注している。
そこで、パワーモジュールなどの電力半導体装置をアセンブリするメーカは、電子機器がEMIノイズの影響を受けないためのイミュニティ対策を施す一方、パワーモジュールの製造メーカは、パワーモジュールからのEMIノイズをいかにして低減させるかのエミッション対策に莫大な費用と労力を傾注している。
これまでのエミッション対策の一例として、接地電位を有する導電体ケース(カバー)を、モールド成型されたパワーモジュールの周辺に隣接して配置することにより、EMIノイズを低減するように試みられていた。このとき、EMIノイズを極力小さくするためには、導電体ケースをパワーモジュールにできるだけ接近して配置することが好ましい。しかし一方、パッケージ樹脂から延びるリードフレームなどの外部端子と導電体ケースの間には、絶縁距離以上の距離を設けることが各種安全規格(例えば、欧州統一規格EN60950(ICE950)やUL規格)で規定されている。例えば、使用電圧251V〜600Vでプラスチック材料のCTI(比較炭化導電指数)が600の場合、使用環境の汚染度合が2(通常事務室内の環境)においてEN60950で規定された強化絶縁を実現するためには、6.4mmの絶縁距離が必要とされる。ところが、外部端子から導電体ケースまでに6.4mmの間隙があれば、EMIノイズは、導電体ケースに吸収されることなく、この間隙から容易に漏れてしまう。すなわち、パワーモジュールの周囲に導電体ケースを配置してエミッション対策を行う場合、外部端子と導電体ケースの間の絶縁距離において、相反する2つの条件を同時に満足させなければならない。
これに対処すべく、従来式の電力半導体装置によれば、接地された導電体ケースを半導体チップに隣接してパッケージ樹脂に内蔵し、導電体ケースと半導体チップの間にもパッケージ樹脂などの高誘電率を有する絶縁材料を充填することにより、絶縁距離を極力小さくするとともに、EMIノイズを低減するように提案されてきた。具体的には、特開平9−130082号は、上部が平らなシールド板2が内蔵された半導体装置を開示している。また、特開2000−77575号は、板状の放熱体32がダイ22の上方を覆うように配置された半導体装置を教示している。
特開平9−130082号公報
特開2000−77575号公報
しかしながら、板状のEMIノイズ遮蔽用シールド材を樹脂モールド内に内蔵するとき、高い粘性を有する硬化前のトランスファモールド樹脂を、半導体チップとシールド材の間に均一にかつ十分に充填することは容易ではなかった。すなわち、板状のシールド材と半導体チップの間には、モールド樹脂が充填されない領域(気泡またはボイド)が形成されることが多かった。板状シールド材と半導体チップの間に気泡が形成されると、気泡の熱膨張係数が周囲のモールド樹脂に比して実質的に大きいため、使用中に半導体チップから生じる熱により、モールド樹脂がストレスを受け、クラックを生じる。さらに、接地された板状シールド材と高電圧を有する半導体チップの間において気泡が形成されると、その間の絶縁抵抗が小さくなり、放電が生じ、半導体装置が破壊される虞さえ生じる。このように、板状シールド材と半導体チップの間に気泡が形成されると、半導体装置の安全性および信頼性が著しく損なわれる。
そこで本発明は、EMIノイズ遮断用の導電体と半導体チップの間に気泡を形成することなく、EMIノイズを遮断することができる半導体装置を提供することを目的とする。さらに本発明は、EMIノイズ遮断用の導電体を簡便な手法で製造加工できる半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体チップ、該半導体チップが実装される第1の端子、および該半導体チップが配線用金属ワイヤを介して電気的に接続される少なくとも1つの第2の端子を備えた半導体装置において、前記第1の端子の両側に配設された一対の接地端子と、前記一対の接地端子を電気的に接続し、前記半導体素子の上方において延伸する少なくとも1つの電磁波遮蔽用金属ワイヤと、前記電磁波遮蔽用金属ワイヤおよび前記半導体素子の間に充填された絶縁材料からなるモールド樹脂と、を有する。
本発明によれば、外部の電気回路装置の誤作動の原因となるEMIノイズを効果的に排除し、容易に製造可能な、軽量で小型化された信頼性の高い半導体装置を実現することができる。
以下、添付図面を参照しながら、本発明に係る半導体装置の実施の形態を説明する。各実施の形態の説明において、理解を容易にするために方向を表す用語(例えば、「X方向」、「Y方向」、および「Z方向」など)を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。
実施の形態1.
図1ないし図3を参照しながら、本発明に係るパワーモジュール(電力半導体装置)の実施の形態1について以下に説明する。図1に示すパワーモジュール1は、概略、IGBTチップなどの半導体チップ10と、X方向に延びる端子(コレクタ端子20、エミッタ端子22、ゲート端子24、および接地された一対の接地端子26,28を含む)と、を有する。半導体チップ10は、半田などの導電性接着材(図示せず)を介して、コレクタ端子20のダイボンド領域21上に実装される。また半導体チップ10は、エミッタ電極12およびゲート電極14を有し、これらは、X方向に延びる配線用アルミワイヤ30,32を介して、それぞれエミッタ端子22およびゲート端子24に接続される。
図1ないし図3を参照しながら、本発明に係るパワーモジュール(電力半導体装置)の実施の形態1について以下に説明する。図1に示すパワーモジュール1は、概略、IGBTチップなどの半導体チップ10と、X方向に延びる端子(コレクタ端子20、エミッタ端子22、ゲート端子24、および接地された一対の接地端子26,28を含む)と、を有する。半導体チップ10は、半田などの導電性接着材(図示せず)を介して、コレクタ端子20のダイボンド領域21上に実装される。また半導体チップ10は、エミッタ電極12およびゲート電極14を有し、これらは、X方向に延びる配線用アルミワイヤ30,32を介して、それぞれエミッタ端子22およびゲート端子24に接続される。
各端子20〜28は、フレームタイプの半導体装置の場合、導電性リードフレームであるが、基板タイプの半導体装置のように、絶縁基板上に形成された導電性プリント配線であってもよい。以下の説明において、本発明がフレームタイプの半導体装置1に適用された実施の形態について説明および図示するが、本発明は、任意の形態を有する半導体装置に適用可能であって、半導体装置のタイプにより限定して解釈されるべきではない。
本発明による実施の形態1のパワーモジュール1によれば、コレクタ端子20が一対の接地端子26,28の間に配設されるとともに、半導体チップ10の上方において図示のY方向に延伸する少なくとも1つの(好適には複数の)電磁波遮蔽用アルミワイヤ40がそれぞれの接地端子26,28にワイヤボンディングされる。各電磁波遮蔽用アルミワイヤ40は、半導体チップ10および配線用アルミワイヤ30,32と離間し、半導体チップ10のみならず、配線用アルミワイヤ30,32の上方にも延伸することが好ましい。
電磁波遮蔽用アルミワイヤ40は、配線用アルミワイヤ30,32を形成するワイヤボンダと同じワイヤボンダを用いてワイヤボンディングされるので、極めて容易に製造加工できる。したがって、両者のアルミワイヤ30,32,40の径および材質は、同じであるが、別のワイヤボンダを用いて互いに異なるように加工してもよい。
半導体チップ10、各端子20〜28、各配線用アルミワイヤ30,32、および各電磁波遮蔽用アルミワイヤ40は、図2および図3に示すように、絶縁材料からなるモールド樹脂50で包囲されるように、モールド成型される。このとき、電磁波遮蔽用アルミワイヤ40の径が十分に小さいので、配線用アルミワイヤ30,32と電磁波遮蔽用アルミワイヤ40の間にも、モールド樹脂50を均一かつ十分に充填することができる(図2および図3において、図面を分かりやすくするために、モールド樹脂50のハッチングを省略した。)。すなわち、注入されたモールド樹脂50が、容易にかつ確実に、電磁波遮蔽用アルミワイヤ40と半導体チップ10(および配線用アルミワイヤ30,32)との間に入り込むことができ、気泡またはボイドの形成を防止することができる。
このように構成されたパワーモジュール1において、接地された電磁波遮蔽用アルミワイヤ40は、高速スイッチング動作を行う半導体チップ10および配線用アルミワイヤ30,32の上方に延伸し、これらから上方に放射されるEMIノイズを効果的に吸収・除去することができる。またパワーモジュール1は、通常、熱伝導率の高い金属製の冷却フィン(図示せず)上に取り付けられるため、半導体チップ10および配線用アルミワイヤ30,32から下方に放射されるEMIノイズは、この冷却フィンにより吸収・遮蔽される。こうして、外部の電気回路装置をEMIノイズから効率的に保護し、誤動作することを防止することができる。
また、高誘電率を有する絶縁材料からなるモールド樹脂が電磁波遮蔽用アルミワイヤ40と半導体チップ10(および配線用アルミワイヤ30,32)との間において確実に充填されるので、両者のアルミワイヤ30,32,40の間の絶縁距離を極力小さくして、半導体装置1全体を小型化するとともに、気泡またはボイドを排除できるので、樹脂クラックが発生しにくい信頼性の高い半導体装置1を実現することができる。
さらに、電磁波遮蔽用アルミワイヤ40および配線用アルミワイヤ30,32は、同一のワイヤボンダを用いてワイヤボンディングすることができるので、特別の構成部品を要することなく、簡便にEMIノイズのエミッション対策を講じることができる。加えて、電磁波遮蔽用アルミワイヤ40は軽量であるので、電磁波遮蔽用アルミワイヤ40を追加しても重量の増大を極力避けることができる。
さらに、電磁波遮蔽用アルミワイヤ40および配線用アルミワイヤ30,32は、同一のワイヤボンダを用いてワイヤボンディングすることができるので、特別の構成部品を要することなく、簡便にEMIノイズのエミッション対策を講じることができる。加えて、電磁波遮蔽用アルミワイヤ40は軽量であるので、電磁波遮蔽用アルミワイヤ40を追加しても重量の増大を極力避けることができる。
実施の形態2.
図4ないし図7を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態2について以下に説明する。実施の形態2のパワーモジュール2は、複数の電磁波遮蔽用アルミワイヤの代わりに電磁波遮蔽用導電体を用いた点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
図4ないし図7を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態2について以下に説明する。実施の形態2のパワーモジュール2は、複数の電磁波遮蔽用アルミワイヤの代わりに電磁波遮蔽用導電体を用いた点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態2の電磁波遮蔽用導電体60は、複数の貫通孔62を有する金属板を逆U字状に折り曲げて形成され、折り曲げられた端部においてフランジ64,66を有する。図4に示す貫通孔62は、円形状であるが、例えば、四角形、六角形、八角形などの多角形を含む任意の形状であってもよい。
実施の形態1と同様、半導体チップ10をダイボンド領域21上に実装し、配線用アルミワイヤ30,32をワイヤボンディングした後、半田などの導電性接着材を用いて、電磁波遮蔽用導電体60のフランジ64,66を一対の接地端子26,28に電気的に接続する。電磁波遮蔽用導電体60は、半導体チップ10および配線用アルミワイヤ30,32の上方に配設される。
その後、同様に、絶縁材料からなるモールド樹脂50が半導体チップ10、各端子20〜28、各配線用アルミワイヤ30,32、および電磁波遮蔽用導電体60を覆うように、モールド樹脂50でモールド成型される。
このとき、電磁波遮蔽用導電体60は、複数の貫通孔62を有するので、電磁波遮蔽用導電体60と半導体チップ10(配線用アルミワイヤ30,32を含む)の間において、注入される未硬化モールド樹脂50が容易にかつ確実に入り込み、気泡またはボイドの形成を防止することができる。
換言すると、気泡またはボイドが形成されないように、かつより効果的にEMIノイズを排除できるように、電磁波遮蔽用導電体60の貫通孔62の寸法または個数を自在に選択することができる。
このとき、電磁波遮蔽用導電体60は、複数の貫通孔62を有するので、電磁波遮蔽用導電体60と半導体チップ10(配線用アルミワイヤ30,32を含む)の間において、注入される未硬化モールド樹脂50が容易にかつ確実に入り込み、気泡またはボイドの形成を防止することができる。
換言すると、気泡またはボイドが形成されないように、かつより効果的にEMIノイズを排除できるように、電磁波遮蔽用導電体60の貫通孔62の寸法または個数を自在に選択することができる。
このように、接地された電磁波遮蔽用導電体60は、半導体チップ10および配線用アルミワイヤ30,32から放射されるEMIノイズを効果的に吸収・除去し、外部の電気回路が誤動作することを防止できる。
また、電磁波遮蔽用アルミワイヤ40と半導体チップ10(および配線用アルミワイヤ30,32)との間において、モールド樹脂が確実に充填されるので、両者のアルミワイヤ30,32,40の間の絶縁距離を極力小さくして、パワーモジュール2全体を小型化するとともに、気泡またはボイドを排除できるので、樹脂クラックが発生しにくい信頼性の高いパワーモジュール2を実現することができる。
また、電磁波遮蔽用アルミワイヤ40と半導体チップ10(および配線用アルミワイヤ30,32)との間において、モールド樹脂が確実に充填されるので、両者のアルミワイヤ30,32,40の間の絶縁距離を極力小さくして、パワーモジュール2全体を小型化するとともに、気泡またはボイドを排除できるので、樹脂クラックが発生しにくい信頼性の高いパワーモジュール2を実現することができる。
変形例1.
図7に示す変形例1によるパワーモジュール2は、端子一体式電磁波遮蔽用導電体70を有し、これは、一対の端子部72,74と、その間に延伸し複数の貫通孔を含む本体部76と、を有する。半導体チップ10および配線用アルミワイヤ30,32を本体部76の下方に配置した後、これらを包囲するようにモールド成型する。変形例1の端子一体式電磁波遮蔽用導電体70の本体部76は、実施の形態2の電磁波遮蔽用導電体60と同様、複数の貫通孔を有するので、本体部76と半導体チップ10(および配線用アルミワイヤ30,32)との間において、気泡またはボイドが形成されることなく、モールド樹脂が確実に充填される。
図7に示す変形例1によるパワーモジュール2は、端子一体式電磁波遮蔽用導電体70を有し、これは、一対の端子部72,74と、その間に延伸し複数の貫通孔を含む本体部76と、を有する。半導体チップ10および配線用アルミワイヤ30,32を本体部76の下方に配置した後、これらを包囲するようにモールド成型する。変形例1の端子一体式電磁波遮蔽用導電体70の本体部76は、実施の形態2の電磁波遮蔽用導電体60と同様、複数の貫通孔を有するので、本体部76と半導体チップ10(および配線用アルミワイヤ30,32)との間において、気泡またはボイドが形成されることなく、モールド樹脂が確実に充填される。
このように構成された端子一体式電磁波遮蔽用導電体70によれば、実施の形態2の電磁波遮蔽用導電体60と同様の効果を実現することができる。さらに、端子一体式電磁波遮蔽用導電体70によれば、端子部72,74(接地端子26,28に相当)と本体部76(実施の形態2の電磁波遮蔽用導電体60に相当)を電気的に接続する必要がないので、製造工程が簡略化され、製造コストを低減することができる。
変形例2.
図8に示す変形例1によるパワーモジュール2は、複数の貫通孔62を有する電磁波遮蔽用導電体60の代わりに、金属線を網目状に織り込んで形成された網目状電磁波遮蔽用導電体80を有する。
図8に示す変形例1によるパワーモジュール2は、複数の貫通孔62を有する電磁波遮蔽用導電体60の代わりに、金属線を網目状に織り込んで形成された網目状電磁波遮蔽用導電体80を有する。
変形例2の網目状電磁波遮蔽用導電体80によれば、実施の形態2と同様の効果を得ることができる上に、実施の形態2に比べて、網目状電磁波遮蔽用導電体80ひいては半導体装置2の重量を軽減することができる。
1 パワーモジュール(半導体装置)、10 半導体チップ、12 エミッタ電極、14 ゲート電極、20 コレクタ端子、21 ダイボンド領域、22 エミッタ端子、24 ゲート端子、26,28 接地端子、30,32 配線用アルミワイヤ、40 電磁波遮蔽用アルミワイヤ、50 モールド樹脂、60 電磁波遮蔽用導電体、62 貫通孔、64,66 フランジ、70 端子一体式電磁波遮蔽用導電体、72,74 端子部、76 本体部、80 網目状電磁波遮蔽用導電体。
Claims (6)
- 半導体チップ、該半導体チップが実装される第1の端子、および該半導体チップが配線用金属ワイヤを介して電気的に接続される少なくとも1つの第2の端子を備えた半導体装置において、
前記第1の端子の両側に配設された一対の接地端子と、
前記一対の接地端子を電気的に接続し、前記半導体素子の上方において延伸する少なくとも1つの電磁波遮蔽用金属ワイヤと、
前記電磁波遮蔽用金属ワイヤおよび前記半導体素子の間に充填された絶縁材料からなるモールド樹脂と、を有することを特徴とする半導体装置。 - 前記電磁波遮蔽用金属ワイヤは、配線用金属ワイヤの上方にも延伸することを特徴とする請求項1に記載の半導体装置。
- 半導体チップ、該半導体チップが実装される第1の端子、および該半導体チップが配線用金属ワイヤを介して電気的に接続される少なくとも1つの第2の端子を備えた半導体装置において、
前記第1の端子の両側に配設された一対の接地端子と、
複数の貫通孔または網目を有する電磁波遮蔽用導電体であって、前記一対の接地端子を電気的に接続し、前記半導体素子の上方において配設される電磁波遮蔽用導電体と、
前記電磁波遮蔽用導電体および前記半導体素子の間に充填された絶縁材料からなるモールド樹脂と、を有することを特徴とする半導体装置。 - 半導体チップ、該半導体チップが実装される第1の端子、および該半導体チップが配線用金属ワイヤを介して電気的に接続される少なくとも1つの第2の端子を備えた半導体装置において、
一対の端子部とその間に配設された本体部とを含む端子一体式電磁波遮蔽用導電体であって、前記半導体素子が該本体部の下方でかつ該一対の端子部の間に配置される端子一体式電磁波遮蔽用導電体と、
前記本体部および前記半導体素子の間に充填された絶縁材料からなるモールド樹脂と、を有することを特徴とする半導体装置。 - 前記本体部は、複数の貫通孔または網目を有することを特徴とする請求項4に記載の半導体装置。
- 前記電磁波遮蔽用導電体は、配線用金属ワイヤの上方において延伸することを特徴とする請求項3ないし5のいずれか一に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170757A JP2005353713A (ja) | 2004-06-09 | 2004-06-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170757A JP2005353713A (ja) | 2004-06-09 | 2004-06-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005353713A true JP2005353713A (ja) | 2005-12-22 |
Family
ID=35587941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004170757A Pending JP2005353713A (ja) | 2004-06-09 | 2004-06-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005353713A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102891128A (zh) * | 2011-07-20 | 2013-01-23 | 株式会社东芝 | 半导体存储装置 |
CN103295987A (zh) * | 2012-02-29 | 2013-09-11 | 株式会社东芝 | 半导体存储卡 |
JP2017084898A (ja) * | 2015-10-26 | 2017-05-18 | 株式会社村田製作所 | 高周波モジュール |
US9736925B2 (en) | 2014-01-31 | 2017-08-15 | Stmicroelectronics S.R.L. | Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof |
US10658304B2 (en) | 2017-11-30 | 2020-05-19 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2023098922A3 (zh) * | 2021-12-01 | 2023-08-17 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电磁屏蔽结构、制造方法及通信终端 |
DE102022205466B3 (de) | 2022-05-31 | 2023-10-26 | Volkswagen Aktiengesellschaft | Leistungsmodul und Baugruppe |
-
2004
- 2004-06-09 JP JP2004170757A patent/JP2005353713A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102891128A (zh) * | 2011-07-20 | 2013-01-23 | 株式会社东芝 | 半导体存储装置 |
JP2013025540A (ja) * | 2011-07-20 | 2013-02-04 | Toshiba Corp | 半導体記憶装置 |
US9033248B2 (en) | 2011-07-20 | 2015-05-19 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
CN103295987A (zh) * | 2012-02-29 | 2013-09-11 | 株式会社东芝 | 半导体存储卡 |
US9736925B2 (en) | 2014-01-31 | 2017-08-15 | Stmicroelectronics S.R.L. | Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof |
US10455692B2 (en) | 2014-01-31 | 2019-10-22 | Stmicroelectronics S.R.L. | Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof |
JP2017084898A (ja) * | 2015-10-26 | 2017-05-18 | 株式会社村田製作所 | 高周波モジュール |
US10292271B2 (en) | 2015-10-26 | 2019-05-14 | Murata Manufacturing Co., Ltd. | High-frequency modules |
US10658304B2 (en) | 2017-11-30 | 2020-05-19 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2023098922A3 (zh) * | 2021-12-01 | 2023-08-17 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电磁屏蔽结构、制造方法及通信终端 |
DE102022205466B3 (de) | 2022-05-31 | 2023-10-26 | Volkswagen Aktiengesellschaft | Leistungsmodul und Baugruppe |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3516789B2 (ja) | 半導体パワーモジュール | |
US8213180B2 (en) | Electromagnetic interference shield with integrated heat sink | |
JP6302093B2 (ja) | 電子制御装置 | |
CN104282641B (zh) | 半导体装置 | |
US5679975A (en) | Conductive encapsulating shield for an integrated circuit | |
US20080054438A1 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
US20150303164A1 (en) | Package structure | |
US9230891B2 (en) | Semiconductor device | |
JPWO2012011210A1 (ja) | 半導体装置及びその製造方法 | |
JP2012195492A (ja) | パワー半導体モジュール及びその取り付け構造 | |
JPH09260550A (ja) | 半導体装置 | |
JPH09172116A (ja) | 半導体装置 | |
CN110914975B (zh) | 功率半导体模块 | |
US8633511B2 (en) | Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material | |
CN115692398A (zh) | 功率模块和具有其的电子设备 | |
CN103165587A (zh) | 半导体封装 | |
JP2004207432A (ja) | パワーモジュール | |
JP2005353713A (ja) | 半導体装置 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
US9099451B2 (en) | Power module package and method of manufacturing the same | |
US8810014B2 (en) | Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame | |
KR101255930B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JP2004303854A (ja) | 半導体装置 | |
JP5273265B2 (ja) | 電力用半導体装置 | |
CN107749408B (zh) | 一种弹性导热件露出封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |