JP2012195492A - パワー半導体モジュール及びその取り付け構造 - Google Patents

パワー半導体モジュール及びその取り付け構造 Download PDF

Info

Publication number
JP2012195492A
JP2012195492A JP2011059259A JP2011059259A JP2012195492A JP 2012195492 A JP2012195492 A JP 2012195492A JP 2011059259 A JP2011059259 A JP 2011059259A JP 2011059259 A JP2011059259 A JP 2011059259A JP 2012195492 A JP2012195492 A JP 2012195492A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
metal substrate
resin package
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011059259A
Other languages
English (en)
Other versions
JP2012195492A5 (ja
JP5936310B2 (ja
Inventor
Shinsuke Asada
晋助 浅田
Yuetsu Watanabe
雄悦 渡邊
Yoshito Asao
淑人 浅尾
Kenjiro Nagao
健二郎 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44763795&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2012195492(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011059259A priority Critical patent/JP5936310B2/ja
Priority to US13/204,226 priority patent/US8749977B2/en
Priority to EP17187208.8A priority patent/EP3288075B1/en
Priority to EP11177061.6A priority patent/EP2500939B1/en
Publication of JP2012195492A publication Critical patent/JP2012195492A/ja
Publication of JP2012195492A5 publication Critical patent/JP2012195492A5/ja
Application granted granted Critical
Publication of JP5936310B2 publication Critical patent/JP5936310B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101Structure
    • H01L2224/4103Connectors having different sizes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】複数の導電性の放熱基板上に半導体素子が直接に塔載され、これらがトランスファモールド成形によって一体成形された樹脂パッケージでは、半導体素子からの発熱が熱伝導性の低い樹脂パッケージを通過する構造であるため放熱性が良好ではなく、また放熱性の改善を図ると絶縁性が問題となり短絡故障の原因になっていた。
【解決手段】パワー半導体素子が搭載された第1金属基板と、パワー半導体素子が搭載されていない第2金属基板とを封止した電気絶縁性樹脂パッケージで構成されたパワー半導体モジュールであって、第1金属基板のパワー半導体素子の塔載面とは反対側の裏面を、樹脂パッケージ外に露出させ放熱面を形成したものである。
【選択図】図3

Description

この発明は、パワー半導体モジュールに関するものであり、特に自動車用の回転電気機器に組み込まれて使用されるものであって、例えば自動車用電動パワーステアリングシステム用回転電気機器のためのリレー回路やインバータ回路を構成するパワー半導体モジュール及びその取り付け構造に関するものである。
従来のパワー半導体モジュールとしては、例えば特許第4540884号(特許文献1)に示されるものが挙げられる。このモジュールにおいては、複数の導電性の放熱基板上に半導体素子が直接に配設されており、これらが半導体素子と電気的に接続された複数の外部接続電極と共にトランスファモールド成形によって樹脂パッケージ内部に一体成形されている。
複数の放熱基板の半導体素子が配設された面と反対の面側の樹脂パッケージは薄くなっており、半導体素子からの発熱は、放熱基板を通過後、さらに薄い樹脂パッケージを通過し、パワー半導体モジュールの外部に取り付けられたヒートシンクなどに放熱される。なおパワー半導体モジュールとヒートシンクは放熱性の接着剤などを介して接合されている。
特許第4540884号号公報
しかしこのような構成のパワー半導体モジュールにおいては、半導体素子からの発熱は熱伝導性の低い樹脂パッケージを通過する構造であるため、放熱性が良好ではないという問題があった。MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)などのパワー半導体素子は通電損失やスイッチング損失などの電力の損失を有し、損失は熱に変換される。放熱性が良好でなければ熱は効率的に外部に放出されず、パワー半導体素子の温度を過剰に上昇させ、パワー半導体素子自体やその接合部材にダメージを与え、モジュールの故障や寿命低下を引き起こす。従って放熱性はパワー半導体モジュールに求められる重要な性能の一つである。特に搭載スペースに制約のある自動車用の回転電気機器に組み込まれるパワー半導体モジュールは小型であることが求められ放熱面積が制限される場合が多いため、放熱性の問題は重大である。
放熱性を向上させるために、放熱基板を樹脂パッケージから露出させて、放熱接着剤を介してヒートシンクに直接接合するモジュールの構造が考えられる。この構造では放熱経路に熱伝導性の低い樹脂パッケージが介在しないため放熱性が向上するが、その反面、モジュールの放熱面には異なる複数の導電性の放熱基板が露出することになり、製造過程において放熱基板間をまたいで金属くずなどの導電性異物が付着した際には回路の短絡故障が発生してしまう問題がある。
この発明は、このような課題を解決するためになされたものであって、小型であっても放熱性が良好あって、なおかつ短絡故障が防止されたパワー半導体モジュール及びその取り付け構造を提供するものである。
この発明に係わるパワー半導体モジュールは、パワー半導体素子が搭載された第1金属基板と、パワー半導体素子が搭載されていない第2金属基板とを封止した電気絶縁性樹脂パッケージで構成されたパワー半導体モジュールであって、上記第1金属基板のパワー半導体素子塔載面とは反対側の裏面を、上記樹脂パッケージ外に露出させ放熱面を形成したものである。
また、パワー半導体モジュールの取り付け構造は、パワー半導体モジュールの放熱面を、ヒートシンクに形成した台座面に電気絶縁性接合部材を介して取り付けたものである。
この発明のパワー半導体モジュールによれば、複数の金属基板の内で、少なくともパワー半導体素子の塔載された金属基板は、パワー半導体素子の塔載面とは反対側の裏面が樹脂パッケージの放熱面に露出しており、その他の金属基板は大部分が樹脂パッケージ内に埋設されているので、高い放熱性を得ることができる。また、その結果として放熱性向上のための放熱面積増大が抑えられるためパワー半導体モジュールを小型化することができる。またそれ以外の金属基板は内部配線などの役割を担っており放熱の必要性が低いため絶縁性の樹脂パッケージ内に埋設されて保護されており、パワー半導体モジュールをヒートシンクに組み付けていく過程の中で金属基板の間をまたいで導電性異物が付着して、短絡故障が引き起こされるリスクを低減することができる。もしも全ての金属基板を放熱面に露出させると前述のリスクを低減するために金属基板同士の間隔を拡大する必要があるがこの発明によれば、その必要がないためパワー半導体モジュールを小型化することができる。
この発明の実施の形態1におけるパワー半導体モジュール100の構成を示す斜視図である。 この発明の実施の形態1におけるパワー半導体モジュール100を別の角度から見た斜視図である。 図2におけるパワー半導体モジュール100のA―A線における断面図である。 パワー半導体モジュールとヒートシンク間に導電性異物10が噛み込んだ状態の一例を示す断面図である。 この発明の実施の形態2におけるパワー半導体モジュール200の構成を示す斜視図である。 図5におけるパワー半導体モジュール200のB―B線における断面図である。 この発明の実施の形態2の変形例であるパワー半導体モジュール300の構成を示す斜視図である。 実施の形態2におけるパワー半導体モジュール200をヒートシンクHSへ取り付けた状態の変形例を示す断面図である。
この発明におけるパワー半導体モジュールは、内部の回路構成を限定するものではないが、以下の実施の形態では、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いたリレー回路を有するパワー半導体モジュールを例として説明する。
以下、図面に基づいて、この発明の各実施の形態を説明する。
なお、各図間において、同一符号は同一あるいは相当部分を示す。
実施の形態1.
以下、図1〜4に基づいてこの発明の実施の形態1について説明する。
まずパワー半導体モジュール100について説明する。
図1は、実施形態1におけるパワー半導体モジュール100の構成を示す斜視図で、破線で示した樹脂パッケージ3を透視して内部も示している。図2は、パワー半導体モジュール100の別の角度から見た斜視図である。図3は、図2のパワー半導体モジュール100のA―A線における断面図であって、ヒートシンクHSに取り付けた状態を示す。
図1に示すように、電気絶縁性のエポキシ樹脂などからなる樹脂パッケージ3は、2個のパワー半導体素子1と4枚の金属基板2(第1金属基板2a、第2金属基板2b)及び2本のリード5(5a、5b)をインサート部材として、周知のトランスファモールディング法によって一体成形することでパワー半導体モジュール100を形成したもので、下面の放熱面7側が後述するようにヒートシンクHSに取り付けられる。
4枚の金属基板2(第1金属基板2a、第2金属基板2b)の内、面積が大きい2枚の第1金属基板2aには、各々1つずつのパワー半導体素子1が搭載されている。パワー半導体素子1は、MOSFETのチップであって、一面にソース電極1aとゲート電極1bを有しており、その反対面にはドレイン電極(図示せず)を有している。
パワー半導体素子1のドレイン電極と第1金属基板2aは、ハンダや導電性接着剤などの導電性の接続部材(図示せず)によって機械的、電気的に接続されている。
金属基板2(第1金属基板2a、第2金属基板2b)は、例えば銅合金などの熱伝導性及び導電性の良好な金属からなり、全面もしくは部分的にスズめっき処理やニッケルめっき処理などが適宜なされている。また、樹脂パッケージ3内に埋設された4枚の金属基板2(第1金属基板2a、第2金属基板2b)は、図3に示すように同一平面状に横並びに配置されている。
そして、パワー半導体素子1が塔載された第1金属基板は、パワー半導体素子1の塔載面とは反対側の裏面が、樹脂パッケージの放熱面7に露出している(段落番号0019で詳述)。
2個のパワー半導体素子1のそれぞれのソース電極1aの間は、リード5aによって電気的に接続されている。リード5aは、ハンダなどの接続部材(図示せず)によってソース電極1aと接続されている。また、リード5aの中間部は、パワー半導体素子1が搭載されていない第2金属基板2bに、ハンダなどの接続部材(図示せず)で電気的に接続されている。同様にゲート電極1b間にもリード5bが接続されており、その中間部は、リード5aが接続された第2金属基板2bとは別の第2金属基板2bに電気的に接続されている。そして、2つの第2金属基板2bは、2つの第1金属基板2aの間に挟まれるように配置されている。
すなわち、2つの第1金属基板2aは,樹脂パッケージ3内で離間して配置されており、この離間部間に、2つの第2金属基板2bが埋設状態で配置された構成になっている。
なお、リード5(5a、5b)の代わりにアルミ線で接続してもよい。アルミ線の場合は、周知のワイヤボンディング法が用いられ、許容電流に応じてアルミ線の直径本数と線径が適宜選択される。
このような構成によれば、放熱面として露出した複数の第1金属基板2aの間に、第2金属基板2bを覆う樹脂パッケージ3の突出樹脂部3bの外面が存在するため、金属の露出面の間隔を広く確保することができる。その結果、パワー半導体モジュール100を後述するヒートシンクHSに接合する工程において第1金属基板2aの間をまたいで導電性異物が付着した場合の短絡故障となるリスクをさらに低減することができる(図4参照)。
樹脂パッケージ3からは、複数の外部接続端子2cが伸びている。この外部接続端子2cは、外部機器端子(図示せず)との接続箇所に導かれるように曲げ上げられている。接続手段としては各種溶接法やハンダ付け、ボルトによる締結などが挙げられる。
また、この実施の形態1では外部接続端子2cと第1金属基板2a、外部接続端子2cと第2金属基板2bとは一体的に形成されたものであるが、それぞれ別に用意したものを接合したものであってもよい。
次に第1金属基板2aのパワー半導体素子塔載面とは反対側の裏面を、樹脂パッケージ3外に露出させる構造について説明する。
同一平面状に横並びに配置された4枚の金属基板2(第1金属基板2a、第2金属基板2b)の内、表面にパワー半導体素子1が搭載された第1金属基板2aは、その裏面の一部が図2に示すように放熱面6を構成するため樹脂パッケージ3の放熱面7側に露出している。すなわち、第1金属基板2aは、裏面の一部6を露出させるため、樹脂パッケージ3の放熱面7から一段奥まった箇所(第1金属基板埋設箇所)の凹部3a内にそれぞれ配置されている。
一方、パワー半導体素子1が搭載されていない第2金属基板2bは、凹部3a間で放熱面の一部7aを形成する突出樹脂部3b内に位置し、樹脂パッケージ3内に完全に埋設された状態で外部に露出されていない。
次にパワー半導体モジュール100のヒートシンクHSへの取り付け構造を、図3に基づいて説明する。
図3において、パワー半導体モジュール100を組み付ける外部機器のヒートシンクHSには,金属基板2aの放熱面6に対応した2箇所の対向位置に、台座8がそれぞれ設けられており、これら台座8の上面と放熱面6とは電気絶縁性の接合部材9によって接合される。
接合部材9としては、特に指定するものではないが、例えばシリコーン接着剤やシリコーングリス、エポキシ接着剤であり、熱伝導性を高めるためにシリカや窒化ホウ素などのフィラーが混合されている。
このパワー半導体モジュールの取り付け構造によれば、放熱が必要なパワー半導体素子1が塔載された第1金属基板2aの露出面が、接合部材9を介して直接ヒートシンクHSに取り付けられているため高い放熱性を得ることができる。また、その結果として放熱性向上のために放熱面積を拡大する必要がなく放熱面積の増大が抑えられるため、結果的にパワー半導体モジュール100を小型化することができる。
またそれ以外の金属基板2は、内部配線などの役割を担っており放熱の必要性が低いため電気絶縁性の樹脂パッケージ内に埋設されて保護されており、パワー半導体モジュール100をヒートシンクSに組み付けていく過程の中で、万が一導電性異物を噛み込んでしまった場合、あるいは金属基板の間をまたいで導電性異物が付着し場合に、回路が短絡故障となるリスクを低減することができる。
電気絶縁性接合部材9は、その厚みを管理するために、接合部材の厚みに相当する径の固形物例えばプラスチックなどからなる粒子(図示せず)が混合されている。
接合部材9は、液状の状態でヒートシンクHSの台座8の上面に塗布され、その上にパワー半導体モジュール100が取り付けられ加熱硬化される。加熱硬化時には、パワー半導体モジュール100は、ヒートシンクHSに押し付けられていることが望ましい。これによって余分な接着剤は押し出されるため、接合部材9の厚みを混合された粒子の径に従ったものとすることができる。接合部材9の厚みは、厚すぎると放熱性の低下につながり、また、薄過ぎるとパワー半導体モジュール100とヒートシンクHSとの短絡のリスクが高まるため、両者のバランスを勘案して決定される。
このような構造によれば粒子の径によって接合部材の厚みを管理することができるため、厚すぎて放熱性を損なったり、薄過ぎてパワー半導体モジュール100とヒートシンクHSとの間の絶縁性を損なったりすることを防止することができる。
ヒートシンクHSの材料は、特に指定するものではないが、例えばアルミニウム合金などの金属材料が挙げられる。なおパワー半導体モジュール100との絶縁性を確実にするために、ヒートシンクHSの台座8の上面や側面及び/又はパワー半導体モジュール100に面する面などには電気絶縁性の表面被膜(図示せず)が形成されていることが望ましい。例えばアルミニウム合金の場合にはアルマイトなどの酸化皮膜が挙げられる。また、ポリイミドなどの高分子膜を形成しておいてもよい。
このような構造によれば、金属など導電性材料からなるヒートシンクHSを用いても、パワー半導体モジュール100を取り付ける面に電気絶縁性を持たせることができる。
上記のように、ヒートシンクHSの少なくともパワー半導体モジュール100が取り付けられた面に電気絶縁性を持たせることにより、万が一パワー半導体モジュール100をヒートシンクHSに組み付ける際に導電性異物が挟まったとしても、パワー半導体モジュール100とヒートシンクの間の短絡を防止でき、パワー半導体モジュール100の短絡故障のリスクをさらに低減することができる。
なお、ヒートシンクHSが、アルミニウム又はアルミニウム合金で構成されている場合、パワー半導体モジュール側の放熱面に電気絶縁性を持たせても同様の効果が期待できる。
また、図3に示すようにヒートシンクHSと樹脂パッケージ3下面の放熱面7との間には、間隙Sが設けられており干渉を防止している。また、パワー半導体モジュール100をヒートシンクHSに組み付ける際の位置ずれを許容するために放熱面6の幅Dは、台座8の幅dに対して大きく設定されている。
次に、図4に導電性異物10が噛み込んだ状態の一例を示す。
導電性異物10としては、製造装置や金属基板2、ハンダなどから発生する金属くずなどが懸念される。導電性異物10は、一端が金属基板2aに接触し他端が金属基板2bの真下の樹脂パッケージ下面の放熱面7aにまで達している。もしも第2金属基板2bが放熱面7に露出していれば、導電性異物10は金属基板2aと2bを短絡してしまうが、第2金属基板2bが絶縁材である樹脂パッケージ3の樹脂に覆われているため短絡することがない。また、樹脂パッケージ3に埋設されている第2金属基板2bは、放熱面6が露出している第1金属基板2aの間に挟まれるように配置されているため、放熱面6が露出した2個の第1金属基板2a同士の間隔が十分に確保されている。よって余程大きな導電性異物でない限り第1金属基板2a間を短絡するようなことはない。また、ヒートシンクHSのパワー半導体モジュール100の取り付け面には、絶縁皮膜が形成されているため、導電性異物がパワー半導体モジュール100とヒートシンクHSとの間に噛み込んだとしても、回路短絡を防止することができる。
実施の形態2.
図5は、この発明の実施の形態2におけるパワー半導体モジュール200の構成を示す斜視図、図6はパワー半導体モジュール200の図5におけるB―B線の断面図で、ヒートシンクHSに取り付けた状態を示す。なお図1から図4に示した実施の形態1と対応する構成部分には、同一の符号を用いている。
実施の形態2のパワー半導体モジュール200は、実施の形態1のパワー半導体モジュール100に対して、樹脂パッケージ3の内部の構造は基本的には同様であるが、パワー半導体素子1の搭載されていない第2金属基板2bが、パワー半導体素子1の搭載された第1金属基板2aに対して一段下げられたところに配置されている点が異なる。
すなわち、第2金属基板2bを第1金属基板2aから一段ずらせて段違いに配置することにより、第2金属基板2bを覆う樹脂パッケージ3の放熱面7aは、第1金属基板2aの露出面(第1金属基板の反対側裏面)と同一平面上の外面を有しており、両者の各面を同一平面にそろえることにより放熱面6と一つのつながった領域を形成している。このため放熱面6に対応したヒートシンクHSの台座8も一つとなっている。
この実施の形態2の構成によれば、実施の形態1で述べた効果に加え、ヒートシンクHSの台座8が一つで済み形状が簡素であるためヒートシンクHSの加工が容易となる。また、放熱面6が一つの領域として形成されているため複数の領域に分かれている実施の形態1の構成に比べて台座8との接合面積を大きく取ることができ、放熱性をさらに高めることができる。このことは図3と図6を比較すれば明らかである。また、露出した第1金属基板2a同士の間は、電気絶縁性の接合部材9で充填されるため、使用中に導電性異物が侵入して金属基板の間をまたいで付着するリスクをさらに低減され、短絡故障が防止される。
また、このような構成によれば、第2金属基板2bを覆う樹脂パッケージの樹脂部の放熱面7aは、第1金属基板の露出面と同一平面上の外面を有して一つの放熱面を形成しており、ヒートシンク接合面に図3に示すような凹凸を設ける必要がなく一つの面とすることができ、また、ヒートシンクの台座も一つだけでよいことから、ヒートシンクHSの形状が簡素化できるだけでなく、凹凸に伴う接合面積のロスを無くすことができ、放熱性をさらに向上させることができる。また、露出した第1金属基板2a同士の間は、電気絶縁性の接合部材が充填されるため、使用中に導電性異物が侵入して第1金属基板2aの間をまたいで付着するリスクをさらに低減することができ、短絡故障をさらに防止することができる。
なお、第2金属基板2bの少なくとも一部を、第1金属基板2aに対して段違いに配置し、その他を段違いにしなかった場合、第2金属基板2bのために図3のような突出樹脂部を設けたとしても、その突出樹脂部による樹脂パッケージの下面の高さを低くできる。これによりパワー半導体モジュールを接合するヒートシンクHSの接合面の凹凸が低減でき形状を簡素化できる。その結果、例えばヒートシンクの接合面を切削で仕上げる場合において切削加工が容易となる。
図7は、実施の形態2の変形例であるパワー半導体モジュール300を示す斜視図である。
この変形例の放熱面7aには、第2金属基板2bに達するピン穴11が形成されている。
従って第2金属基板2bは、ピン穴11の箇所において一部が樹脂パッケージ3から露出している。ピン穴11を設けることで、パワー半導体モジュール300を製造する過程のトランスファモールド工程において第2金属基板2bを支持ピン(図示せず)で支えることができる(言い換えれば支持ピンの跡としてピン穴11を残すことができる)。
また、これによって樹脂パッケージ3の樹脂の注入圧力によって第2金属基板2bが変形するのを防止することができる。
また、ピン穴11に対応した第2金属基板2bの露出部をプロービング電極として利用することでパワー半導体モジュール300の電気特性検査を実施することも可能である。
このようにパワー半導体素子1の塔載されていない第2金属基板2bは、必ずしも全てが樹脂パッケージ3の内部に埋設されている必要はない。一部が露出していても大部分が樹脂パッケージ3の内部に埋設されていれば導電性異物の噛み込みに対する回路短絡の防止効果が期待できる。
また、この変形例の放熱面7aには、樹脂パッケージ3の樹脂からなる突起12が複数個形成されている。突起12はパワー半導体モジュール300をヒートシンクHSに組み付ける際の接合部材9の厚みを管理するために設けられている。即ち突起12の高さによって接合部材9の厚みが規制され、実施の形態1で述べた粒子と同様の効果が得られる。
このような構造によれば、突起12の高さによって接合部材9の厚みを管理することができるため、厚すぎて放熱性を損なったり、薄過ぎてパワー半導体モジュール300とヒートシンクHSとの間の絶縁性を損なったりすることを防止することができる。
なお、突起12はパワー半導体モジュール300が取り付けられるヒートシンクHSの取り付け面側に設けてもよい。
図8は、実施の形態2のパワー半導体モジュール200をヒートシンクHSへ取り付けた状態の変形例を示す断面図である。
図8において、アルミニウム合金などの金属からなるヒートシンクHSの台座8の上面には、電気絶縁性を持たせるため、電気絶縁性の板材、又はシート材などの絶縁板13が接着剤やグリスなど(図示せず)を介して貼り付けられている。
絶縁板13の上には、接合部材9を介して半導体モジュール200が取り付けられている。絶縁板13の材料としては、特に指定するものではないが熱伝導性の良好な電気絶縁材料が好ましいことからセラミックが望ましい。その中でも、特に熱伝導率の高い窒化ケイ素や窒化アルミニウムが望ましい。あるいはプラスチックからなるものであってもよい。また絶縁板13は硬直したものである必要はなく、フレキシブルなシート状やフィルム状であってもよい。
この取り付け構造では接合部材9の厚みが薄くなりすぎたとしても、モジュールがヒートシンクHSと短絡する懸念がないため、厚みを管理する突起12などは不要である。
このような構成によれば、ヒートシンクHSに絶縁皮膜を形成しなくても、パワー半導体モジュール200とヒートシンクとの間の絶縁を確実にすることができる。また、絶縁皮膜に対し比較的容易に厚みを持たせることができるため、絶縁性はより確実なものとなる。
(その他の実施の形態)
以上に述べた各実施の形態は、この発明の実施の形態の一例に過ぎず、発明の趣旨を逸脱しない範囲において適宜変更が加えられたり、実施の形態1及び2が組み合わせられたりしたものであっても良い。
また、上述の各実施の形態は、パワー半導体素子としてMOSFET素子を用いたリレー回路であったが、別の回路機能を有するパワー半導体モジュールであってもよい。例えば、三相回転機のための三相ブリッジインバータ回路であっってもよく、インバータ回路の一部を構成するパワー半導体モジュールであってもよい。
また、半導体素子としてはパワーMOSFET素子に限らず、IGBT(Insulated Gate Bipolar Transistor)素子などのパワー半導体素子であってもよい。
また、モジュールに配設される素子はパワー半導体素子のみに限らず、ロジック系の半導体素子やチップ型のコンデンサ素子、抵抗素子も同時に配設され樹脂パッケージに埋設されていてもよい。
また、以上の実施の形態で説明したパワー半導体モジュールは自動車用の回転電気機器に組み込まれて使用されるものとして好適である。
以上の各実施の形態にかかるパワー半導体モジュールは、小型であるから自動車のように限られたスペースに搭載される回転電気機器の小型化に貢献できる。
1 パワー半導体素子 2 金属基板
1a ソース電極 1b ゲート電極
2a 第1金属基板 2b 第2金属基板
2c 外部接続端子 3 樹脂パッケージ
3a 凹部 3b 突出樹脂部
5(5a,5b) リード 6 第1金属基板の放熱面
7 樹脂パッケージの放熱面 7a 突出樹脂部3bの放熱面
8 台座 9 電気絶縁性の接合部材
10 導電性異物 11 ピン穴
12 突起 13 絶縁板
HS ヒートシンク S 隙間
100 パワー半導体モジュール
200 パワー半導体モジュール
300 パワー半導体モジュール。

Claims (12)

  1. パワー半導体素子が搭載された第1金属基板と、パワー半導体素子が搭載されていない第2金属基板とを封止した電気絶縁性樹脂パッケージで構成されたパワー半導体モジュールであって、上記第1金属基板のパワー半導体素子塔載面とは反対側の裏面を、上記樹脂パッケージ外に露出させ、放熱面を形成したことを特徴とするパワー半導体モジュール。
  2. 上記2種類の金属基板を上記樹脂パッケージ内で同一平面状に横並びに配置すると共に、上記樹脂パッケージの第1金属基板埋設箇所に凹部を設けることによって、上記第1金属基板の反対側裏面を上記樹脂パッケージ外に露出させ、放熱面を形成したことを特徴とする請求項1記載のパワー半導体モジュール。
  3. 上記樹脂パッケージ内において、上記2種類の金属基板をずらせて段違いに配置することによって、上記第1金属基板の反対側裏面を上記樹脂パッケージ外に露出させ、放熱面を形成したことを特徴とする請求項1記載のパワー半導体モジュール。
  4. 上記第1金属基板の露出面と、この露出面を除く上記樹脂パッケージの外側面とを、同一平面にそろえると共に、この同一平面部をヒートシンクに接する放熱面としたことを特徴とする請求項3に記載のパワー半導体モジュール。
  5. 複数個の上記第1金属基板を上記樹脂パッケージ内に離間して配置し、この離間部に、上記第2金属基板を埋設状態で配置したことを特徴とする請求項1〜請求項4のいずれか1項に記載のパワー半導体モジュール。
  6. 請求項1から請求項5記載のいずれか1項に記載のパワー半導体モジュールの放熱面を、ヒートシンクに形成した台座面に電気絶縁性接合部材を介して取り付けたことを特徴とするパワー半導体モジュールの取り付け構造。
  7. 上記電気絶縁性接合部材に、この接合部材の厚みに相当する径の固形物からなる粒子を混合したことを特徴とする請求項6記載のパワー半導体モジュールの取り付け構造。
  8. 上記パワー半導体モジュールの放熱面、又は上記パワー半導体モジュールが取り付けられる上記ヒートシンクの取り付け面に、上記電気絶縁性接合部材の厚さを規制する突起を設けたことを特徴とする請求項6又は請求項7記載のパワー半導体モジュールの取り付け構造。
  9. 上記第2金属基板を覆うパワー半導体モジュールの放熱面に、上記第2金属基板に達する孔を設けたことを特徴とする請求項6又は請求項7記載のパワー半導体モジュールの取り付け構造。
  10. 上記パワー半導体モジュールが取り付けられたヒートシンクの取付面に、電気絶縁性の板材、又はシート材を貼り付けたことを特徴とする請求項6に記載のパワー半導体モジュールの取り付け構造。
  11. 上記パワー半導体モジュールの放熱面、又はパワー半導体モジュールが取り付けられたヒートシンクの取付面に、電気絶縁性材被膜を設けたことを特徴とする請求項6に記載のパワー半導体モジュールの取り付け構造。
  12. 上記ヒートシンクは、アルミニウム又はアルミニウム合金で構成され、上記電気絶縁性皮膜を酸化皮膜で形成したことを特徴とする請求項11に記載のパワー半導体モジュールの取り付け構造。
JP2011059259A 2011-03-17 2011-03-17 パワー半導体モジュール及びその取り付け構造 Expired - Fee Related JP5936310B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011059259A JP5936310B2 (ja) 2011-03-17 2011-03-17 パワー半導体モジュール及びその取り付け構造
US13/204,226 US8749977B2 (en) 2011-03-17 2011-08-05 Power semiconductor module and its attachment structure
EP17187208.8A EP3288075B1 (en) 2011-03-17 2011-08-10 Power semiconductor module
EP11177061.6A EP2500939B1 (en) 2011-03-17 2011-08-10 Power semiconductor module attachment structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011059259A JP5936310B2 (ja) 2011-03-17 2011-03-17 パワー半導体モジュール及びその取り付け構造

Publications (3)

Publication Number Publication Date
JP2012195492A true JP2012195492A (ja) 2012-10-11
JP2012195492A5 JP2012195492A5 (ja) 2014-02-20
JP5936310B2 JP5936310B2 (ja) 2016-06-22

Family

ID=44763795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011059259A Expired - Fee Related JP5936310B2 (ja) 2011-03-17 2011-03-17 パワー半導体モジュール及びその取り付け構造

Country Status (3)

Country Link
US (1) US8749977B2 (ja)
EP (2) EP2500939B1 (ja)
JP (1) JP5936310B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136604A (ja) * 2015-01-23 2016-07-28 三菱電機株式会社 半導体装置
JP2017098442A (ja) * 2015-11-26 2017-06-01 株式会社Soken 半導体装置及びその製造方法
WO2017175612A1 (ja) * 2016-04-04 2017-10-12 三菱電機株式会社 パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP2018148238A (ja) * 2018-06-27 2018-09-20 三菱電機株式会社 半導体装置
US10566258B2 (en) 2017-06-30 2020-02-18 Renesas Electronics Corporation Method of packaging power semiconductor module including power transistors
WO2020105393A1 (ja) * 2018-11-21 2020-05-28 株式会社オートネットワーク技術研究所 回路構成体
CN111602239A (zh) * 2018-01-11 2020-08-28 阿莫善斯有限公司 功率半导体模块
JP2021048105A (ja) * 2019-09-20 2021-03-25 スタンレー電気株式会社 光源ユニット、光源ユニットの製造方法及び車両用灯具

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
DE102015223599A1 (de) * 2015-11-27 2017-06-01 Robert Bosch Gmbh Leistungsmodul für einen Elektromotor
DE102016220553A1 (de) 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul
CN113013106B (zh) * 2019-12-19 2023-08-11 广东美的白色家电技术创新中心有限公司 智能功率模块及其制备方法、包含该智能功率模块的电器
US11183436B2 (en) 2020-01-17 2021-11-23 Allegro Microsystems, Llc Power module package and packaging techniques
US11150273B2 (en) 2020-01-17 2021-10-19 Allegro Microsystems, Llc Current sensor integrated circuits
US11791238B2 (en) * 2021-06-23 2023-10-17 Infineon Technologies Austria Ag Semiconductor package with releasable isolation layer protection
US20230005822A1 (en) * 2021-07-01 2023-01-05 Hamilton Sundstrand Corporation Polyimide bonded bus bar for power device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268493U (ja) * 1988-11-12 1990-05-24
JP2005012085A (ja) * 2003-06-20 2005-01-13 Toyota Motor Corp 半導体モジュールの電極構造
US20050104168A1 (en) * 2003-11-13 2005-05-19 Choi Yoon-Hwa Molded leadless package having improved reliability and high thermal transferability, and sawing type molded leadless package and method of manufacturing the same
JP2008251795A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置
JP2009197169A (ja) * 2008-02-22 2009-09-03 Seiko Epson Corp 接合体および接合方法
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2010258366A (ja) * 2009-04-28 2010-11-11 Renesas Electronics Corp 半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB920411A (en) 1958-02-10 1963-03-06 Mullard Ltd Mounted semi-conductor bodies
US5075759A (en) 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US5216283A (en) 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
JP3225457B2 (ja) 1995-02-28 2001-11-05 株式会社日立製作所 半導体装置
JP3516789B2 (ja) 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US5781412A (en) * 1996-11-22 1998-07-14 Parker-Hannifin Corporation Conductive cooling of a heat-generating electronic component using a cured-in-place, thermally-conductive interlayer having a filler of controlled particle size
US6570764B2 (en) 1999-12-29 2003-05-27 Intel Corporation Low thermal resistance interface for attachment of thermal materials to a processor die
US6703703B2 (en) * 2000-01-12 2004-03-09 International Rectifier Corporation Low cost power semiconductor module without substrate
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
JP4286465B2 (ja) 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
EP1289014B1 (en) * 2001-04-02 2013-06-19 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP4540084B2 (ja) 2001-06-22 2010-09-08 株式会社ニューギン パチンコ遊技機
US20030168731A1 (en) 2002-03-11 2003-09-11 Matayabas James Christopher Thermal interface material and method of fabricating the same
JP4262453B2 (ja) * 2002-07-15 2009-05-13 三菱電機株式会社 電力半導体装置
US6757170B2 (en) 2002-07-26 2004-06-29 Intel Corporation Heat sink and package surface design
US6933593B2 (en) 2003-08-14 2005-08-23 International Rectifier Corporation Power module having a heat sink
JP2005217072A (ja) 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP2005327791A (ja) 2004-05-12 2005-11-24 Denso Corp 半導体装置およびその実装構造
DE102004042488A1 (de) * 2004-08-31 2006-03-16 Siemens Ag Elektrische Baugruppe
WO2007053571A2 (en) * 2005-11-01 2007-05-10 Techfilm, Llc Thermal interface material with multiple size distribution thermally conductive fillers
EP2202792B1 (en) * 2006-06-09 2016-11-23 Honda Motor Co., Ltd. Semiconductor device
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
US20070295496A1 (en) * 2006-06-23 2007-12-27 Hall David R Diamond Composite Heat Spreader
JP2008118067A (ja) * 2006-11-08 2008-05-22 Hitachi Ltd パワーモジュール及びモータ一体型コントロール装置
JP2008141140A (ja) 2006-12-05 2008-06-19 Denso Corp 半導体装置
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
KR101418397B1 (ko) 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
KR101493865B1 (ko) * 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP5176507B2 (ja) * 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
JP5344888B2 (ja) 2008-11-06 2013-11-20 三菱電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268493U (ja) * 1988-11-12 1990-05-24
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2005012085A (ja) * 2003-06-20 2005-01-13 Toyota Motor Corp 半導体モジュールの電極構造
US20050104168A1 (en) * 2003-11-13 2005-05-19 Choi Yoon-Hwa Molded leadless package having improved reliability and high thermal transferability, and sawing type molded leadless package and method of manufacturing the same
JP2008251795A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置
JP2009197169A (ja) * 2008-02-22 2009-09-03 Seiko Epson Corp 接合体および接合方法
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法
JP2010258366A (ja) * 2009-04-28 2010-11-11 Renesas Electronics Corp 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136604A (ja) * 2015-01-23 2016-07-28 三菱電機株式会社 半導体装置
JP2017098442A (ja) * 2015-11-26 2017-06-01 株式会社Soken 半導体装置及びその製造方法
US10461010B2 (en) 2016-04-04 2019-10-29 Mitsubishi Electric Corporation Power module, power semiconductor device and power module manufacturing method
WO2017175612A1 (ja) * 2016-04-04 2017-10-12 三菱電機株式会社 パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JPWO2017175612A1 (ja) * 2016-04-04 2018-07-26 三菱電機株式会社 パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
US10566258B2 (en) 2017-06-30 2020-02-18 Renesas Electronics Corporation Method of packaging power semiconductor module including power transistors
US11037847B2 (en) 2017-06-30 2021-06-15 Renesas Electronics Corporation Method of manufacturing semiconductor module and semiconductor module
CN111602239A (zh) * 2018-01-11 2020-08-28 阿莫善斯有限公司 功率半导体模块
CN111602239B (zh) * 2018-01-11 2023-10-24 阿莫善斯有限公司 功率半导体模块
JP2018148238A (ja) * 2018-06-27 2018-09-20 三菱電機株式会社 半導体装置
WO2020105393A1 (ja) * 2018-11-21 2020-05-28 株式会社オートネットワーク技術研究所 回路構成体
US11778724B2 (en) 2018-11-21 2023-10-03 Autonetworks Technologies, Ltd. Circuit structure
JP2021048105A (ja) * 2019-09-20 2021-03-25 スタンレー電気株式会社 光源ユニット、光源ユニットの製造方法及び車両用灯具
JP7309553B2 (ja) 2019-09-20 2023-07-18 スタンレー電気株式会社 光源ユニット、光源ユニットの製造方法及び車両用灯具

Also Published As

Publication number Publication date
EP3288075A1 (en) 2018-02-28
US8749977B2 (en) 2014-06-10
EP2500939A3 (en) 2013-05-15
EP3288075B1 (en) 2019-06-26
JP5936310B2 (ja) 2016-06-22
EP2500939A2 (en) 2012-09-19
US20120236503A1 (en) 2012-09-20
EP2500939B1 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
JP5936310B2 (ja) パワー半導体モジュール及びその取り付け構造
JP5669866B2 (ja) パワー半導体モジュール
US9129931B2 (en) Power semiconductor module and power unit device
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
JP7030844B2 (ja) 露出した端子領域を有する樹脂封止パワー半導体モジュール
JP5212417B2 (ja) パワー半導体モジュール
JP6119313B2 (ja) 半導体装置
JP2012195492A5 (ja)
JP4947135B2 (ja) 半導体パッケージおよびその製造方法
JP6093455B2 (ja) 半導体モジュール
US10163752B2 (en) Semiconductor device
JP2010034350A (ja) 半導体装置
JP5446302B2 (ja) 放熱板とモジュール
JP4967701B2 (ja) 電力半導体装置
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
US11232994B2 (en) Power semiconductor device having a distance regulation portion and power conversion apparatus including the same
JP2009206406A (ja) パワー半導体装置
JP2015119121A (ja) パワー半導体装置
JP6488658B2 (ja) 電子装置
JP6769556B2 (ja) 半導体装置及び半導体モジュール
JP2004349300A (ja) 半導体装置及びその製造方法
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
US20230096381A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
JP2009277959A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160324

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160510

R151 Written notification of patent or utility model registration

Ref document number: 5936310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees