KR101255930B1 - 전력 모듈 패키지 및 그 제조방법 - Google Patents

전력 모듈 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101255930B1
KR101255930B1 KR1020110065996A KR20110065996A KR101255930B1 KR 101255930 B1 KR101255930 B1 KR 101255930B1 KR 1020110065996 A KR1020110065996 A KR 1020110065996A KR 20110065996 A KR20110065996 A KR 20110065996A KR 101255930 B1 KR101255930 B1 KR 101255930B1
Authority
KR
South Korea
Prior art keywords
device mounting
base substrate
groove
semiconductor device
power
Prior art date
Application number
KR1020110065996A
Other languages
English (en)
Other versions
KR20130004745A (ko
Inventor
김광수
이영기
박성근
최석문
임창현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110065996A priority Critical patent/KR101255930B1/ko
Priority to JP2011184391A priority patent/JP2013016766A/ja
Priority to US13/281,285 priority patent/US8502374B2/en
Publication of KR20130004745A publication Critical patent/KR20130004745A/ko
Application granted granted Critical
Publication of KR101255930B1 publication Critical patent/KR101255930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 전력 모듈 패키지 및 그 제조방법에 관한 것으로서, 복수의 반도체 소자 실장영역 사이에 형성된 홈을 갖는 베이스기판; 베이스기판의 반도체 소자 실장영역에 실장된 반도체 소자; 및 홈의 내부를 포함하여, 베이스기판 상에 형성된 몰딩;을 포함하는 것을 특징으로 한다.

Description

전력 모듈 패키지 및 그 제조방법{Power Module Package and Method for Manufacturing the same}
본 발명은 전력 모듈 패키지 및 그 제조방법에 관한 것이다.
전 세계적으로 에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용에 지대한 관심이 집중되기 시작했다. 이에 따라, 기존 가전용, 산업용 제품에서 에너지의 효율적인 컨버젼(Conversion)을 위한 IPM(Intelligent Power Module)을 적용한 인버터의 채용이 가속화되고 있다.
이와 같은 전력 모듈의 확대 적용에 따라 시장의 요구는 더욱더 고집적화, 고용량화, 소형화되고 있으며, 이에 따른 전자 부품의 발열 문제에 대한 해결이 중요한 이슈로 떠오르게 되었다.
특히, 고용량 전력 소자(예를 들어, 고용량 IGBT(Insulated Gate Bipolar Transistor) 등)의 적용은 고발열 전력 소자로부터 발생한 열이 상대적으로 열에 취약한 제어 소자에까지 영향을 미쳐 모듈 전체의 성능 및 장기 신뢰성을 떨어뜨리는 결과를 초래하고 있다.
이에 따라, 전력 모듈의 효율 증가와 고신뢰성 확보를 위해 발열 문제를 해결하는 고방열 패키지 구조가 요구되게 되었다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 고발열이 예상되는 반도체 소자와 상대적으로 발열이 낮은 반도체 소자 간에 열적으로 분리될 수 있도록 하기 위한 전력 모듈 패키지 및 그 제조방법을 제공하기 위한 것이다.
본 발명은 전력 모듈 패키지에 관한 것으로서, 복수의 반도체 소자 실장영역 사이에 형성된 홈을 갖는 베이스기판;
상기 베이스기판의 상기 반도체 소자 실장영역에 실장된 반도체 소자; 및
상기 홈의 내부를 포함하여, 상기 베이스기판 상에 형성된 몰딩;을 포함할 수 있다.
여기에서, 상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 전력 소자 실장영역과 제어 소자 실장영역을 포함하며, 상기 홈은 상기 전력 소자 실장영역과 상기 제어 소자 실장영역 사이에 형성될 수 있다.
또한, 상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 복수의 전력 소자 실장영역을 포함하며,
상기 홈이 상기 복수의 전력 소자 실장영역 각각의 사이에 형성될 수 있다.
또한, 상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 복수의 전력 소자 실장영역과 상기 제어 소자 실장영역을 포함하며, 상기 홈이 상기 전력 소자 실장영역과 상기 제어 소자 실장영역 사이에 형성되거나, 상기 복수의 전력 소자 실장영역 각각의 사이에 형성될 수 있다.
또한, 상기 베이스기판 상에 형성된 회로 및 접속 패드를 포함하는 메탈층;을 더 포함하고, 상기 반도체 소자는 상기 메탈층 상에 실장될 수 있다.
또한, 상기 메탈층 상에 형성된 리드 프레임; 및 상기 반도체 소자 간을 연결하거나, 또는 상기 반도체 소자와 상기 리드 프레임을 전기적으로 연결하기 위한 와이어;를 더 포함할 수 있다.
또한, 상기 몰딩은 상기 베이스기판 상부 및 상기 베이스기판의 측면을 감싸도록 형성될 수 있다.
또한, 상기 홈은 다수의 홈으로 구성된 열 형태일 수 있다.
또한, 상기 베이스기판은 세라믹으로 이루어질 수 있다.
다른 본 발명의 전력 모듈 패키지 제조방법은, 베이스기판을 준비하는 단계;
상기 베이스기판의 복수의 반도체 소자 실장영역 사이에 홈을 형성하는 단계;
상기 반도체 소자 실장영역에 반도체 소자를 실장하는 단계; 및
상기 홈의 내부를 포함하여, 상기 베이스기판 상에 몰딩을 형성하는 단계;를 포함할 수 있다.
또한, 상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 전력 소자 실장영역과 제어 소자 실장영역을 포함하며,
상기 홈을 형성하는 단계에서,
상기 전력 소자 실장영역과 상기 제어 소자 실장영역 사이에 홈을 형성할 수 있다.
또한, 상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 복수의 전력 소자 실장영역을 포함하며,
상기 홈을 형성하는 단계에서,
상기 복수의 전력 소자 실장영역 각각의 사이에 홈을 형성할 수 있다.
또한, 상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 전력 소자 실장영역과 제어 소자 실장영역을 포함하며,
상기 홈을 형성하는 단계에서,
상기 전력 소자 실장영역과 상기 제어 소자 실장영역 사이에 홈을 형성하거나, 전력 소자 실장영역 각각의 사이에 홈을 형성할 수 있다.
또한, 상기 몰딩을 형성하는 단계에서,
상기 베이스기판 상부 및 상기 베이스기판의 측면을 감싸도록 몰딩을 형성할 수 있다.
또한, 상기 반도체 소자를 실장하는 단계 이전에,
상기 베이스기판 상에 회로 및 접속 패드를 포함하는 메탈층을 형성하는 단계;를 더 포함하고,
상기 반도체 소자를 실장하는 단계에서,
상기 반도체 소자를 상기 메탈층 상에 실장할 수 있다.
또한, 상기 베이스기판 상에 리드 프레임을 형성하는 단계; 및
상기 반도체 소자 간을 연결하거나, 또는 상기 반도체 소자와 상기 리드 프레임을 전기적으로 연결하기 위한 와이어를 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 홈은 다수의 홈으로 구성된 열 형태일 수 있다.
또한, 상기 베이스기판은 세라믹으로 이루어질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 전력 모듈 패키지 및 그 제조방법은 고발열이 예상되는 반도체 소자와 상대적으로 발열이 낮은 반도체 소자의 실장영역 사이에 홈을 형성하기 때문에, 반도체 소자 간에 열적으로 분리될 수 있으며, 이로 인해 고발열이 예상되는 전력 소자로부터의 발열이 제어 소자에 미치는 영향을 미연에 방지할 수 있다는 효과를 기대할 수 있다.
또한, 본 발명의 베이스기판 상에 형성된 홈은 기판 수평 방향으로 전달되는 열을 차단하기 때문에, 반도체 소자 간에 열 전도로 인한 문제점을 예방할 수 있다는 장점이 있다.
또한, 본 발명은 베이스기판 상에 형성된 홈으로 인해 베이스기판과 몰딩 간의 접착력이 향상되며, 이로 인해 기판의 장기 신뢰성이 개선될 수 있다는 효과를 갖을 수 있다.
또한, 본 발명은 베이스기판 상에 형성된 홈이 형성된 영역의 기판 두께가 작아지면서, 반도체 소자로부터 발생되는 열의 전달경로가 단축됨에 따라, 열을 보다 효율적으로 방출할 수 있다는 장점이 있다.
도 1은 본 발명의 일 실시예에 의한 전력 모듈 패키지 구성을 나타내는 도면,
도 2는 도 1의 전력 모듈 패키지의 평면도,
도 3 내지 도 5는 본 발명의 홈의 구성을 상세하게 나타내는 도면,
도 6 내지 도 7은 본 발명의 홈의 형상을 설명하기 위한 도면,
도 8은 본 발명의 일 실시예에 의한 전력 모듈 패키지 제조방법을 설명하기 위한 흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
전력 모듈 패키지
도 1은 본 발명의 일 실시예에 의한 전력 모듈 패키지 구성을 나타내는 도면이다.
도 1에서 도시하는 바와 같이, 전력 모듈 패키지(100)는 복수의 반도체 소자 실장영역 사이에 형성된 홈(111)을 갖는 베이스기판(110), 베이스기판(110)의 반도체 소자 실장영역에 실장된 반도체 소자(130) 및 홈(111)의 내부를 포함하여 베이스기판(110) 상에 형성된 몰딩(160)을 포함한다.
여기에서, 베이스기판은 열 전달 효율을 고려하여, 세라믹으로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
또한, 몰딩(160)은 베이스기판(110) 상부 및 베이스기판(110)의 측면을 감싸도록 형성될 수 있다.
예를 들어, 도 1에서 도시하는 바와 같이, 몰딩(160)은 홈(111) 내부에 채워지는 형태로 형성되기 때문에, 반도체 소자 실장영역 간에 형성된 홈(111)에 의한 열 차단뿐만 아니라 몰딩(160)으로 인한 2차 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.
또한, 몰딩(160)은 베이스기판(110)에 형성된 홈(111)에 채워지는 형태로 형성되기 때문에, 몰딩(160)과 베이스기판(110) 간의 접착력을 증가시키며, 이로 인해 기판과 몰딩제 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 반도체 소자(130)는 전력 소자(131)와 제어 소자(133)를 포함할 수 있다. 예를 들어, 전력 소자(131)는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등이며, 제어 소자(133)는 제어 IC(Control Integrated Circuit) 등을 포함할 수 있다.
이에, 복수의 반도체 소자 실장영역은 전력 소자 실장영역과 제어 소자 실장영역을 포함할 수 있다. 이때, 전력 소자 실장영역과 제어 소자 실장영역 각각은 복수의 영역으로 구분될 수 있다.
예를 들어, 도 2에서 도시하는 바와 같이, 반도체 소자 실장 영역은 A의 전력 소자 실장영역과 B의 제어 소자 실장영역으로 구분될 수 있다. 또한, 도 3에서 도시하는 바와 같이, A 영역 내에서 A-1 영역, A-2 영역, A-3 영역 및 A-4 영역으로 구분될 수 있는 것이다.
도 3 내지 도 5에서 도시하는 바와 같이, 홈(111)은 다수의 홈으로 구성된 열 형태일 수 있으며, 이에 한정되는 것은 아니다.
상술한 형태의 홈(111)은 도 3 내지 도 5에서 도시하는 바와 같이 반도체 소자 간의 열 전달에 의한 영향력을 최소화 할 수 있도록 형성될 수 있다.
보다 구체적으로, 홈(111)은 전력 소자 실장영역과 제어 소자 실장영역 사이에 형성되거나, 복수의 전력 소자 실장영역 각각의 사이에 형성되거나, 또는 이들이 조합된 구조로 형성될 수 있다.
예를 들어, 도 3 및 도 4의 A-1, A-2, A-3, A-4는 전력 소자 실장영역이고, B는 제어 소자 실장영역인 경우, 홈은 전력 소자 실장영역 A와 제어 소자 실장영역 B 사이에 형성되거나, 복수의 전력 소자 실장영역 각각의 사이인 A-1 및 A-2와 A-3 및 A-4 사이와 A-3와 A-4 사이에 형성될 수 있다.
또한, 도 4에서 도시하는 바와 같이, 운용자의 필요에 따라, 방열 특성이 높게 요구되는 영역(제어 소자 실장영역 B)으로의 열 전달을 최소하기 위해 전력 소자 실장영역과 제어 소자 실장영역 사이에 홈(111)을 2열 이상으로 구현하는 것도 가능하다.
또한, 도 5에서 도시하는 바와 같이, 제어 소자 실장영역 B의 둘레에 2열 이상의 홈(111)을 형성하는 것도 가능하다.
또한, 도 3의 I-I'선을 기준으로 한 홈의 단면은 도 6과 같다. 또한, 홈(111)의 가공 형태는 도 7에서 도시한 바와 같다.
도 6 및 도 7에서 도시하는 바와 같이, 홈(111)이 베이스기판(110)의 두께 방향으로 임의의 깊이로 가공되기 때문에, 홈(111)의 하부의 베이스기판(110)의 두께가 줄어들게 된다. 이로 인해, 홈(111) 하부에 대한 베이스기판(110)의 열전달 경로가 줄어들어 방열 효과가 더욱 증대될 수 있다.
한편, 도 1에서 도시하는 바와 같이, 전력 모듈 패키지(100)는 베이스기판(110) 상에 형성된 회로 및 접속 패드를 포함하는 메탈층(120)을 더 포함할 수 있고, 이때, 반도체 소자(130)는 메탈층(120) 상에 실장된다.
또한, 전력 모듈 패키지(100)는 메탈층(120) 상에 형성된 리드 프레임(140)을 더 포함할 수 있다.
이때, 리드 프레임(140)은 반도체 소자(130)가 실장되지 않은 메탈층(도 1의 좌측, 우측)에 실장된다.
또한, 전력 모듈 패키지(100)는 반도체 소자(130) 간을 연결하거나, 또는 반도체 소자(130)와 리드 프레임(140)을 전기적으로 연결하기 위한 와이어(150)를 더 포함할 수 있다.
전력 모듈 패키지의 제조방법
도 8은 본 발명의 일 실시예에 의한 전력 모듈 패키지 제조방법을 설명하기 위한 흐름도로서, 도 1 내지 도 5를 참조하여 설명하기로 한다.
우선, 베이스기판(110)을 준비한다(S101).
여기에서, 베이스기판은 열 전달 효율을 고려하여, 세라믹으로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
다음, 베이스기판(100) 상에 회로 및 접속 패드를 포함하는 메탈층(120)을 형성한다(S103). 이때, 회로 및 접속 패드를 포함하는 메탈층(120)은 구리를 비롯하여 회로기판 분야에서 회로용 금속으로 사용되는 것이라면 제한 없이 적용 가능하다.
만약, 베이스기판(100) 상에 직접 반도체 소자(130)를 실장하는 경우, 단계 S103은 생략 가능하다.
다음, 베이스기판(100)의 복수의 반도체 소자 실장영역 사이에 홈(111)을 형성한다(S105). 여기에서, 홈(111)은 다수의 홈으로 구성된 열 형태일 수 있다.
본 발명의 실시예에서, 반도체 소자(130)는 전력 소자(131)와 제어 소자(133)를 포함할 수 있다.
또한, 복수의 반도체 소자 실장영역은 전력 소자 실장영역과 제어 소자 실장영역을 포함할 수 있다. 이때, 전력 소자 실장영역과 제어 소자 실장영역 각각은 복수의 영역으로 구분될 수 있다.
예를 들어, 도 2에서 도시하는 바와 같이, 반도체 소자 실장 영역은 A의 전력 소자 실장영역과 B의 제어 소자 실장영역으로 구분될 수 있다. 또한, 도 3에서 도시하는 바와 같이, A 영역 내에서 A-1 영역, A-2 영역, A-3 영역 및 A-4 영역으로 구분될 수 있는 것이다.
도 3 내지 도 5에서 도시하는 바와 같이, 홈(111)은 반도체 소자 간의 열 전달에 의한 영향력을 최소화 할 수 있도록 형성될 수 있다.
보다 구체적으로, 홈(111)은 전력 소자 실장영역과 제어 소자 실장영역 사이에 형성되거나, 복수의 전력 소자 실장영역 각각의 사이에 형성되거나, 또는 이들이 조합된 구조로 형성될 수 있다.
예를 들어, 도 3 및 도 4의 A-1, A-2, A-3, A-4는 전력 소자 실장영역이고, B는 제어 소자 실장영역인 경우, 홈은 전력 소자 실장영역 A와 제어 소자 실장영역 B 사이에 형성되거나, 복수의 전력 소자 실장영역 각각의 사이인 A-1 및 A-2와 A-3 및 A-4 사이와 A-3와 A-4 사이에 형성될 수 있다.
또한, 도 4에서 도시하는 바와 같이, 운용자의 필요에 따라, 방열 특성이 높게 요구되는 영역(제어 소자 실장영역 B)으로의 열 전달을 최소하기 위해 전력 소자 실장영역과 제어 소자 실장영역 사이에 홈(111)을 2열 이상으로 구현하는 것도 가능하다.
또한, 도 5에서 도시하는 바와 같이, 제어 소자 실장영역 B의 둘레에 2열 이상의 홈(111)을 형성하는 것도 가능하다.
다음, 반도체 소자 실장영역에 반도체 소자(130)를 실장한다(S107).
예를 들어, 전력 소자(131)는 IGBT(Insulated Gate Bipolar Transistor), 다이오드(Diode) 등이며, 제어 소자(133)는 제어 IC(Control Integrated Circuit) 등을 포함할 수 있다.
본 단계 이전에 메탈층(120)이 형성된 경우, 반도체 소자(130)를 메탈층(120) 상에 실장한다.
다음, 베이스기판(110) 상에 리드 프레임(140)을 형성한다(S109).
본 단계 이전에 메탈층(120)이 형성된 경우, 리드 프레임(140)을 메탈층(120) 상에 형성한다.
다음, 반도체 소자(130) 간을 연결하거나, 또는 반도체 소자(130)와 리드 프레임(140)을 전기적으로 연결하기 위한 와이어(150)를 형성한다(S111).
다음, 홈(111)의 내부를 포함하여, 베이스기판(111) 상에 몰딩(160)을 형성한다(S113).
여기에서, 몰딩(160)은 베이스기판(110) 상부 및 베이스기판(110)의 측면을 감싸도록 형성한다.
도 1에서 도시하는 바와 같이, 몰딩(160)은 베이스기판(100) 상의 메탈층(120), 반도체 소자(130)를 모두 감싸고, 베이스기판(100)의 측면이 감싸지도록 형성된다. 이때, 방열 특성을 고려하여, 베이스기판(100)의 하면은 노출시키는 형태로 몰딩(160)을 형성한다.
또한, 몰딩(160)은 홈(111) 내부에 채워지는 형태로 형성되기 때문에, 반도체 소자 실장영역 사이에 형성된 홈(111)에 의한 열 차단뿐만 아니라 몰딩(160)으로 인한 2차 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.
또한, 몰딩(160)은 베이스기판(110)에 형성된 홈(111)에 채워지는 형태로 형성되기 때문에, 몰딩(160)과 베이스기판(110) 간의 접착력을 증가시키며, 이로 인해 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전력 모듈 패키지 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 전력 모듈 패키지 110 : 베이스기판
120 : 메탈층 130 : 반도체 소자
131 : 전력 소자 133 : 제어 소자
140 : 리드 프레임 150 : 와이어
160 : 몰드

Claims (18)

  1. 복수의 반도체 소자 실장영역 사이에 형성된 홈을 갖는 베이스기판;
    상기 베이스기판의 상기 반도체 소자 실장영역에 실장된 반도체 소자; 및
    상기 홈의 내부를 포함하여, 상기 베이스기판 상에 형성된 몰딩;
    을 포함하는 전력 모듈 패키지.
  2. 제1항에 있어서,
    상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 전력 소자 실장영역과 제어 소자 실장영역을 포함하며,
    상기 홈은 상기 전력 소자 실장영역과 상기 제어 소자 실장영역 사이에 형성되는 전력 모듈 패키지.
  3. 제1항에 있어서,
    상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 복수의 전력 소자 실장영역을 포함하며,
    상기 홈이 상기 복수의 전력 소자 실장영역 각각의 사이에 형성되는 전력 모듈 패키지.
  4. 제1항에 있어서,
    상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 복수의 전력 소자 실장영역과 상기 제어 소자 실장영역을 포함하며,
    상기 홈이 상기 전력 소자 실장영역과 상기 제어 소자 실장영역 사이에 형성되거나, 상기 복수의 전력 소자 실장영역 각각의 사이에 형성되는 전력 모듈 패키지.
  5. 제1항에 있어서,
    상기 베이스기판 상에 형성된 회로 및 접속 패드를 포함하는 메탈층;
    을 더 포함하고,
    상기 반도체 소자는 상기 메탈층 상에 실장되는 전력 모듈 패키지.
  6. 제5항에 있어서,
    상기 메탈층 상에 형성된 리드 프레임; 및
    상기 반도체 소자 간을 연결하거나, 또는 상기 반도체 소자와 상기 리드 프레임을 전기적으로 연결하기 위한 와이어;
    를 더 포함하는 전력 모듈 패키지.
  7. 제1항에 있어서,
    상기 몰딩은 상기 베이스기판 상부 및 상기 베이스기판의 측면을 감싸도록 형성된 전력 모듈 패키지.
  8. 제1항에 있어서,
    상기 홈은 다수의 홈으로 구성된 열 형태인 전력 모듈 패키지.
  9. 제1항에 있어서,
    상기 베이스기판은 세라믹으로 이루어진 전력 모듈 패키지.
  10. 베이스기판을 준비하는 단계;
    상기 베이스기판의 복수의 반도체 소자 실장영역 사이에 홈을 형성하는 단계;
    상기 반도체 소자 실장영역에 반도체 소자를 실장하는 단계; 및
    상기 홈의 내부를 포함하여, 상기 베이스기판 상에 몰딩을 형성하는 단계;
    를 포함하는 전력 모듈 패키지 제조방법.
  11. 제10항에 있어서,
    상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 전력 소자 실장영역과 제어 소자 실장영역을 포함하며,
    상기 홈을 형성하는 단계에서,
    상기 전력 소자 실장영역과 상기 제어 소자 실장영역 사이에 홈을 형성하는 전력 모듈 패키지 제조방법.
  12. 제10항에 있어서,
    상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 복수의 전력 소자 실장영역을 포함하며,
    상기 홈을 형성하는 단계에서,
    상기 복수의 전력 소자 실장영역 각각의 사이에 홈을 형성하는 전력 모듈 패키지 제조방법.
  13. 제10항에 있어서,
    상기 반도체 소자는 전력 소자와 제어 소자를 포함하고, 상기 복수의 반도체 소자 실장영역은 전력 소자 실장영역과 제어 소자 실장영역을 포함하며,
    상기 홈을 형성하는 단계에서,
    상기 전력 소자 실장영역과 상기 제어 소자 실장영역 사이에 홈을 형성하거나, 전력 소자 실장영역 각각의 사이에 홈을 형성하는 전력 모듈 패키지 제조방법.
  14. 제10항에 있어서,
    상기 몰딩을 형성하는 단계에서,
    상기 베이스기판 상부 및 상기 베이스기판의 측면을 감싸도록 몰딩을 형성하는 전력 모듈 패키지 제조방법.
  15. 제10항에 있어서,
    상기 반도체 소자를 실장하는 단계 이전에,
    상기 베이스기판 상에 회로 및 접속 패드를 포함하는 메탈층을 형성하는 단계;를 더 포함하고,
    상기 반도체 소자를 실장하는 단계에서,
    상기 반도체 소자를 상기 메탈층 상에 실장하는 전력 모듈 패키지 제조방법.
  16. 제10항에 있어서,
    상기 베이스기판 상에 리드 프레임을 형성하는 단계; 및
    상기 반도체 소자 간을 연결하거나, 또는 상기 반도체 소자와 상기 리드 프레임을 전기적으로 연결하기 위한 와이어를 형성하는 단계;
    를 더 포함하는 전력 모듈 패키지 제조방법.
  17. 제10항에 있어서,
    상기 홈은 다수의 홈으로 구성된 열 형태인 전력 모듈 패키지 제조방법.
  18. 제10항에 있어서,
    상기 베이스기판은 세라믹으로 이루어진 전력 모듈 패키지 제조방법.
KR1020110065996A 2011-07-04 2011-07-04 전력 모듈 패키지 및 그 제조방법 KR101255930B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110065996A KR101255930B1 (ko) 2011-07-04 2011-07-04 전력 모듈 패키지 및 그 제조방법
JP2011184391A JP2013016766A (ja) 2011-07-04 2011-08-26 パワーモジュールパッケージ及びその製造方法
US13/281,285 US8502374B2 (en) 2011-07-04 2011-10-25 Power module package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110065996A KR101255930B1 (ko) 2011-07-04 2011-07-04 전력 모듈 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130004745A KR20130004745A (ko) 2013-01-14
KR101255930B1 true KR101255930B1 (ko) 2013-04-23

Family

ID=47438150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065996A KR101255930B1 (ko) 2011-07-04 2011-07-04 전력 모듈 패키지 및 그 제조방법

Country Status (3)

Country Link
US (1) US8502374B2 (ko)
JP (1) JP2013016766A (ko)
KR (1) KR101255930B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905515B2 (en) * 2014-08-08 2018-02-27 Mediatek Inc. Integrated circuit stress releasing structure
RU2688035C1 (ru) * 2018-05-14 2019-05-17 Акционерное общество "Научно-производственное предприятие "Пульсар" Металлокерамический корпус силового полупроводникового модуля на основе высокотеплопроводной керамики и способ его изготовления
KR20210058270A (ko) * 2019-11-14 2021-05-24 현대자동차주식회사 전력모듈에 적용되는 기판 구조
CN113053850A (zh) * 2021-03-16 2021-06-29 苏州悉智科技有限公司 功率模块封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090104478A (ko) * 2008-03-31 2009-10-06 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
KR20100126909A (ko) * 2009-05-25 2010-12-03 삼성전기주식회사 전력반도체 모듈

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147554A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ハイブリツドｉｃモジユ−ル
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
US7053469B2 (en) * 2004-03-30 2006-05-30 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package and manufacturing method thereof
JP4534613B2 (ja) * 2004-06-09 2010-09-01 株式会社デンソー 電子装置
JP4305356B2 (ja) * 2004-04-14 2009-07-29 株式会社デンソー 半導体装置
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
US7224047B2 (en) * 2004-12-18 2007-05-29 Lsi Corporation Semiconductor device package with reduced leakage
WO2007005263A2 (en) * 2005-06-30 2007-01-11 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090104478A (ko) * 2008-03-31 2009-10-06 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
KR20100126909A (ko) * 2009-05-25 2010-12-03 삼성전기주식회사 전력반도체 모듈

Also Published As

Publication number Publication date
US8502374B2 (en) 2013-08-06
US20130009291A1 (en) 2013-01-10
KR20130004745A (ko) 2013-01-14
JP2013016766A (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
JP6503097B2 (ja) パワーモジュール半導体装置
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101255935B1 (ko) 전력 모듈 패키지 및 그 제조방법
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
KR101237566B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2015106685A (ja) パワーモジュール及びその製造方法
JP2019071412A (ja) チップパッケージ
JP2017017109A (ja) 半導体装置
JP2015046476A (ja) 電力用半導体装置およびその製造方法
KR101255930B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20150235929A1 (en) Electronic device with heat dissipater
JP2012182250A (ja) 半導体装置
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
JP2011199161A (ja) 半導体装置
US9099451B2 (en) Power module package and method of manufacturing the same
KR101222809B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP5477157B2 (ja) 半導体装置
JP2008300627A (ja) 半導体装置
US9275943B2 (en) Power device having reduced thickness
KR101331681B1 (ko) 전력 모듈 패키지
JP2012238737A (ja) 半導体モジュール及びその製造方法
KR101443970B1 (ko) 전력 모듈 패키지
KR20220001679A (ko) 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지
JP2017069351A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee