JP2005347672A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、集積回路１２を有する半導体基板１０と、第１の導電体２２と、第１の導電体２２を覆うように設けられた第１の絶縁層３２と、第１の絶縁層３２上に設けられた保護部材４０と、保護部材４０を覆うように設けられた第２の絶縁層３４と、第２の絶縁層３４上に設けられた第２の導電体２４とを含む。保護部材４０は、第１及び第２の絶縁層３２，３４よりも延展性が高い。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関する。

絶縁層を挟んで配置された２つの導電体を有する半導体装置が知られている。導電体同士のショートを防止することができれば、半導体装置の電気的な信頼性を高めることができる。

本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開平１１−３０７７２４号公報

（１）本発明に係る半導体装置は、集積回路を有する半導体基板と、
第１の導電体と、
前記第１の導電体を覆うように設けられた第１の絶縁層と、
前記第１の絶縁層上に設けられた保護部材と、
前記保護部材を覆うように設けられた第２の絶縁層と、
前記第２の絶縁層上に設けられた第２の導電体と、
を含み、
前記保護部材は、前記第１及び第２の絶縁層よりも延展性が高い。本発明によれば、第１及び第２の絶縁層の間には、保護部材が形成されてなる。そして、保護部材は、第１及び第２の絶縁層よりも延展性が高い。すなわち、保護部材は、第１及び第２の絶縁層に較べて破壊されにくくなっている。そのため、第１及び第２の絶縁層のいずれかが破壊された場合でも、他方の絶縁膜が破壊されることを防止することができる。そのため、第１及び第２の導電体間で電気的なショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記第１及び第２の導電体の重複領域は、前記保護部材とオーバーラップしていてもよい。
（３）この半導体装置において、
前記第１の導電体に与えられる電位と前記第２の導電体に与えられる電位とは異なっていてもよい。
（４）この半導体装置において、
前記第２の導電体は電極パッドであってもよい。
（５）この半導体装置において、
前記電極パッドにはバンプが形成されていてもよい。
（６）この半導体装置において、
前記電極パッドは前記集積回路とオーバーラップするように配置されていてもよい。
（７）この半導体装置において、
前記保護部材は金属で形成されていてもよい。
（８）本発明に係る半導体装置の製造方法は、集積回路を有する半導体基板の上方に第１の導電体を形成すること、
前記第１の導電体を覆うように、第１の絶縁層を形成すること、
前記第１の絶縁層上に保護部材を形成すること、
前記保護部材を覆うように、第２の絶縁層を形成すること、及び、
前記第２の絶縁層上に第２の導電体を形成することを含み、
前記保護部材を、前記第１及び第２の絶縁層よりも延展性が高くなるように形成する。本発明によれば、第１及び第２の絶縁層の間に保護部材を形成する。そのため、第１及び第２の導電体間で電気的なショートが発生しにくい、信頼性の高い半導体装置を製造することができる。
（９）この半導体装置の製造方法において、
前記第１及び第２の導電体並びに前記保護部材を、前記第１及び第２の導電体の重複領域が前記保護部材とオーバーラップするように形成してもよい。
（１０）この半導体装置の製造方法において、
前記第１及び第２の導電体を、電気的に接続しないように形成してもよい。
（１１）この半導体装置の製造方法において、
前記第２の導電体は電極パッドであってもよい。
（１２）この半導体装置の製造方法において、
前記電極パッドにバンプを形成することをさらに含んでもよい。
（１３）この半導体装置の製造方法において、
前記電極パッドを、前記集積回路とオーバーラップするように配置してもよい。
（１４）この半導体装置の製造方法において、
前記保護部材を金属で形成してもよい。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。ここで、図１（Ａ）は、本発明を適用した実施の形態に係る半導体装置１の概略図である。そして、図１（Ｂ）は、半導体装置１の断面の一部拡大図である。

本実施の形態に係る半導体装置は、集積回路１２を有する半導体基板１０を含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、ウエハ状をなしていてもよい（図１（Ａ）参照）。あるいは、半導体基板１０は、チップ状をなしていてもよい（図２参照）。半導体基板１０は、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２を有する。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。

本実施の形態に係る半導体装置は、図１（Ｂ）に示すように、第１の導電体２２を有する。第１の導電体２２は、トランジスタのゲート電極や、配線パターン、抵抗体であってもよい。第１の導電体２２は集積回路１２と電気的に接続されていてもよい。第１の導電体２２は、例えばＡｌやＡｕ、あるいはＣｕを含む配線であってもよい。第１の導電体２２は、単層の配線であってもよく、複数層からなる配線であってもよい。第１の導電体２２は、絶縁膜２１上に形成されていてもよい（図１（Ｂ）参照）。ここで、絶縁膜２１は、半導体基板１０上に形成された絶縁膜であってもよい。絶縁膜２１の材料は特に限定されないが、例えばＳｉＯ_２、ＳｉＮで形成されていてもよい。あるいは、第１の導電体２２は、集積回路１２の一部であってもよい。第１の導電体２２は、例えばトランジスタの電極配線であってもよい。

本実施の形態に係る半導体装置は、図１（Ｂ）に示すように、第１の絶縁層３２を有する。第１の絶縁層３２は、第１の導電体２２を覆うように設けられてなる。第１の絶縁層３２は、例えばＳｉＯ_２、ＳｉＮで形成されていてもよい。第１の絶縁層３２は、単層で形成されていてもよく、あるいは、複数層で形成されていてもよい。半導体基板１０に絶縁膜２１が形成されている場合、第１の絶縁層３２は、絶縁膜２１と同じ材料で形成されていてもよい。

本実施の形態に係る半導体装置は、保護部材４０を有する。保護部材４０は、第１の絶縁層３２上に設けられてなる。保護部材４０は、第１の絶縁層３２及び第２の絶縁層３４（後述）よりも延展性が高い。保護部材４０の形状は特に限定されず、例えば薄く平らに形成されていてもよい。あるいは、保護部材４０は、配線状に形成されていてもよい。保護部材４０は、第１の導電体２２の少なくとも一部とオーバーラップするように配置されていてもよい。保護部材４０は、また、第２の導電体２４（後述）とオーバーラップするように配置されていてもよい。すなわち、本実施の形態に係る半導体装置では、第１及び第２の導電体２２，２４の重複領域が、保護部材４０とオーバーラップしていてもよい。ただし、保護部材４０は、第１の導電体２２とオーバーラップしないように配置されていてもよい。また、保護部材４０の材料も特に限定されるものではなく、例えば金属で形成されていてもよい。あるいは、保護部材４０は、ポリイミドなどの樹脂で形成されていてもよい。保護部材４０が金属で形成されている場合、保護部材４０は、第１及び第２の導電体２２，２４と電気的に接続されていなくてもよい。このとき、保護部材４０は、回路基板等に実装された後でも信号の伝播にかかわらないように形成されていてもよい。すなわち、保護部材４０は、いわゆるダミー配線であってもよい。

本実施の形態に係る半導体装置は、第１の絶縁層３２上に設けられた配線４１を有してもよい。配線４１は、後述する第２の導電体２４（あるいは電極パッド）の下を避けた位置に形成されていてもよい。保護部材４０が金属で形成されている場合、配線４１は、保護部材４０と同じ組成で形成されていてもよい。配線４１は、第１の導電体２２と電気的に接続されていてもよい。配線４１は、第２の導電体２４と電気的に接続されていてもよい。配線４１は、集積回路１２と電気的に接続されていてもよい。また、配線４１は。電気的な信号線若しくは電源ライン等として使用されてもよい。

本実施の形態に係る半導体装置は、第２の絶縁層３４を有する。第２の絶縁層３４は、保護部材４０を覆うように設けられてなる。半導体装置が配線４１を有する場合、第２の絶縁層３４は、配線４１を覆うように設けられていてもよい。第２の絶縁層３４は、例えばＳｉＯ_２、ＳｉＮで形成されていてもよい。第２の絶縁層３４は、単層で形成されていてもよく、あるいは、複数層で形成されていてもよい。また、第２の絶縁層３４は、第１の絶縁層３２と同じ材料で形成されていてもよい。

本実施の形態に係る半導体装置は、第２の導電体２４を有する。第２の導電体２４は、第２の絶縁層３４上に設けられてなる。第２の導電体２４は、第１の導電体２２と電気的に接続されていなくてもよい。また、第２の導電体２４に与えられる電位と、第１の導電体２２に与えられる電位は異なっていてもよい。第２の導電体２４は、保護部材４０とオーバーラップするように配置されていてもよい。あるいは、第２の導電体２４は、保護部材４０とオーバーラップしないように配置されていてもよい。第２の導電体２４は、図１（Ｂ）に示すように、電極パッドであってもよい。第２の導電体２４（電極パッド）は、集積回路１２とオーバーラップするように配置されていてもよい。特に、第２の導電体２４は集積回路１２を構成する素子のうち、トランジスタや抵抗体などとオーバーラップするように設けられてもよい。ただし、第２の導電体２４は、配線であってもよく、第１の導電体２２（あるいは配線４１）と電気的に接続されていてもよい。

本実施の形態に係る半導体装置は、図１（Ｂ）に示すように、パッシベーション膜５２を有してもよい。第２の導電体２４が電極パッドである場合、パッシベーション膜５２は、第２の導電体２４の一部を露出させる開口を有してもよい。半導体装置は、第２の導電体２４に形成されたバンプ５４をさらに有してもよい。言い換えると、第２の導電体２４にはバンプ５４が形成されていてもよい。また、半導体装置は、第１及び第２の導電体２２，２４の上方又は下方に配置された、他の導電体及び他の絶縁層をさらに有してもよい（図示せず）。

本実施の形態に係る半導体装置１は、以上のように構成されてなる。先に説明したように、半導体装置１は、保護部材４０を有する。そして、保護部材４０は、第１及び第２の絶縁層３２，３４よりも延展性が高い。そのため、半導体装置に外力が加わって、第１及び第２の絶縁層３２，３４のいずれかが破壊されても、保護部材４０によって力が伝わりにくくなるため、他方の絶縁層が破壊されることを防止することができる。そのため、第１及び第２の導電体２２，２４がショートしにくい、電気的な信頼性の高い半導体装置を提供することができる。また、半導体装置の電極パッドと他の部材とを電気的に接続する際に、電極パッドの直下に大きな力が加わることがある。ところで、図１（Ｂ）に示すように保護部材４０が電極パッド（第２の導電体２４）とオーバーラップするように配置されている場合、保護部材４０によって、その力が下層に伝わることを防止することができる。そのため、電極パッドの直下に集積回路１２（回路素子）が配置されている場合でも、集積回路１２の破損を防止することが可能な、信頼性の高い半導体装置を提供することができる。なお、図１（Ａ）に示すように、ウエハの状態を指して半導体装置１と称してもよいが、上述した構造を有する半導体チップを、半導体装置と称してもよい。

以下、本発明を適用した実施の形態に係る半導体装置の製造方法について説明する。半導体装置の製造方法は、集積回路１２を有する半導体基板１０の上方に、第１の導電体２２を形成することを含む。本工程は、集積回路１２を有する半導体基板１０を用意することを含んでもよい。半導体基板１０は、絶縁膜２１を有してもよい。そして、本工程は、絶縁膜２１上に第１の導電体２２を形成することを含んでもよい。第１の導電体２２を、集積回路１２と電気的に接続されるように形成してもよい。第１の導電体２２を形成する方法は特に限定されず、既に公知となっているいずれかの方法で形成してもよい。例えば、絶縁膜２１にパターニングされたレジストを形成し、これを利用して第１の導電体２２を形成してもよい。ただし、集積回路１２の素子（例えばトランジスタ）の電極配線を第１の導電体２２として、以下の工程を行ってもよい。

本実施の形態に係る半導体装置の製造方法は、第１の絶縁層３２を形成することを含む。第１の絶縁層３２は、第１の導電体２２を覆うように形成する。第１の絶縁層３２を形成する方法として、例えば、ＣＶＤ法や塗布法など、既に公知となっているいずれかの方法を適用してもよい。

本実施の形態に係る半導体装置の製造方法は、第１の絶縁層３２上に保護部材４０を形成することを含む。保護部材４０を、第１の絶縁層３２及び第２の絶縁層３４（後述）よりも延展性が高くなるように形成する。例えば、保護部材４０を金属で形成することによって、保護部材４０を第１及び第２の絶縁層３２，３４よりも延展性が高くなるように形成してもよい。このとき、保護部材４０を、第１の導電体２２と電気的に接続されないように形成してもよい。また、保護部材４０を、回路基板等に実装した場合でも信号の伝達にかかわらない配線（いわゆるダミー配線）となるように形成してもよい。あるいは、保護部材４０を、樹脂で形成してもよい。保護部材４０を、第１の導電体２２の少なくとも一部とオーバーラップするように形成してもよい。あるいは、保護部材４０を、第１の導電体２２とオーバーラップしないように形成してもよい。

本実施の形態に係る半導体装置の製造方法は、第１の絶縁層３２上に、配線４１を形成することを含んでいてもよい。保護部材４０を金属で形成する場合、保護部材４０と配線４１とを、一括して形成してもよい。第１の絶縁層３２上に１つのレジストを形成し、該レジストを利用して、保護部材４０と配線４１とを同時に形成してもよい。これによれば、効率よく半導体装置を製造することができる。

本実施の形態に係る半導体装置の製造方法は、第２の絶縁層３４を形成することを含む。第２の絶縁層３４を、保護部材４０を覆うように形成する。第２の絶縁層３４を、配線４１を覆うように形成してもよい。第２の絶縁層３４は、第１の絶縁層３２を形成する方法と同様の方法で形成してもよい。

本実施の形態に係る半導体装置の製造方法は、第２の絶縁層３４上に第２の導電体２４を形成することを含む。第２の導電体２４を、第１の導電体２２と電気的に接続されないように形成してもよい。第２の導電体２４を、第１の導電体２２と同様の方法で形成してもよい。第２の導電体２４は、電極パッドとして形成してもよい。このとき、第２の導電体２４（電極パッド）を、集積回路１２とオーバーラップするように配置してもよい。本工程では、第２の導電体２４を、保護部材４０とオーバーラップするように形成してもよい。このとき、第２の導電体２４を、第１の導電体２２とオーバーラップする領域の投影面が、保護部材４０の内側に配置されるように形成してもよい。すなわち、第１及び第２の導電体２２，２４並びに保護部材４０を、第１及び第２の導電体２２，２４の重複領域が保護部材４０とオーバーラップするように形成してもよい。ただし、第２の導電体２４を、保護部材４０とオーバーラップしないように形成してもよい。

そして、パッシベーション膜５２を形成する工程や、第２の導電体２４（電極パッド）上にバンプ５４を形成する工程、あるいは検査工程等を経て、半導体装置１（図１（Ｂ）参照）を形成してもよい。また、半導体装置１を個片に切断して、半導体チップ２を形成してもよい（図２参照）。半導体チップ２を、半導体装置と称してもよい。そして、図２に、半導体チップ２が実装された回路基板１０００を示す。また、本実施の形態に係る半導体装置を有する電子機器として、図３にはノート型パーソナルコンピュータ２０００を、図４には携帯電話３０００を、それぞれ示す。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図２は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図３は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。

符号の説明

１０ 半導体基板、 １２ 集積回路、 ２２ 第１の導電体、 ２４ 第２の導電体、 ３２ 第１の絶縁層、 ３４ 第２の絶縁層、 ４０ 保護部材、 ５４ バンプ

Claims (14)

1. 集積回路を有する半導体基板と、
   第１の導電体と、
   前記第１の導電体を覆うように設けられた第１の絶縁層と、
   前記第１の絶縁層上に設けられた保護部材と、
   前記保護部材を覆うように設けられた第２の絶縁層と、
   前記第２の絶縁層上に設けられた第２の導電体と、
   を含み、
   前記保護部材は、前記第１及び第２の絶縁層よりも延展性が高い半導体装置。
2. 請求項１記載の半導体装置において、
   前記第１及び第２の導電体の重複領域は、前記保護部材とオーバーラップしてなる半導体装置。
3. 請求項１又は請求項２記載の半導体装置において、
   前記第１の導電体に与えられる電位と前記第２の導電体に与えられる電位とは異なっている半導体装置。
4. 請求項１から請求項３のいずれかに記載の半導体装置において、
   前記第２の導電体は電極パッドである半導体装置。
5. 請求項４記載の半導体装置において、
   前記電極パッドにはバンプが形成されてなる半導体装置。
6. 請求項４又は請求項５記載の半導体装置において、
   前記電極パッドは前記集積回路とオーバーラップするように配置されてなる半導体装置。
7. 請求項１から請求項６のいずれかに記載の半導体装置において、
   前記保護部材は金属で形成されてなる半導体装置。
8. 集積回路を有する半導体基板の上方に第１の導電体を形成すること、
   前記第１の導電体を覆うように、第１の絶縁層を形成すること、
   前記第１の絶縁層上に保護部材を形成すること、
   前記保護部材を覆うように、第２の絶縁層を形成すること、及び、
   前記第２の絶縁層上に第２の導電体を形成することを含み、
   前記保護部材を、前記第１及び第２の絶縁層よりも延展性が高くなるように形成する半導体装置の製造方法。
9. 請求項８記載の半導体装置の製造方法において、
   前記第１及び第２の導電体並びに前記保護部材を、前記第１及び第２の導電体の重複領域が前記保護部材とオーバーラップするように形成する半導体装置の製造方法。
10. 請求項８又は請求項９記載の半導体装置の製造方法において、
    前記第１及び第２の導電体を、電気的に接続しないように形成する半導体装置の製造方法。
11. 請求項８から請求項１０のいずれかに記載の半導体装置の製造方法において、
    前記第２の導電体は電極パッドである半導体装置の製造方法。
12. 請求項１１記載の半導体装置の製造方法において、
    前記電極パッドにバンプを形成することをさらに含む半導体装置の製造方法。
13. 請求項１１又は請求項１２記載の半導体装置の製造方法において、
    前記電極パッドを、前記集積回路とオーバーラップするように配置する半導体装置の製造方法。
14. 請求項８から請求項１３のいずれかに記載の半導体装置の製造方法において、
    前記保護部材を金属で形成する半導体装置の製造方法。
    

Images