JP2007012813A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007012813A
JP2007012813A JP2005190448A JP2005190448A JP2007012813A JP 2007012813 A JP2007012813 A JP 2007012813A JP 2005190448 A JP2005190448 A JP 2005190448A JP 2005190448 A JP2005190448 A JP 2005190448A JP 2007012813 A JP2007012813 A JP 2007012813A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin protrusion
wiring
semiconductor substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005190448A
Other languages
English (en)
Other versions
JP4284544B2 (ja
Inventor
Shuichi Tanaka
秀一 田中
Hideo Imai
英生 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005190448A priority Critical patent/JP4284544B2/ja
Priority to US11/444,271 priority patent/US7671476B2/en
Priority to KR1020060052544A priority patent/KR100786210B1/ko
Priority to CNB2006100946150A priority patent/CN100461396C/zh
Priority to TW095123349A priority patent/TW200715424A/zh
Publication of JP2007012813A publication Critical patent/JP2007012813A/ja
Application granted granted Critical
Publication of JP4284544B2 publication Critical patent/JP4284544B2/ja
Priority to US12/685,169 priority patent/US7825518B2/en
Priority to US12/891,145 priority patent/US7936073B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、電極１４を有する半導体基板１０と、半導体基板１０上に形成された樹脂突起２０と、電極１４と電気的に接続されてなり、樹脂突起２０上に至るように形成された配線３０とを含む。配線３０は、樹脂突起２０の上端面に形成された第１の部分３１と、樹脂突起２０の基端部の側方に形成された第２の部分３２とを含む。第２の部分３２は、第１の部分３１よりも幅が狭い。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という２つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、従来の半導体パッケージに較べて、半導体装置の小型化が可能である。
しかし、この半導体装置であっても、従来の半導体装置と同等又はそれ以上の信頼性が要求される。また、この半導体装置を、信頼性を確保しつつ、効率よく製造する方法の開発が望まれている。
本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開平２−２７２７３７号公報
（１）本発明に係る半導体装置は、電極を有する半導体基板と、
前記半導体基板上に形成された樹脂突起と、
前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、
を含み、
前記配線は、前記樹脂突起の上端面に形成された第１の部分と、前記樹脂突起の基端部の側方に形成された第２の部分とを含み、
前記第２の部分は、前記第１の部分よりも幅が狭い。本発明によると、隣り合う２つの配線間で、マイグレーションを原因とする電気的なショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記配線は、前記第２の部分に延設された延設部と、前記延設部と前記電極とをつなぐ導電部とを含み、
前記延設部は前記導電部よりも幅が狭くてもよい。
（３）この半導体装置において、
前記延設部は、前記第２の部分と同じ幅をなしていてもよい。
（４）この半導体装置において、
前記配線のうち、前記半導体基板上に形成された部分は、前記第２の部分と同じ幅をなしていてもよい。
（５）この半導体装置において、
前記配線の前記第２の部分は、前記樹脂突起に固定されていなくてもよい。これによると、応力に対する信頼性の高い半導体装置を提供することができる。
（６）本発明に係る半導体装置の製造方法は、電極を有する半導体基板を用意する工程と、
前記半導体基板上に樹脂突起を形成する工程と、
前記電極と電気的に接続されてなり、前記樹脂突起の上端面に形成された第１の部分と、前記樹脂突起の基端面に形成された、前記第１の部分よりも幅が狭い第２の部分とを有する配線を形成する工程と、
前記樹脂突起の前記基端面における前記第２の部分と接触する部分の少なくとも一部を除去する工程と、
を含む。本発明によると、隣り合う２つの配線間で、マイグレーションを原因とする電気的なショートが発生しにくく、かつ、応力に対する信頼性の高い半導体装置を製造することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
（半導体装置）
図１（Ａ）〜図３は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図１（Ａ）は、本発明を適用した実施の形態に係る半導体装置１の上視図であり、図１（Ｂ）は、図１（Ａ）のIB−IB線断面の一部拡大図である。また、図２は、半導体装置１の概略図であり、図３は、半導体装置１が実装された電子モジュールを示す図である。
本実施の形態に係る半導体装置は、図１（Ａ）〜図２に示すように、半導体基板１０を含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、チップ状をなしていてもよい（図３参照）。このとき、半導体基板１０の電極１４が形成された面（能動面）は長方形をなしていてもよい。ただし、半導体基板１０の能動面は、正方形をなしていてもよい（図示せず）。あるいは、半導体基板１０は、ウエハ状をなしていてもよい（図４（Ａ）参照）。半導体基板１０には、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２が形成されていてもよい（図１（Ｂ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板１０は、図１（Ａ）及び図１（Ｂ）に示すように、電極１４を有する。電極１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体基板の内部配線の一部であってもよい。このとき、電極１４は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板１０は、図１（Ｂ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６は、電極１４を露出させるように形成されていてもよい。パッシベーション膜１６は、電極１４を露出させる開口を有していてもよい。パッシベーション膜１６は、電極１４を部分的に覆うように形成されていてもよい。パッシベーション膜１６は、電極１４の周囲を覆うように形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。
本実施の形態に係る半導体装置は、図１（Ａ）〜図２に示すように、半導体基板１０上に形成された樹脂突起２０を含む。樹脂突起２０は、パッシベーション膜１６上に形成されていてもよい。樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成してもよい。樹脂突起２０の形状も特に限定されるものではない。例えば、樹脂突起２０は、直線状に形成されていてもよい（図１（Ａ）及び図２参照）。半導体基板１０が長方形をなす場合、樹脂突起２０は、半導体基板１０の長辺に沿って延びるように形成されていてもよい。樹脂突起２０の表面は、曲面になっていてもよい。このとき、樹脂突起２０の断面形状は、半円状をなしていてもよい（図１（Ｂ）参照）。ただし、樹脂突起２０は、半球状をなしていてもよい（図示せず）。
本実施の形態に係る半導体装置は、図１（Ａ）〜図２に示すように、配線３０を含む。配線３０は、電極１４と電気的に接続されてなる。配線３０は、樹脂突起２０上に至るように形成されてなる。配線３０は、樹脂突起２０の上端面に形成された第１の部分３１と、樹脂突起２０の基端部の側方に形成された第２の部分３２とを含む。第２の部分３２は、図１（Ａ）及び図２に示すように、第１の部分３１よりも幅が狭くなっている。第１の部分３１は、樹脂突起２０に固定されていてもよい。これに対して、第２の部分３２は、樹脂突起２０の基端部の表面に固定されていなくてもよい。このとき、図１（Ｂ）に示すように、第２の部分３２は、樹脂突起２０と間隔があくように形成されていてもよい。ただし、第２の部分３２は、樹脂突起２０に固定されていてもよい（図７参照）。なお、第２の部分３２は、樹脂突起２０の両側に設けられていてもよい。
配線３０は、図１（Ａ）に示すように、第２の部分３２に延設された延設部３４と、延設部３４と電極１４とをつなぐ導電部３６とを含んでいてもよい。なお、延設部３４と導電部３６とは、半導体基板１０（パッシベーション膜１６）上に設けられた部分であってもよい。このとき、第１及び第２の部分３１，３２は、導電部３６及び延設部３４を介して、電極１４と電気的に接続されていてもよい。なお、延設部３４は、導電部３６よりも幅が狭くなっていてもよい。そして、延設部３４は、第２の部分３２と同じ幅をなしていてもよい。また、配線３０の先端部３５は、第２の部分３２よりも幅が広くなっていてもよい。これにより、配線３０と半導体基板１０（パッシベーション膜１６）との接触面積を広くすることができる。そのため、配線３０の剥離が生じにくい、信頼性の高い半導体装置を提供することができる。
ただし配線３０はこれに限られず、配線３０の半導体基板１０上に形成された部分は、すべて、一定の幅をなしていてもよい（図示せず）。このとき、配線３０における半導体基板１０上に形成された部分は、第２の部分３２と同じ幅をなしていてもよい。
配線３０の構造及び材料は、特に限定されるものではない。例えば、配線３０は、複数層で形成されていてもよい。このとき、配線３０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。あるいは、配線３０は、単層で形成されていてもよい。
本実施の形態に係る半導体装置１は、以上の構成をなしていてもよい。先に説明したように、配線３０は、樹脂突起２０の上端面に形成された第１の部分３１と、樹脂突起２０の基端部の側方に配置された第２の部分３２を有する。そして、第２の部分３２は、第１の部分３１よりも幅が狭くなっている。そのため、半導体装置１によると、隣り合う２つの配線３０の第２の部分３２の間隔を広くすることができる。そのため、配線３０の第２の部分３２の間で、マイグレーションを原因とする電気的なショートが発生しにくくなる。以下、この効果について詳述する。
半導体装置を製造する工程では、樹脂突起２０の表面に炭化層が形成されることがある。炭化層は樹脂に比べて絶縁抵抗が低いため、炭化層上に形成された２つの配線は、樹脂層上に形成された２つの配線よりも、電気的なショートが発生しやすくなる。そして、配線の微細化や、狭ピッチ化が進むと、この絶縁抵抗の低下が、半導体装置の信頼性に影響を与えることが懸念される。
この点に鑑みて、信頼性の高い半導体装置を製造するために、隣り合う２つの配線の間の炭化層を除去して、配線間の絶縁抵抗を確保する技術が知られている。例えば、Ｏ２プラズマエッチングによって、隣り合う２つの配線間の樹脂層を除去することが知られている。ところが、樹脂突起２０の基端部は、半導体基板１０に対して垂直に近い角度を有している。そのため、従来の方法では、樹脂突起２０の基端部の表面に形成された炭化層を、効率よく確実に除去することが困難であった。
しかし、本発明によると、配線３０のうち樹脂突起２０の基端部の側方に形成された第２の部分３２は、第１の部分３１に較べて幅が狭くなっている。そのため、半導体装置１によると、隣り合う２つの配線３０の第２の部分３２の間隔を広くすることができる。そのため、樹脂突起２０の基端部の表面に炭化層が形成されていた場合（除去しきれずに残っていた場合）でも、隣り合う２つの配線３０間で、電気的なショートが発生しにくくすることができる。
なお、第２の部分３２が樹脂突起２０に固定されていない場合には、樹脂突起２０の変形が第２の部分３２に与える影響を小さくすることができる。そのため、第２の部分３２の幅を狭くした場合でも、第２の部分３２を、断線しにくくすることができる。
また、配線３０のうち樹脂突起２０の上端面に形成された第１の部分３１は、他の電子部品等との電気的な接続に利用される部分である。そのため、半導体装置の実装性を高めるためには、その幅はなるべく広いことが好ましい。そして、樹脂突起２０の上端面は、半導体基板の表面とほぼ同じ角度をなしている。そのため、従来の方法でも、表面の炭化層を確実に除去することが可能である。すなわち、隣り合う２つの配線３０の第１の部分３１は、その間隔が狭くなった場合でも、電気的なショートは発生しにくくすることができる。
このことから、本発明に係る半導体装置によると、実装性に優れ、かつ、電気的な信頼性の高い半導体装置を提供することができる。
図３には、半導体装置１が実装された電子モジュール１０００を示す。図３に示す例では、半導体装置１は、基板２に実装されている。ここで、基板２は、例えば、フレキシブル基板であってもよい。半導体装置１は、配線３０が形成された面が基板２と対向するように搭載されていてもよい。このとき、基板２の配線と半導体装置１の配線３０とは、接触して電気的に接続されていてもよい。詳しくは、基板２の配線と配線３０の第１の部分３１とが、接触して電気的に接続されていてもよい。これによると、樹脂突起２０の弾性力によって、配線３０（第１の部分３１）を、基板２の配線に押し付けることができる。そのため、電気的な接続信頼性の高い電子モジュールを提供することができる。なお、半導体装置１は、接着剤（樹脂系接着剤）によって、基板２に接着されていてもよい。電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１は、表示デバイスを制御するドライバＩＣであってもよい。
（半導体装置の製造方法）
図４（Ａ）〜図７は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図４（Ａ）及び図４（Ｂ）に示す、電極１４を有する半導体基板１０を用意することを含む。半導体基板１０は、例えば、ウエハ状で用意してもよい。ウエハ状の半導体基板１０は、図４（Ａ）に示すように、複数の半導体装置となる領域１１を有していてもよい。半導体基板１０は、図４（Ｂ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６には、開口１７が形成されていてもよい。半導体基板１０は、酸化膜１８を有していてもよい。酸化膜１８は、電極１４に形成されていてもよい。酸化膜１８は、電極１４における開口１７とオーバーラップする領域に形成されていてもよい。酸化膜１８は、図４（Ｂ）に示すように、開口１７の内側に形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、半導体基板１０上に樹脂突起２０を形成することを含む（図５（Ｃ）参照）。樹脂突起２０を形成する方法は特に限定されるものではないが、以下、図５（Ａ）〜図５（Ｃ）を参照して、樹脂突起２０を形成する方法の一例について説明する。はじめに、図５（Ａ）に示すように、半導体基板１０（パッシベーション膜１６）上に、樹脂材料２１を設ける。そして、図５（Ｂ）に示すように、樹脂材料２１をパターニングする。その後、樹脂材料２１を硬化（例えば熱硬化）させることによって、図５（Ｃ）に示すように、樹脂突起２０を形成してもよい。なお、樹脂突起２０を形成する工程で、樹脂材料２１を溶融させ、その後硬化させることによって、表面が曲面になるように樹脂突起２０を形成することができる。
本実施の形態に係る半導体装置の製造方法は、図６に示すように、酸化膜１８の少なくとも一部を除去して、電極１４を露出させることを含んでいてもよい。本工程によって、樹脂突起２０の上端部の表面を炭化させて、炭化層を形成してもよい。本工程は、Ａｒガスを利用して行ってもよい。例えば、半導体基板１０をＡｒガスの雰囲気内（Ａｒイオンを含む雰囲気内）に配置し、電位差を利用してＡｒイオンを加速させ、Ａｒイオンを酸化膜１８に衝突させることを含んでいてもよい。このとき、Ａｒイオンを酸化膜１８に衝突させることによって酸化膜１８を飛散させ、電極１４を露出させてもよい。なお、本工程は、Ａｒガス以外のガスを利用してもよい。
本実施の形態に係る半導体装置の製造方法は、図７に示すように、電極１４と電気的に接続された配線３０を形成することを含む。配線３０は、樹脂突起２０の上端部に至るように形成する。配線３０は、樹脂突起２０の上端面に形成された第１の部分３１と、基端面に形成された第２の部分３２を有するように形成する。配線３０を形成する方法は特に限定されない。例えば、スパッタリングによって金属箔を形成し、その後、該金属箔をパターニングすることによって配線３０を形成してもよい。金属箔をパターニングする工程で、配線３０を、第２の部分３２が第１の部分３１よりも幅が狭くなるように形成してもよい。なお、本工程では、図７に示すように、第１及び第２の部分３１，３２は、樹脂突起２０に接触するように形成してもよい。このとき、第１及び第２の部分３１，３２は、樹脂突起２０に固定されていてもよい。
本実施の形態に係る半導体装置の製造方法は、配線３０を形成する工程の後に、樹脂突起２０の表面に形成された炭化層を部分的に除去することを含んでいてもよい。このとき、炭化層のうち配線３０からの露出部を除去してもよい。本工程は、例えば、Ｏ２プラズマを利用して行ってもよい。樹脂突起２０の上端部付近では、樹脂突起２０の表面は、半導体基板１０とほぼ同じ方向を向いている。そのため、Ｏ２プラズマを利用することによって、樹脂突起２０の上端部の表面に形成された炭化層を、効率よく確実に除去することができる。そして、本工程では、樹脂突起２０の基端面における第２の部分３２と接触する部分の少なくとも一部を除去してもよい。これにより、第２の部分３２の少なくとも一部を、樹脂突起２０に固定されていない状態にしてもよい（図１（Ｂ）参照）。例えば、エッチャント（エッチングガス、エッチング液等）の回り込みを利用して、樹脂突起２０の第２の部分３２と接触する部分を除去してもよい。先に説明したように、第２の部分３２は、第１の部分３１よりも幅が狭くなっている。そのため、エッチャントを、第２の部分３２の裏側に回りこませることができる。すなわち、第２の部分３２の裏側を、容易にエッチングすることが可能になる。そのため、本方法によると、信頼性の高い半導体装置を、効率よく製造することができる。
そして、半導体基板１０を切断する工程や、検査工程等を経て、半導体装置１を製造してもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図３は、本発明を適用した実施の形態に係る半導体装置が実装された電子モジュールを示す図である。 図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図５（Ａ）〜図５（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
符号の説明
１…半導体装置、 １０…半導体基板、 １１…領域、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 １７…開口、 １８…酸化膜、 ２０…樹脂突起、 ２１…樹脂材料、 ３０…配線、 ３１…第１の部分、 ３２…第２の部分、 ３４…延設部、 ３５…先端部、 ３６…導電部

Claims (6)

  1. 電極を有する半導体基板と、
    前記半導体基板上に形成された樹脂突起と、
    前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、
    を含み、
    前記配線は、前記樹脂突起の上端面に形成された第１の部分と、前記樹脂突起の基端部の側方に形成された第２の部分とを含み、
    前記第２の部分は、前記第１の部分よりも幅が狭い半導体装置。
  2. 請求項１記載の半導体装置において、
    前記配線は、前記第２の部分に延設された延設部と、前記延設部と前記電極とをつなぐ導電部とを含み、
    前記延設部は前記導電部よりも幅が狭い半導体装置。
  3. 請求項２記載の半導体装置において、
    前記延設部は、前記第２の部分と同じ幅をなす半導体装置。
  4. 請求項１記載の半導体装置において、
    前記配線のうち、前記半導体基板上に形成された部分は、前記第２の部分と同じ幅をなす半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記配線の前記第２の部分は、前記樹脂突起に固定されていない半導体装置。
  6. 電極を有する半導体基板を用意する工程と、
    前記半導体基板上に樹脂突起を形成する工程と、
    前記電極と電気的に接続されてなり、前記樹脂突起の上端面に形成された第１の部分と、前記樹脂突起の基端面に形成された、前記第１の部分よりも幅が狭い第２の部分とを有する配線を形成する工程と、
    前記樹脂突起の前記基端面における前記第２の部分と接触する部分の少なくとも一部を除去する工程と、
    を含む半導体装置の製造方法。
JP2005190448A 2005-06-29 2005-06-29 半導体装置及びその製造方法 Active JP4284544B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005190448A JP4284544B2 (ja) 2005-06-29 2005-06-29 半導体装置及びその製造方法
US11/444,271 US7671476B2 (en) 2005-06-29 2006-05-31 Semiconductor device and method of manufacturing the same
KR1020060052544A KR100786210B1 (ko) 2005-06-29 2006-06-12 반도체 장치 및 그 제조 방법
CNB2006100946150A CN100461396C (zh) 2005-06-29 2006-06-21 半导体装置及其制造方法
TW095123349A TW200715424A (en) 2005-06-29 2006-06-28 Semiconductor device and method of manufacturing the same
US12/685,169 US7825518B2 (en) 2005-06-29 2010-01-11 Semiconductor device and method of manufacturing the same
US12/891,145 US7936073B2 (en) 2005-06-29 2010-09-27 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005190448A JP4284544B2 (ja) 2005-06-29 2005-06-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007012813A true JP2007012813A (ja) 2007-01-18
JP4284544B2 JP4284544B2 (ja) 2009-06-24

Family

ID=37588403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005190448A Active JP4284544B2 (ja) 2005-06-29 2005-06-29 半導体装置及びその製造方法

Country Status (5)

Country Link
US (3) US7671476B2 (ja)
JP (1) JP4284544B2 (ja)
KR (1) KR100786210B1 (ja)
CN (1) CN100461396C (ja)
TW (1) TW200715424A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748115B2 (en) 2014-11-25 2017-08-29 Seiko Epson Corporation Electronic component and method for producing the same
JP2018049933A (ja) * 2016-09-21 2018-03-29 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4353289B2 (ja) * 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4352279B2 (ja) * 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH1167776A (ja) 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
JP3642414B2 (ja) 2001-02-08 2005-04-27 シャープ株式会社 半導体装置およびその製造方法
JP3983996B2 (ja) 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP2005101527A (ja) 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP3938128B2 (ja) 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP4133786B2 (ja) * 2003-12-16 2008-08-13 日東電工株式会社 配線回路基板
JP3873986B2 (ja) 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP2005340761A (ja) 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP3994989B2 (ja) 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748115B2 (en) 2014-11-25 2017-08-29 Seiko Epson Corporation Electronic component and method for producing the same
JP2018049933A (ja) * 2016-09-21 2018-03-29 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器

Also Published As

Publication number Publication date
US20110011630A1 (en) 2011-01-20
KR100786210B1 (ko) 2007-12-17
US20100109144A1 (en) 2010-05-06
US7825518B2 (en) 2010-11-02
US20070001200A1 (en) 2007-01-04
US7936073B2 (en) 2011-05-03
TW200715424A (en) 2007-04-16
CN1893057A (zh) 2007-01-10
CN100461396C (zh) 2009-02-11
US7671476B2 (en) 2010-03-02
JP4284544B2 (ja) 2009-06-24
KR20070001797A (ko) 2007-01-04

Similar Documents

Publication Publication Date Title
JP4328970B2 (ja) 半導体装置
JP4284544B2 (ja) 半導体装置及びその製造方法
JP4269173B2 (ja) 半導体装置及びその製造方法
JP2007208209A (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
US8138612B2 (en) Semiconductor device
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4654790B2 (ja) 半導体装置及びその製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
JP4968424B2 (ja) 半導体装置
JP2007115958A (ja) 半導体装置
JP2007042868A (ja) 半導体装置
JP2007012811A (ja) 半導体装置の製造方法
JP2007281216A (ja) 半導体装置及びその製造方法、並びに、電子機器
JP4873144B2 (ja) 電子デバイスの製造方法、及び、半導体装置
JP2006351922A (ja) 半導体装置の製造方法
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006191141A (ja) 半導体装置
JP2006191140A (ja) 半導体装置
JP2005064536A (ja) 半導体装置
JP2005064537A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4284544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250