JPH03108338A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体集積回路装置に係り、特にその外部接続
用電極の配置構造の改良に関する。

（従来の技術） 一般に、半導体集積回路はＩＣチップやＬＳＩチップと
称される半導体チップ上に形成されており、これを電子
部品として利用するためには、上記半導体チップ上の集
積回路と外部との間で信号を入出力させたり、その集積
回路に電源を供給することが必要である。このため、上
記半導体チップを外囲器内にマウントして、そのチップ
と外囲器のリード端子とをワイヤで接続している。

この場合、チップ上には集積回路の配線と接続されたポ
ンディングパッドと呼ばれる面積の広いメタル配線層か
らなる外部接続用電極が設けられており、このパッドに
上記ワイヤをボンディングすることにより接続を行つて
いる。

このような半導体チップに於ける集積回路の素子領域と
ポンディングパッドの配置を第６図に示す。この配置は
周知であり、半導体チップの大多数に採用されている配
置である。すなわち半導体チップ１は、半導体基板２上
に論理回路ブロック３及び図示しない配線と、これらを
囲むように配設されるＩ１０セル（入力／出力セル）４
とからなる素子領域５を有し、さらにこの素子領域５の
外周部にポンディングパッド６が配置されて構成されて
いる。

なお、上記ポンディングパッド６の下の層には、上記素
子領域５内のような回路素子や配線は設けられておらず
、上記ポンディングパッド６のみ形成されている。

第７図は、上記第６図のｘ−ｘ’線に沿う断面図である
。半導体基板２上には、ゲートポリシリコン７、拡散層
８等で構成される回路素子が形成され、その上に第１層
のメタル配線層９と第２層のメタル配線層１０が積層さ
れている。上記ゲートポリシリコン７と上記第１層のメ
タル配線層９は、コンタクトホール１１で接続されてい
る。また上記第１層のメタル配線層９と上記第２層のメ
タル配線層１０はビアコンタクト１３で接続されている
。そして上記第２層のメタル配線層１０にポンディング
パッド６が設けられている。前述したように上記ポンデ
ィングパッド６は素子領域５の外周部（矢印ａで示す範
囲）に形成されている。

このパッド下には回路素子や配線が一切設けられていな
い。

（発明が解決しようとする課題） 前述したような構成の従来の半導体チップは、チップ上
に形成される集積回路の集積度を上げて、素子領域の面
積を小さくしたとしても、後述する理由で一定以下には
なし得ないポンディングパッドだけに占有されるチップ
の外周部の面積が変わらないため、半導体チップ全体と
しての面積はあまり小さくならない。

さらに、半導体チップ上の集積回路に機能が追加された
場合でも半導体チップのサイズができるだけ大きくなら
ないようにして、素子領域の集積度を上げることでチッ
プサイズの維持に勤めている。

しかし、そのような機能の追加に伴い入出力信号が増加
し、上記ポンディングパッドの数も必然的に増加するこ
とになるので、このポンディングパッド数の増加により
半導体チップのサイズは大きくなることは不可避となり
がちである。

そこで従来は上記ポンディングパッド自体を小さくする
ことでそのチップサイズを維持するようにしていた。し
かし、ポンディングパッドはボンディングする際の位置
の精度や用いるワイヤの径からくる制限により一定以下
には小さくできない状態にある。

そこで本発明はチップサイズを大きくすることなく、集
積度の向上に寄与し得るように外部接続用電極の配置構
造を改良した半導体集積回路装置を提供することを目的
とする。

［発明の構成］ （課題を解決するための手段） 本発明は、前述した目的を達成するために、半導体基板
上に形成された集積回路素子領域と、上記集積回路素子
領域上に設けられた複数の導電体層と、上記導電体層の
最上層の上記集積回路素子領域に対応する部分に形成さ
れる外部接続用電極とを具備する半導体集積回路装置に
おいて、後述する構成を持っている すなわち上記導電体層の最下層と上記外部接続用電極と
の間が絶縁層で満たされる。

また、上記導電体層の最下層と上記外部接続用電極との
間に満たされた絶縁層が上記導電体層間に於けるその厚
さの２倍以上の厚さを有する構成をしている。

また本発明では、上記外部接続用電極下の位置で且つ上
記導電体層の最下層と最上層との間の中間層に、その中
間層の他の導電体層と独立して配置された導電体層を具
備している。

（作用） 本発明で従来技術が持つ課題を解決するために、半導体
基板上に形成された導電層の最上層の一部を用いて素子
領域上に外部接続用電極を形成する。これにより半導体
集積回路装置の外周部を削除できることから半導体集積
回路装置の面積が縮小し、さらに従来と同面積であれば
機能を増した半導体集積回路装置を提供することができ
る。

また、外部接続用電極下の位置で上記導電層の最上層と
最下層との中間層の導電層と同層位置に他の導電層と独
立して配置された、上記外部接続用電極と同電位の導電
層を形成する。これによりボンディングした際の衝撃で
発生するクラックにより外部接続用電極と電極下の導電
層との短絡が回路に影響を与えないような構造とするこ
とができる。

さらにこのことにより上記外部接続用電極の表面が上記
導電体層の厚さだけ高くなるため、Ｔ　Ａ　Ｂ　（Ｔａ
ｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）方式など
のワイヤボンディングを用いずに外部と接続できるチッ
プマウント方式を採用容易な配置構造とすることができ
る。

（実施例） 以下、図面を参照して本発明の実施例につき詳細に説明
する。第１図は、本発明の第１の実施例の構成を示すた
めのもので、同図（Ａ）は、素子領域５上に形成された
ポンディングパッド付近の拡大図であり、また同図（Ｂ
）は同図（Ａ）のＹ−Ｙ’線に沿う断面図である。

同図に示すように、半導体集積回路装置となる半導体チ
ップ１は半導体基板２上に形成した回路素子及びそれら
の上に３層に積層されたメタル配線層９，１０．１２と
その間の層間絶縁膜がら形成される。このメタル配線層
は第１層の配線層９と、第２層の配線層１ｏと、外部接
続用電極となるポンディングパッド６を形成する最上層
の第３層の配線層１２からなり、特に上記第２層の配線
層１０が上記ポンディングパッド６の下に位置しないよ
うに形成される。また第１層の配線層９と回路素子（ゲ
ートポリシリコン７、拡散層８）間はコンタクトホール
１１によって接続されている。

上記第１層と第２層の配線層間は、ビアコンタクト１３
で接続され、第２層と第３層の配線層間も、ビアコンタ
クト１４によって接続されている。

これは前述した構成の従来の半導体チップは、ポンディ
ングパッドの下層の絶縁膜が薄い場合にワイヤをボンデ
ィングした際の衝撃でその絶縁膜にクラックが生じるこ
とがある。このような場合、もしポンディングパッドの
下にメタル配線層や素子が設けられていたならば、上記
クラックに異物が混入して、上記パッドと配線層の間で
短絡するなどの問題が生じてしまうことが危惧される。

したがって、上記ポンディングパッド６の下に上記第２
層の配線層１０の代わりに絶縁層１５が形成されている
と、層間絶縁膜の厚さにこの絶縁層１５の厚さが加わる
。そのため、この集積回路はボンディングバット６にワ
イヤ１６をボンディングした時の衝撃に対しても、その
パッド６下の絶縁膜がダメージを受けにくい構造となる
。

すなわち、一般にボンディングする際、ポンディングパ
ッド下の層間絶縁膜は厚さがあるほどダメージを受けな
い。しかし、その層間絶縁膜を厚く形成すれば、この膜
を挟んでいるメタル配線層の間を接続するときに用いる
コンタクトホールが深くなる。しかも従来からの薄膜形
成技術では、アスペクト比の大きいコンタクトホールを
完全に埋めるには限界があり、さらにコンタクトホール
の深さは上記絶縁層の上に形成するメタル配線層のカバ
レージを確保するために制約を受ける。このため本実施
例では、メタル配線層を３層に積層して、薄い層間絶縁
膜を２層形成することにより厚さを確保すると共に、コ
ンタクトホールが深くなることを回避している。

第２図は本発明の第２の実施例による半導体集積回路装
置を示す平面図である。同図において、ポンディングパ
ッド６は図示しない層間絶縁層を間に挟んで、Ｉ１０セ
ル４と上下に位置する。この位置関係は上から見ると、
従来外周部に設けていたものが、本実施例では一部分が
一致するように重ね合せている。そのため、この重なり
分だけ上記半導体チップの面積を縮小することができる
。

この第２の実施例は、上記ポンディングパッド６の約半
分が上記Ｉ１０セル４と重なっているが、これに限定さ
れるものではなく、全て重なっても差支えない。つまり
従来は外周部に配されていた上記ボンディングパッド６
全体を上記Ｉ１０セル４上に上記絶縁層を間に挟んで形
成しても良い。

このため一般にポンディングパッドは第２層のメタル配
線層に設けられていたが、本実施例では新たに第３層の
メタル配線層１２を形成し、そこにポンディングパッド
６を設けている。

従って、本発明は半導体基板上にメタル配線層を３層以
上に積層して形成される構造時に可能であり、２層以下
の積層構造では実施できない。

また本発明の第３の実施例を第３図に示す。なお同図に
於いて第２図と同様に配置されるものについては同一参
照番号を付してその説明を省略する。

この実施例は、ポンディングパッド６が第２図で示す配
置からさらに半導体チップ１の内側に入って、素子領域
５の上にすべてのパッドを設けたものである。従ってポ
ンディングパッドを設けた外周部は削除することができ
る。

また、特にＴＡＢ方式ようなワイヤをボンディングしな
いマウント方式を用いた場合に、Ｉ１０セル４を素子領
域上の任意の位置に設ける事ができる。このため上記Ｉ
１０セル４に接続される上記ポンディングパッド６は、
上記半導体チップ１上の周辺付近に配される必要はなく
、同様に任意の位置に設ける事ができる。

しかし上記実施例でポンディングパッド６の下に用いた
絶縁層は、金属膜に比べると、成膜レート（単位時間当
たりの成膜ｍ）が小さく、上記絶縁層を形成するのに時
間を要し、且つ表面を平坦な面に形成しずらい。この表
面が完全に平坦面でない半導体チップは、ワイヤをボン
ディングするのに、あまり不利にならなくとも、ＴＡＢ
方式ようなマウント方法を用いた場合にマウント不良が
発生する可能性がある。

そこでワイヤボンディングと、さらに上記ＴＡＢ方法を
採用することも容易な本発明の第４の実施例を第４図に
示す。同図に於いて第１図（Ｂ）と同様に配置されるも
のについては同一参照番号を付してその説明を省略する
。

すなわち、この実施例は、前述した例ではポンディング
パッド６下の第２層の配線層１０の所に絶縁層を形成し
たが、その代わりに電位的に浮くか、もしくは上記ポン
ディングパッド６と同電位の導電体層であるメタル層１
７が形成されている。

このメタル層１７が形成されると、ワイヤボンディング
された際の衝撃によりにパッド直下の絶縁膜にクラック
が発生し、ポンディングパッド６とメタル層１７の間で
短絡が発生しても、そのメタル層が上記ポンディングパ
ッド６と同電位のため何ら問題にならない。しかもこの
メタル層１７が形成されると上記絶縁層を用いた時より
、形成するのに短時間であり、ポンディングパッド６を
形成する最上層の第３の配線層１２の平坦化も容易で上
記ＴＡＢ方法を用いた場合でもマウント不良がなくなる
。

また前述の構造を用いれば、本発明の第５の実施例とし
て第５図に示すようにポンディングパッド下の第１層の
メタル配線層９の下にさらに、集積回路の回路素子を設
けることができる。この図に於いても第４図と同様に配
置されるものについては同一参照番号を付してその説明
を省略する。

この構造は半導体基板２内に拡散層８があり、その上に
絶縁膜１８を形成しゲートポリシリコン層７を設ける。

また、その上にコンタクトホール１１で接続された第１
層のメタル配線層９を設ける。これと層間絶縁膜１９を
挟んで、第２層のメタル配線層１０を設け、その配線層
１ｏはビアコンタクト１４で、ワイヤ１６をボンディン
グされるポンディングパッド６に接続されるように形成
する。

すなわち、ポンディングパッド６と第１層のメタル配線
層９の間が絶縁層である場合が、もしくはそれらの間に
絶縁層を介してポンディングパッド６と同電位の導電体
層が形成された場合は、第１層の配線層９の下にトラン
ジスタなどの素子を設けることができる。

以上、本発明の詳細な説明したが、本発明はこのような
実施例に限定されるものではなく、他にも発明の要旨を
逸脱しない範囲で種々の変形や応用が可能であることは
勿論である。

［発明の効果］ 以上記述したように本発明によれば、外部接続用電極で
あるポンディングパッドを半導体チップの集積回路とな
る素子領域もしくは配線の上に設けたので、従来から外
部接続用電極のために設けている外周部分の面積を無く
すことができる。

これにより半導体チップは、集積回路の集積度を上げて
面積を小さくしたとしても、その外周に設けられたポン
ディングパッドに占有される面積が変わらないのため、
あまり面積が小さくならなかったものが、半導体チップ
のサイズが素子領域だけの面積に縮小される。

これは半導体チップ自体の面積が縮小したことから、−
枚当たりの半導体基板ウェハに従来より数多く上記半導
体チップを形成することができ、同じウェハ製造枚数で
も半導体チップの生産量を増すことができる。

また上記半導体チップ自体の面積が従来と同面積であれ
ば、上記外周部に素子領域を広げることも可能で、さら
に機能を増した半導体集積回路をチップ上に形成するこ
とができる。

また上記素子領域もしくは導電体層になるメタル配線層
とポンディングパッドとの間の絶縁層が、上記メタル配
線層の厚さの２倍以上の厚さを持つためボンディングの
衝撃が加わってもクラックが生じないような配置構造の
半導体集積回路装置である。

さらに上記ポンディングパッド下の上記絶縁層内の中間
層に上記ポンディングパッドと同電位で且つ配線とは独
立した導電体層を設けたため、上記絶縁層の形成する時
間が短縮し、半導体チップ全体の平坦化も容易になる。

そして最上層に設けられる上記ポンディングパッドが同
じ高さで形成されるため、ワイヤボンディング以外のＴ
ＡＢ方式などの外部接続が容易にできる配置構造の半導
体集積回路装置である。

【図面の簡単な説明】

第１図（Ａ）は本発明の第１の実施例としての半導体チ
ップ上のポンディングパッド付近の拡大図、同図（Ｂ）
は同図（Ａ）のＹ−Ｙ’線に沿った断面図、第２図及び
第３図はそれぞれ本発明の第２及び第３の実施例として
の半導体チップ上のポンディングパッドと回路素子の配
置を示す平面図、第４図及び第５図はそれぞれ本発明の
第４及び第５の実施例としての半導体チップの断面図、
第６図は従来の半導体チップ上の集積回路とポンディン
グパッドの配置を示す平面図、第７図は第６図のｘ−ｘ
’線に沿った断面図である。 １・・・半導体集積回路装置、２・・・半導体基板、４
・・・Ｉ１０セル、５・・・素子領域、６・・・外部接
続用電極、９，１０．１２・・・導電体層、１５・・・
絶縁層、１６・・・ワイヤ、１７・・・導電体層。 第２図 第３図 第 ４ 図 第５ 図 第６図

Claims (5)

【特許請求の範囲】
1. （１）半導体基板上に形成された集積回路素子領域と、
   上記集積回路素子領域上に設けられた複数の導電体層と
   、上記導電体層の最上層の上記集積回路素子領域に対応
   する部分に形成される外部接続用電極とを具備する半導
   体集積回路装置。
2. （２）上記導電体層の最下層と上記外部接続用電極との
   間が絶縁層で満たされることを特徴とする請求項（１）
   記載の半導体集積回路装置。
3. （３）上記導電体層の最下層と上記外部接続用電極との
   間に満たされた絶縁層が上記導電体層間に於けるその厚
   さの２倍以上の厚さを有することを特徴とする請求項（
   ２）記載の半導体集積回路装置。
4. （４）上記外部接続用電極下の位置で且つ上記導電体層
   の最下層と最上層との間の中間層に、その中間層の他の
   導電体と独立して配置された導電体層をさらに具備する
   ことを特徴とする請求項（１）記載の半導体集積回路装
   置。
5. （５）上記外部接続用電極下の位置で且つ上記導電体層
   の最下層と最上層との間の中間層に、その中間層の他の
   導電体と独立して配置された上記外部接続用電極と同電
   位の導電体層をさらに具備することを特徴とする請求項
   （１）記載の半導体集積回路装置。