JP2006269555A - 複合基板装置の製造方法 - Google Patents
複合基板装置の製造方法 Download PDFInfo
- Publication number
- JP2006269555A JP2006269555A JP2005082655A JP2005082655A JP2006269555A JP 2006269555 A JP2006269555 A JP 2006269555A JP 2005082655 A JP2005082655 A JP 2005082655A JP 2005082655 A JP2005082655 A JP 2005082655A JP 2006269555 A JP2006269555 A JP 2006269555A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- electrode terminal
- electronic component
- mother board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 複数の基板で構成される複合基板装置の生産効率を向上させる。
【解決手段】 第1のはんだ塗布工程で、マザーボード10の表面の電極端子12の部分にクリームはんだを塗布し、基板搭載工程で、マザーボード10上にモジュール基板20を電極端子12と対応する電極端子22とが対向する位置に搭載し、第1のはんだリフロー工程で、モジュール基板20をマザーボード10に搭載する。第2のはんだ塗布工程で、マザーボード10及びモジュール基板20の電極端子11,21の上に、クリームはんだを塗布し、部品載置工程で電極端子11,21の上に、対応する電子部品13,23を載置する。第2のはんだリフロー工程で、電子部品13,23が載置されたマザーボード10及びモジュール基板20を加熱し、クリームはんだを融解して電極端子11,21と電子部品13,23と同時に接続する。
【選択図】 図2
【解決手段】 第1のはんだ塗布工程で、マザーボード10の表面の電極端子12の部分にクリームはんだを塗布し、基板搭載工程で、マザーボード10上にモジュール基板20を電極端子12と対応する電極端子22とが対向する位置に搭載し、第1のはんだリフロー工程で、モジュール基板20をマザーボード10に搭載する。第2のはんだ塗布工程で、マザーボード10及びモジュール基板20の電極端子11,21の上に、クリームはんだを塗布し、部品載置工程で電極端子11,21の上に、対応する電子部品13,23を載置する。第2のはんだリフロー工程で、電子部品13,23が載置されたマザーボード10及びモジュール基板20を加熱し、クリームはんだを融解して電極端子11,21と電子部品13,23と同時に接続する。
【選択図】 図2
Description
本発明は、電子部品をそれぞれ載置した複数の基板を備える複合基板装置の製造方法に関する。
情報処理機器等では、信頼性を確保するために、高周波信号を処理する複数の電子部品を専用のモジュール基板に載置し、そのモジュール基板を、他の電子部品が載置されたマザーボードに搭載することがある。
このようなモジュール基板とマザーボードとを備える複合基板装置を製造する場合には、下記特許文献1に示されたように、予め電子部品が載置されたモジュール基板をはんだのリフローでマザーボードに取り付けている。
特開2003−110051号公報
しかしながら、マザーボードに電子部品を載置する工程と、モジュール基板に電子部品を載置する工程とが別工程であり、生産効率が悪かった。
一方、モジュール基板やマザーボードに載置する電子部品がはんだのリフローで載置されている場合には、その電子部品への加熱回数が、モジュール基板をマザーボードに搭載する段階で増加する。これにより、電子部品の特性が劣化する危険性があった。また、リフロー推奨回数が例えば1回と決められている電子部品は、モジュール基板やマザーボードに載置できないという問題もあった。
本発明は、複合基板装置の生産効率を向上すると共に、電子部品の信頼性を確保することを目的とする。
一方、モジュール基板やマザーボードに載置する電子部品がはんだのリフローで載置されている場合には、その電子部品への加熱回数が、モジュール基板をマザーボードに搭載する段階で増加する。これにより、電子部品の特性が劣化する危険性があった。また、リフロー推奨回数が例えば1回と決められている電子部品は、モジュール基板やマザーボードに載置できないという問題もあった。
本発明は、複合基板装置の生産効率を向上すると共に、電子部品の信頼性を確保することを目的とする。
上記目的を達成するために、本発明の観点に係る複合基板装置の製造方法は、
電子部品をそれぞれ載置した複数の基板を備える複合基板装置の製造方法であって、
前記電子部品が接続される電極端子が形成された第1の基板に、前記電子部品が載置される電極端子が形成された第2の基板を搭載する基板搭載工程と、
前記基板搭載工程の前又は後に、前記第1の基板の電極端子及び第2の基板の電極端子にはんだを塗布させる第1のはんだ付着工程と、
前記はんだが塗布された前記第1の基板の電極端子及び第2の基板の電極端子に、対応する前記電子部品を載置する部品載置工程と、
前記部品載置工程が終了した前記第1の基板及び第2の基板を加熱して前記はんだのリフローを行い、前記各電子部品を前記第1の基板の電極端子或いは第2の基板の電極端子に接続するはんだリフロー工程と、
を含むことを特徴とする。
電子部品をそれぞれ載置した複数の基板を備える複合基板装置の製造方法であって、
前記電子部品が接続される電極端子が形成された第1の基板に、前記電子部品が載置される電極端子が形成された第2の基板を搭載する基板搭載工程と、
前記基板搭載工程の前又は後に、前記第1の基板の電極端子及び第2の基板の電極端子にはんだを塗布させる第1のはんだ付着工程と、
前記はんだが塗布された前記第1の基板の電極端子及び第2の基板の電極端子に、対応する前記電子部品を載置する部品載置工程と、
前記部品載置工程が終了した前記第1の基板及び第2の基板を加熱して前記はんだのリフローを行い、前記各電子部品を前記第1の基板の電極端子或いは第2の基板の電極端子に接続するはんだリフロー工程と、
を含むことを特徴とする。
このような製造方法を講じたことにより、第1の基板と第2の基板とに同時に電子部品が載置される。また、電子部品が1回のはんだのリフローで第1の基板と第2の基板とにそれぞれ載置されるので、電子部品への加熱回数が最小に抑えられる。
尚、前記第1の基板には、凹部が形成され、
前記基板搭載工程では、前記凹部に前記第2の基板を収容してもよい。
前記基板搭載工程では、前記凹部に前記第2の基板を収容してもよい。
また、前記複合基板装置は、前記第1の基板の電極端子に接続された電子部品と第2の基板の電極端子に接続された電子部品と前記第1の基板の電極端子及び第2の基板の電極端子の両方の電極端子に接続された共有電子部品とを有し、
前記部品載置工程では、前記はんだが塗布された前記第1の基板の電極端子及び第2の基板の電極端子に、対応する前記電子部品及び共有電子部品を載置し、
前記はんだリフロー工程では、前記はんだのリフローにより、前記各電子部品及び共有電子部品を前記第1の基板の電極端子或いは第2の基板の電極端子に接続してもよい。
前記部品載置工程では、前記はんだが塗布された前記第1の基板の電極端子及び第2の基板の電極端子に、対応する前記電子部品及び共有電子部品を載置し、
前記はんだリフロー工程では、前記はんだのリフローにより、前記各電子部品及び共有電子部品を前記第1の基板の電極端子或いは第2の基板の電極端子に接続してもよい。
本発明によれば、第1の基板と第2の基板とに同時に電子部品が載置されるので、従来にくらべて生産効率が向上する。また、電子部品が1回のはんだのリフローで第1の基板と第2の基板とにそれぞれ載置されるので、電子部品への加熱回数が最小に抑えられ、電子部品の信頼性を確保できると共に、使用できない電子部品を少なくできる。
以下、図面に基づき、本発明の実施の形態について詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る複合基板装置を示す構成図である。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る複合基板装置を示す構成図である。
この複合基板装置は、マザーボード10と、マザーボード10に搭載されたモジュール基板20とを備えている。
マザーボード10の表面には、電子部品載置用の複数の電極端子11が形成されると共に、基板搭載用の複数の電極端子12が形成されている。電極端子11には、電子部品13が載置されて接続されている。電極端子12は、モジュール基板20の有する回路とマザーボード10の持つ回路とを接続するために設けられた端子である。
マザーボード10の表面には、電子部品載置用の複数の電極端子11が形成されると共に、基板搭載用の複数の電極端子12が形成されている。電極端子11には、電子部品13が載置されて接続されている。電極端子12は、モジュール基板20の有する回路とマザーボード10の持つ回路とを接続するために設けられた端子である。
モジュール基板20の表面には、電子部品載置用の複数の電極端子21が形成され、モジュール基板20の裏面には、基板搭載用の複数の電極端子22が形成されている。電極端子21に電子部品23が接続されている。電子部品23は、モジュール基板20の回路を構成している。電極端子22は、モジュール基板20の回路とマザーボード10の回路とを接続するためのもので、マザーボード10の電極端子12に接続されている。
次に、この複合基板装置の製造方法を説明する。
図2(a)〜(f)は、図1の複合基板装置の製造方法の説明図である。
図1の複合基板装置は、図2(a)の第1のはんだ塗布工程と、図2(b)の基板搭載工程と、図2(c)の第1のはんだリフロー工程と、図2(d)の第2のはんだ塗布工程と、図2(e)の部品載置工程と、図2(f)の第2のはんだリフロー工程と、を実施することにより、製造可能である。
図2(a)〜(f)は、図1の複合基板装置の製造方法の説明図である。
図1の複合基板装置は、図2(a)の第1のはんだ塗布工程と、図2(b)の基板搭載工程と、図2(c)の第1のはんだリフロー工程と、図2(d)の第2のはんだ塗布工程と、図2(e)の部品載置工程と、図2(f)の第2のはんだリフロー工程と、を実施することにより、製造可能である。
第1のはんだ塗布工程では、電極端子11,12の形成されたマザーボード10の表面の電極端子12の部分にクリームはんだSを塗布する。このクリームはんだSの塗布は、メタルマスクを用いた印刷でクリームはんだSを塗布してもよいし、他の適宜な方法で塗布してもよい。
基板搭載工程では、電極端子21,22の形成されたモジュール基板20の裏面をマザーボード10の表面側に向け、電極端子12と対応する電極端子22とが対向する位置に、位置合わせを行いつつ、マザーボード10上にモジュール基板20を搭載する。
第1のはんだリフロー工程では、モジュール基板20が載置されたマザーボード10をはんだリフロー炉に入れて加熱し、その後冷却する。加熱により、クリームはんだSが融解し、冷却により、固形化して電極端子12と電極端子22とが接続される。以上により、モジュール基板20がマザーボード10に搭載されて一体化される。
第2のはんだ塗布工程では、一体化された状態のマザーボード10及びモジュール基板20の電極端子11,21の上に、クリームはんだSを塗布する。このクリームはんだSの塗布は、メタルマスクを用いた印刷で塗布してもよいし、他の適宜な方法で塗布してもよい。
部品載置工程では、クリームはんだSが塗布された電極端子11,21の上に、対応する電子部品13,23を載置する。
第2のはんだリフロー工程では、電子部品13,23が載置されたマザーボード10及びモジュール基板20をはんだリフロー炉に入れて加熱し、その後冷却する。加熱により、クリームはんだSが融解し、冷却により、固形化して電極端子11,21と電子部品13,23とが接続される。以上により、マザーボード10及びモジュール基板20に電子部品用13,23が載置され、図1の複合基板装置が形成される。
以上の工程で製造される図1の複合基板装置は、次のような利点を有する。
(1) 電子部品13,23が、第2のはんだリフロー工程で同時に載置されるので、別工程でマザーボード10やモジュール基板20に電子部品13,23を載置する必要がなく、生産効率が向上している。
(1) 電子部品13,23が、第2のはんだリフロー工程で同時に載置されるので、別工程でマザーボード10やモジュール基板20に電子部品13,23を載置する必要がなく、生産効率が向上している。
(2) 電子部品13,23が加熱される工程が、第2のはんだリフロー工程だけであり、電子部品13,23の特性劣化を防ぐことができる。即ち、信頼性を確保できる。
(3) 電子部品13,23が加熱される工程が、第2のはんだリフロー工程だけであり、例えばリフロー推奨回数が1回の電子部品13,23も、マザーボード10及びモジュール基板20に載置できる。即ち、使用部品の制限が緩和される。
[第2の実施形態]
図3は、本発明の第2の実施形態に係る複合基板装置を示す構成図である。
この複合基板装置は、マザーボード30と、マザーボード30に搭載されたモジュール基板40とを備えている。
図3は、本発明の第2の実施形態に係る複合基板装置を示す構成図である。
この複合基板装置は、マザーボード30と、マザーボード30に搭載されたモジュール基板40とを備えている。
マザーボード30は、電子部品載置用の複数の電極端子31が表面に形成されている。マザーボード30には、さらに、モジュール基板40を収容する凹部32が形成され、その凹部32の底部に、基板搭載用の複数の電極端子33が形成されている。電極端子31には、電子部品34が接続されて載置されている。電極端子33は、モジュール基板40の有する回路とマザーボード30の持つ回路とを接続するために設けられた端子である。
モジュール基板40の表面には、電子部品載置用の複数の電極端子41が形成され、モジュール基板40の裏面には、基板搭載用の複数の電極端子42が形成されている。電極端子41に電子部品43が接続されている。電子部品43は、モジュール基板40の回路を構成している。電極端子42は、モジュール基板40の回路とマザーボード30の回路とを接続するためのものである。
モジュール基板40は、マザーボード30の凹部32に収容されて、低背化され、モジュール基板40の表面の高さが、マザーボード30の表面の高さとほぼ等しくなっている。電極端子33と電極端子42とが接続されている。電極端子41に電子部品43が接続されている。
次に、この複合基板装置の製造方法を説明する。
図4(a)〜(f)は、図3の複合基板装置の製造方法の説明図である。
図3の複合基板装置は、図4(a)の第1のはんだ塗布工程と、図4(b)の基板搭載工程と、図4(c)の第1のはんだリフロー工程と、図4(d)の第2のはんだ塗布工程と、図4(e)の部品載置工程と、図4(f)の第2のはんだリフロー工程と、を実施することにより、製造される。
図4(a)〜(f)は、図3の複合基板装置の製造方法の説明図である。
図3の複合基板装置は、図4(a)の第1のはんだ塗布工程と、図4(b)の基板搭載工程と、図4(c)の第1のはんだリフロー工程と、図4(d)の第2のはんだ塗布工程と、図4(e)の部品載置工程と、図4(f)の第2のはんだリフロー工程と、を実施することにより、製造される。
第1のはんだ塗布工程では、電極端子31,33の形成されたマザーボード30の電極端子33の部分にクリームはんだSを塗布する。このクリームはんだSの塗布は、任意の方法で塗布してよい。
基板搭載工程では、電極端子41,42の形成されたモジュール基板40の裏面をマザーボード30の表面側に向け、対応する電極端子33と電極端子42とが対向する位置に、位置合わせを行いつつ、マザーボード30の凹部32にモジュール基板40を挿入して搭載する。
第1のはんだリフロー工程では、モジュール基板40が載置されたマザーボード30をはんだリフロー炉に入れて加熱し、その後冷却する。加熱により、クリームはんだSが融解し、冷却により固形化して電極端子33と電極端子42とが接続される。以上により、モジュール基板40がマザーボード30に搭載されて一体化される。
第2のはんだ塗布工程では、一体化された状態のマザーボード30及びモジュール基板40の電極端子31,41の上に、クリームはんだSを塗布する。このクリームはんだSの塗布は、メタルマスクを用いた印刷で塗布してもよいし、他の適宜な方法で塗布してもよい。
部品載置工程では、クリームはんだSが塗布された電極端子31,41の上に、対応する電子部品34,43を載置する。
第2のはんだリフロー工程では、電子部品34,43が載置されたマザーボード30及びモジュール基板40をはんだリフロー炉に入れて加熱し、その後冷却する。加熱により、クリームはんだSが融解し、冷却により固形化して電極端子31,41と電子部品34,43とが接続される。以上により、マザーボード30及びモジュール基板40に電子部品用34,43が載置され、図3の複合基板装置が形成される。
以上の工程で製造される図3の複合基板装置は、次のような利点を有する。
(4) 電子部品34,43が、第2のはんだリフロー工程で同時に載置されるので、別工程でマザーボード30やモジュール基板40に電子部品34,43を載置する必要がなく、生産効率が向上している。
(5) 電子部品34,43が加熱される工程が、第2のはんだリフロー工程だけであり、電子部品34,43の特性劣化を防ぐことができる。即ち、信頼性を確保できる。
(4) 電子部品34,43が、第2のはんだリフロー工程で同時に載置されるので、別工程でマザーボード30やモジュール基板40に電子部品34,43を載置する必要がなく、生産効率が向上している。
(5) 電子部品34,43が加熱される工程が、第2のはんだリフロー工程だけであり、電子部品34,43の特性劣化を防ぐことができる。即ち、信頼性を確保できる。
(6) 電子部品34,43が加熱される工程が、第2のはんだリフロー工程だけであり、例えばリフロー推奨回数が1回の電子部品34,43も、マザーボード30及びモジュール基板40に載置できる。即ち、使用部品の制限が緩和される。
(7) マザーボード30の凹部32にモジュール基板40が収容されて低背化されるので、複合基板装置全体が低背化される。
(8) マザーボード30の凹部32にモジュール基板40が収容されて低背化されるので、第2のはんだ塗布工程におけるクリームはんだSの塗布が容易になる。
[第3の実施形態]
図5は、本発明の第3の実施形態に係る複合基板装置を示す構成図である。
この複合基板装置は、マザーボード50と、マザーボード50に搭載されたモジュール基板60とを備えている。
図5は、本発明の第3の実施形態に係る複合基板装置を示す構成図である。
この複合基板装置は、マザーボード50と、マザーボード50に搭載されたモジュール基板60とを備えている。
マザーボード50は、電子部品載置用の複数の電極端子51aと複数の電極端子51bとが表面に形成されている。マザーボード50には、さらに、モジュール基板60を収容する凹部52が形成され、その凹部52の底部に、基板搭載用の複数の電極端子53が形成されている。電極端子51aには、電子部品54が載置されて接続されている。電極端子53は、モジュール基板60の有する回路或いはグランドとマザーボード50の持つ回路又はグランドとを接続するために設けられた端子である。
モジュール基板60の表面には、電子部品載置用の複数の電極端子61aと複数の電極端子61bとが形成され、モジュール基板60の裏面には、基板搭載用の複数の電極端子62が形成されている。電極端子61aに電子部品63が接続されている。電子部品63は、モジュール基板60の回路を構成している。電極端子62は、モジュール基板60の回路又はグランドとマザーボード50の回路又はグランドとを接続するためのものである。
この複合基板装置には、さらに、マザーボード50の回路とモジュール基板60の回路とを接続するための共有電子部品55を備えている。共有電子部品55は、マザーボード50の電極端子51bとモジュール基板60の電極端子61bとの両方に接続されている。
モジュール基板60は、マザーボード50の凹部52に収容されて、低背化され、モジュール基板60の表面の高さが、マザーボード50の表面の高さとほぼ等しくなっている。電極端子53と電極端子62とが接続されている。電極端子61に電子部品63が接続されている。
次に、この複合基板装置の製造方法を説明する。
図6(a)〜(f)は、図5の複合基板装置の製造方法の説明図である。
図5の複合基板装置は、図6(a)の第1のはんだ塗布工程と、図6(b)の基板搭載工程と、図6(c)の第1のはんだリフロー工程と、図6(d)の第2のはんだ塗布工程と、図6(e)の部品載置工程と、図6(f)の第2のはんだリフロー工程と、を実施することにより、製造される。
図6(a)〜(f)は、図5の複合基板装置の製造方法の説明図である。
図5の複合基板装置は、図6(a)の第1のはんだ塗布工程と、図6(b)の基板搭載工程と、図6(c)の第1のはんだリフロー工程と、図6(d)の第2のはんだ塗布工程と、図6(e)の部品載置工程と、図6(f)の第2のはんだリフロー工程と、を実施することにより、製造される。
第1のはんだ塗布工程では、電極端子51a,51b,53の形成されたマザーボード50の電極端子53の部分にクリームはんだSを塗布する。このクリームはんだSの塗布は、任意の方法で塗布してよい。
基板搭載工程では、電極端子61a,61b,62の形成されたモジュール基板60の裏面をマザーボード50の表面側に向け、対応する電極端子53と電極端子62とが対向する位置に、位置合わせを行いつつ、マザーボード50の凹部52にモジュール基板60を挿入して搭載する。
第1のはんだリフロー工程では、モジュール基板60が搭載されたマザーボード50をはんだリフロー炉に入れて加熱し、その後冷却する。加熱により、クリームはんだSが融解し、冷却により、固形化して電極端子53と電極端子62とが接続される。以上により、モジュール基板60がマザーボード50に搭載されて一体化される。
第2のはんだ塗布工程では、一体化された状態のマザーボード50及びモジュール基板60の電極端子51a,51b,61a,61bの上に、クリームはんだSを塗布する。このクリームはんだSの塗布は、メタルマスクを用いた印刷で塗布してもよいし、他の適宜な方法で塗布してもよい。
部品載置工程では、クリームはんだSが塗布された電極端子51a,51b,61a,61bの上に、対応する電子部品54,63及び共有電子部品55を載置する。
第2のはんだリフロー工程では、電子部品54,63及び共有電子部品55が載置されたマザーボード50及びモジュール基板60をはんだリフロー炉に入れて加熱し、その後冷却する。加熱により、クリームはんだSが融解し、冷却により固形化して電子部品54,63及び共有電子部品55と電極端子51a,51b,61a,61bとが接続される。以上により、マザーボード50及びモジュール基板60に電子部品54,63及び共有電子部品55が載置され、図5の複合基板装置が形成される。
以上の工程で製造される図5の複合基板装置は、次のような利点を有する。
(9) 電子部品54,63及び共有電子部品55が、第2のはんだリフロー工程で同時に載置されるので、別工程でマザーボード50やモジュール基板60に電子部品54,63及び共有電子部品55を載置する必要がなく、生産効率が向上している。
(9) 電子部品54,63及び共有電子部品55が、第2のはんだリフロー工程で同時に載置されるので、別工程でマザーボード50やモジュール基板60に電子部品54,63及び共有電子部品55を載置する必要がなく、生産効率が向上している。
(10) 電子部品54,63及び共有電子部品55が加熱される工程が、第2のはんだリフロー工程だけであり、電子部品54,63及び共有電子部品55の特性劣化を防ぐことができる。即ち、信頼性を確保できる。
(11) 電子部品54,63及び共有電子部品55が加熱される工程が、第2のはんだリフロー工程だけであり、例えばリフロー推奨回数が1回の電子部品54,63及び共有電子部品55も、マザーボード50及びモジュール基板60に載置できる。即ち、使用部品の制限が緩和される。
(12) マザーボード50の凹部52にモジュール基板60が収容されて低背化されるので、複合基板装置全体が低背化される。
(13) マザーボード50の凹部52にモジュール基板60が収容されて低背化されるので、第2のはんだ塗布工程におけるクリームはんだSの塗布が容易になる。
尚、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次のものが考えられる。
(i)第3の実施形態の複合基板装置は、凹部52の電極端子53とモジュール基板60の裏面の電極端子62とを介して、マザーボード50とモジュール基板60とを接続しているが、これらの接続がない場合にも、本発明は適用できる。
(ii)共有電子部品55を備える第3の実施形態の複合基板装置では、凹部52をマザーボード50に形成して低背化されているが、凹部52を形成せず、第1の実施形態のように、マザーボード50上にモジュール基板60を搭載してもよい。この場合、モジュール基板60の側面に端面電極を形成して、共有部品55をその端面電極とマザーボード50の電極端子51bとの間に接続してもよい。
(i)第3の実施形態の複合基板装置は、凹部52の電極端子53とモジュール基板60の裏面の電極端子62とを介して、マザーボード50とモジュール基板60とを接続しているが、これらの接続がない場合にも、本発明は適用できる。
(ii)共有電子部品55を備える第3の実施形態の複合基板装置では、凹部52をマザーボード50に形成して低背化されているが、凹部52を形成せず、第1の実施形態のように、マザーボード50上にモジュール基板60を搭載してもよい。この場合、モジュール基板60の側面に端面電極を形成して、共有部品55をその端面電極とマザーボード50の電極端子51bとの間に接続してもよい。
(iii) 第1の実施形態のマザーボード10、第2の実施形態のマザーボード30及び第3の実施形態のマザーボード50は、両面基板で構成しても良いし、4層基板或いは8層基板等の多層基板で構成しても良い。
(iv) 第1の実施形態のモジュール基板20、第2の実施形態のモジュール基板40及び第3の実施形態のモジュール基板60は、両面基板で構成しても良いし、4層基板或いは8層基板等の多層基板で構成しても良い。
10,30,50 マザーボード
11,12,21,22,31,33,41,42,51a,51b,53,61a,61b,62 電極端子
13,23,34,43,54,63 電子部品
20,40,60 モジュール基板
32,52 凹部
55 共有電子部品
11,12,21,22,31,33,41,42,51a,51b,53,61a,61b,62 電極端子
13,23,34,43,54,63 電子部品
20,40,60 モジュール基板
32,52 凹部
55 共有電子部品
Claims (3)
- 電子部品をそれぞれ搭載した複数の基板を備える複合基板装置の製造方法であって、
前記電子部品が接続される電極端子が形成された第1の基板に、前記電子部品が載置される電極端子が形成された第2の基板を搭載する基板搭載工程と、
前記基板搭載工程の前又は後に、前記第1の基板の電極端子及び第2の基板の電極端子にはんだを塗布する第1のはんだ塗布工程と、
前記はんだが塗布された前記第1の基板の電極端子及び第2の基板の電極端子に、対応する前記電子部品を載置する部品載置工程と、
前記部品載置工程が終了した前記第1の基板及び第2の基板を加熱して前記はんだのリフローを行い、前記各電子部品を前記第1の基板の電極端子或いは第2の基板の電極端子に接続するはんだリフロー工程と、
を含むことを特徴とする複合基板装置の製造方法。 - 前記第1の基板には、凹部が形成され、
前記基板搭載工程では、前記凹部に前記第2の基板を収容することを特徴とする請求項1に記載の複合基板装置の製造方法。 - 前記複合基板装置は、前記第1の基板の電極端子に接続された電子部品と第2の基板の電極端子に接続された電子部品と前記第1の基板の電極端子及び第2の基板の電極端子の両方の電極端子に接続された共有電子部品とを有し、
前記部品載置工程では、前記はんだが塗布された前記第1の基板の電極端子及び第2の基板の電極端子に、対応する前記電子部品及び共有電子部品を載置し、
前記はんだリフロー工程では、前記はんだのリフローにより、前記各電子部品及び共有電子部品を前記第1の基板の電極端子或いは第2の基板の電極端子に接続することを特徴とする請求項1又は2に記載の複合基板装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005082655A JP2006269555A (ja) | 2005-03-22 | 2005-03-22 | 複合基板装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005082655A JP2006269555A (ja) | 2005-03-22 | 2005-03-22 | 複合基板装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269555A true JP2006269555A (ja) | 2006-10-05 |
Family
ID=37205229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005082655A Pending JP2006269555A (ja) | 2005-03-22 | 2005-03-22 | 複合基板装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006269555A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010106741A1 (ja) * | 2009-03-16 | 2010-09-23 | パナソニック株式会社 | スクリーン印刷機及びスクリーン印刷方法 |
WO2011004558A1 (ja) * | 2009-07-08 | 2011-01-13 | パナソニック株式会社 | スクリーン印刷装置およびスクリーン印刷方法 |
WO2011007502A1 (ja) * | 2009-07-13 | 2011-01-20 | パナソニック株式会社 | スクリーン印刷装置およびスクリーン印刷方法 |
JP2011126049A (ja) * | 2009-12-16 | 2011-06-30 | Panasonic Corp | スクリーン印刷システム及びスクリーン印刷システムのマスクのクリーニング方法 |
WO2011129130A1 (ja) * | 2010-04-15 | 2011-10-20 | 古河電気工業株式会社 | 基板および基板の製造方法 |
JP2011228321A (ja) * | 2010-04-15 | 2011-11-10 | Furukawa Electric Co Ltd:The | 基板および基板の製造方法 |
JP2012114164A (ja) * | 2010-11-22 | 2012-06-14 | Furukawa Electric Co Ltd:The | 基板および基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01189992A (ja) * | 1988-01-26 | 1989-07-31 | Canon Inc | プリント基板実装方法 |
JPH0936513A (ja) * | 1995-07-20 | 1997-02-07 | Japan Aviation Electron Ind Ltd | プリント回路装置 |
JP2000165007A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | プリント配線板、電子部品及び電子部品の実装方法 |
-
2005
- 2005-03-22 JP JP2005082655A patent/JP2006269555A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01189992A (ja) * | 1988-01-26 | 1989-07-31 | Canon Inc | プリント基板実装方法 |
JPH0936513A (ja) * | 1995-07-20 | 1997-02-07 | Japan Aviation Electron Ind Ltd | プリント回路装置 |
JP2000165007A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | プリント配線板、電子部品及び電子部品の実装方法 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102356702A (zh) * | 2009-03-16 | 2012-02-15 | 松下电器产业株式会社 | 丝网印刷机及丝网印刷方法 |
JP2010219179A (ja) * | 2009-03-16 | 2010-09-30 | Panasonic Corp | スクリーン印刷機及びスクリーン印刷方法 |
GB2480579B (en) * | 2009-03-16 | 2014-05-14 | Panasonic Corp | Screen printing machine and screen printing method |
US8720331B2 (en) | 2009-03-16 | 2014-05-13 | Panasonic Corporation | Screen printing apparatus and method for printing of circuit board including a mask having two different patterns for printing different parts of the circuit board in separate printing steps |
GB2480579A (en) * | 2009-03-16 | 2011-11-23 | Panasonic Corp | Screen printing machine and screen printing method |
WO2010106741A1 (ja) * | 2009-03-16 | 2010-09-23 | パナソニック株式会社 | スクリーン印刷機及びスクリーン印刷方法 |
WO2011004558A1 (ja) * | 2009-07-08 | 2011-01-13 | パナソニック株式会社 | スクリーン印刷装置およびスクリーン印刷方法 |
JP2011016267A (ja) * | 2009-07-08 | 2011-01-27 | Panasonic Corp | スクリーン印刷装置およびスクリーン印刷方法 |
US8695497B2 (en) | 2009-07-08 | 2014-04-15 | Panasonic Corporation | Screen printing apparatus and method for printing of substrate in two stages including two printing masks and two closed squeegees |
GB2483545B (en) * | 2009-07-08 | 2013-09-18 | Panasonic Corp | Screen printing apparatus screen printing method |
GB2483545A (en) * | 2009-07-08 | 2012-03-14 | Panasonic Corp | Screen printing device and screen printing method |
CN102355997A (zh) * | 2009-07-08 | 2012-02-15 | 松下电器产业株式会社 | 丝网印刷设备和丝网印刷方法 |
CN102348556A (zh) * | 2009-07-13 | 2012-02-08 | 松下电器产业株式会社 | 丝网印刷设备和丝网印刷方法 |
GB2483753A (en) * | 2009-07-13 | 2012-03-21 | Panasonic Corp | Screen printing device and screen printing method |
JP2011020279A (ja) * | 2009-07-13 | 2011-02-03 | Panasonic Corp | スクリーン印刷装置およびスクリーン印刷方法 |
WO2011007502A1 (ja) * | 2009-07-13 | 2011-01-20 | パナソニック株式会社 | スクリーン印刷装置およびスクリーン印刷方法 |
US8757059B2 (en) | 2009-07-13 | 2014-06-24 | Panasonic Corporation | Screen printing apparatus and screen printing method |
JP2011126049A (ja) * | 2009-12-16 | 2011-06-30 | Panasonic Corp | スクリーン印刷システム及びスクリーン印刷システムのマスクのクリーニング方法 |
JP2011228321A (ja) * | 2010-04-15 | 2011-11-10 | Furukawa Electric Co Ltd:The | 基板および基板の製造方法 |
CN102835193A (zh) * | 2010-04-15 | 2012-12-19 | 古河电气工业株式会社 | 基板以及基板的制造方法 |
WO2011129130A1 (ja) * | 2010-04-15 | 2011-10-20 | 古河電気工業株式会社 | 基板および基板の製造方法 |
JP2012114164A (ja) * | 2010-11-22 | 2012-06-14 | Furukawa Electric Co Ltd:The | 基板および基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006269555A (ja) | 複合基板装置の製造方法 | |
US20130016480A1 (en) | Printed circuit board having heat gathering structures and manufacturing process thereof | |
US8022306B2 (en) | Printed circuit board and method of manufacturing the same | |
JP2007158233A (ja) | 配線構造およびその製造方法ならびに治具 | |
JP2004200265A (ja) | プリント配線板 | |
TWI382796B (zh) | 印刷電路板之製造方法與顯示模組及其組裝方法 | |
JPH0677644A (ja) | 三次元構造電子部品の端子部形成方法 | |
US11770899B2 (en) | Electronic board having components in cavities and shared solder pads and manufacturing method for the same | |
US7172106B2 (en) | Printed circuit board which can be connected with pin connector and method of manufacturing the printed circuit board | |
JPH06334294A (ja) | プリント配線構造 | |
JP3841715B2 (ja) | 回路基板の製造法 | |
JP2002261436A (ja) | プリント基板の電子部品実装方法と半田付け方法及び連結手段を有するプリント基板 | |
JP2008034672A (ja) | チップ部品の実装方法および電子モジュール | |
JP2008205101A (ja) | 電子部品実装基板の製造方法及び電子部品実装基板 | |
US6391211B1 (en) | Method for making an electrical circuit board | |
JP2005347660A (ja) | 面実装部品の取付構造、及びその取付方法 | |
JP2009200234A (ja) | 金属ベース基板とその製造方法 | |
JP2006253506A (ja) | 複合基板装置及び複合基板装置の製造方法 | |
KR20030027757A (ko) | 필름 기판, 반도체 장치, 필름 기판의 제조 방법, 및반도체 장치를 갖는 회로 기판의 제조 방법 | |
JP2000332463A (ja) | ボード間スペーサーの実装方法及びボード重ね合わせ構造 | |
EP2473012A1 (en) | Combining printed circuit boards | |
US20100003843A1 (en) | Smt/dip type connector structure having at least three rows of terminals | |
JP2006156703A (ja) | 回路基板 | |
JP2003309365A (ja) | フレキ複合型多層基板 | |
JP4471917B2 (ja) | 複合基板装置におけるハンダ接続のリペア方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |