JP2010010611A - プリント回路板及び電子機器 - Google Patents

プリント回路板及び電子機器 Download PDF

Info

Publication number
JP2010010611A
JP2010010611A JP2008171205A JP2008171205A JP2010010611A JP 2010010611 A JP2010010611 A JP 2010010611A JP 2008171205 A JP2008171205 A JP 2008171205A JP 2008171205 A JP2008171205 A JP 2008171205A JP 2010010611 A JP2010010611 A JP 2010010611A
Authority
JP
Japan
Prior art keywords
electrodes
electrode
circuit board
printed circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008171205A
Other languages
English (en)
Inventor
Shuji Hiramoto
修二 平元
Norihiro Ishii
憲弘 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008171205A priority Critical patent/JP2010010611A/ja
Priority to CN200910139462A priority patent/CN101621889A/zh
Priority to US12/495,507 priority patent/US20090321120A1/en
Publication of JP2010010611A publication Critical patent/JP2010010611A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/042—Remote solder depot on the PCB, the solder flowing to the connections from this depot
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】プリント回路板において、ペリフェラルタイプのフリップチップの実装を確実に実施させること。
【解決手段】プリント回路板１２は、第１の面と、この第１の面と反対側の第２の面とを有したプリント配線板２２と、第１の面上に形成された複数の第１の電極と、複数の第１の電極の夫々に対応して近傍に設けられており、第１の面上に形成された複数の第２の電極２３ｂと、複数の第１の電極と、この複数の第１の電極の夫々に対応した前記複数の第２の電極との間を夫々電気的に接続した複数の第３の電極と、第１の電極上と、第１の電極に対応した第２の電極２３ｂ上と、この第１及び第２の電極の間を接続した前記第３の電極上に跨って夫々塗布されたはんだ２５と、第１の面上に実装され、複数の第１の電極の夫々と対向する位置で電気的に接続されたフリップチップ３０と、を備えた。
【選択図】 図８

Description

本発明は、プリント配線板にペリフェラルタイプのフリップチップ実装用の電極が形成されるプリント回路板及び電子機器に関する。
ファインピッチのＳｏＣ・フリップチップ実装用の電極本体は、ソルダーレジスト（熱硬化性エポキシ樹脂皮膜）等の絶縁膜をエッチング等の方法で削り取り配線を露わにして形成される。露わとなった電極本体には、必要に応じて、Ｎｉ／Ａｕのめっき、又はＣｕプリフラックス処理が施される。ここで、フリップチップ（例えば、バンプ径：約１７０［ｕｍ］ バンプ高さ約５０［ｕｍ］ パッシベーション開口約φ１５０［ｕｍ］ バンプピッチ：約５００［ｕｍ］）を実装することを想定したプリント配線板では、例えばφ１５０［ｕｍ］の電極本体とソルダーレジストの開口φ２００［ｕｍ］によって形成される部分とが電極となる。
なお、本発明に係る技術分野に関連する文献として、次のようなものがある。
特開平８−３０７０５０号公報
プリント配線板にはんだ印刷を施す場合、メタルマスク開口径（開口面積）とメタルマスク厚み（マスク開口側面積）から定義されるアスペクト比Ｒ（Ｒ＝ｒ／２ｔ（ｒ：メタルマスク開口半径、ｔ：マスク厚み））が０．７を下回ると、約３０［ｕｍ］粒径のはんだペーストを行なう場合、粘性を有するメタルマスクの抜け性が非常に悪くなることが知られている。例えば、ｒ＝７５［ｕｍ］、ｔ＝１００［ｕｍ］の場合、Ｒ＝０．３７５（＜０．７）となってしまい、実質的にはんだ印刷は不可能である。よって、ファインなＳｏＣ実装を従来のＳＭＴ（ｓｕｒｆａｃｅ ｍｏｕｎｔ ｔｅｃｈｎｏｌｏｇｙ）の工法にて行なうことが、現状で困難となっている。
本発明は、このような事情を考慮してなされたもので、ペリフェラルタイプのフリップチップの実装を確実に実施できるプリント回路板及び電子機器を提供することを目的とする。
本発明に係るプリント回路板は、上述した課題を解決するために、第１の面と、この第１の面と反対側の第２の面とを有したプリント配線板と、前記第１の面上に形成された複数の第１の電極と、前記複数の第１の電極の夫々に対応して近傍に設けられており、前記第１の面上に形成された複数の第２の電極と、前記複数の第１の電極と、この複数の第１の電極の夫々に対応した前記複数の第２の電極との間を夫々電気的に接続した複数の第３の電極と、前記第１の電極上と、前記第１の電極に対応した前記第２の電極上と、この第１及び第２の電極の間を接続した前記第３の電極上に跨って夫々塗布されたはんだと、前記第１の面上に実装され、前記複数の第１の電極の夫々と対向する位置で電気的に接続されたフリップチップと、を備えた。
本発明に係るプリント回路板は、上述した課題を解決するために、第１の面と、この第１の面と反対側の第２の面とを有したプリント配線板と、前記第１の面上に形成された複数の第１の電極と、前記複数の第１の電極の夫々に対応して近傍に設けられており、前記第１の面上に形成された複数の第２の電極と、前記第１の電極上と、前記第１の電極に対応した前記第２の電極上に跨って夫々塗布されたはんだと、前記第１の面上に実装され、前記複数の第１の電極の夫々と対向する位置で電気的に接続されたフリップチップと、を備えた。
本発明に係る電子機器は、上述した課題を解決するために、第１の面と、この第１の面と反対側の第２の面とを有したプリント配線板と、前記第１の面上に形成された複数の第１の電極と、前記複数の第１の電極の夫々に対応して近傍に設けられており、前記第１の面上に形成された複数の第２の電極と、前記複数の第１の電極と、この複数の第１の電極の夫々に対応した前記複数の第２の電極との間を夫々電気的に接続した複数の第３の電極と、前記第１の電極上と、前記第１の電極に対応した前記第２の電極上と、この第１及び第２の電極の間を接続した前記第３の電極上に跨って夫々塗布されたはんだと、前記第１の面上に実装され、前記複数の第１の電極の夫々と対向する位置で電気的に接続されたフリップチップと、を備えたプリント回路板を有した。
本発明に係るプリント回路板及び電子機器によると、ペリフェラルタイプのフリップチップの実装を確実に実施できる。
本発明に係るプリント回路板及び電子機器の実施形態について、添付図面を参照して説明する。
図１は、本実施形態の電子機器としてのハードディスクドライブの外観を示す概略図である。
図１は、本実施形態の電子機器としてのＨＤＤ（ｈａｒｄ ｄｉｓｋ ｄｒｉｖｅ）１０を示す。ＨＤＤ１０は後述する種々の部材が収納されたほぼ矩形箱状の筐体１１と、筐体１１の外面に重ねて設けられ、ペリフェラルタイプのフリップチップを実装するプリント回路板１２とを備えている。プリント回路板１２には、ペリフェラルタイプのフリップチップが実装される。
図２は、プリント回路板１２を構成するプリント配線板の第１例を示す模式図である。図３は、図２に示すプリント配線板の第１例のＩＩＩ−ＩＩＩ断面図である。図４は、プリント回路板１２を構成するプリント配線板の第２例を示す模式図である。図５は、図４に示すプリント配線板の第２例のＶ−Ｖ断面図である。図６は、プリント回路板１２を構成するプリント配線板の第３例を示す模式図である。
図２及び図３に示すように、プリント回路板１２は、対向する第１の面及び第２の面を有するプリント配線板２１や、プリント配線板２１の第１の面上に形成されるソルダーレジスト２２、電極２３及び銅箔２４によって構成される。プリント回路板１２を構成するプリント配線板２１の銅箔２４上には、一般的なエッチング（又はフィルドビア）を用いた後に外層銅箔が除去され、周囲にソルダーレジスト２２が配置される電極２３が形成される。
電極２３は、フリップチップ実装用の複数の第１の電極２３ａと、複数の第１の電極２３ａの夫々に対応して近傍、例えば、第１の電極２３ａの面方向外側に設けられるフリップチップ非実装用の複数の第２の電極２３ｂと、第１の電極２３ａ及び第２の電極２３ｂを電気的に接続するフリップチップ非実装用の第３の電極２３ｃとによって構成される。第１の電極２３ａは、例えばφ１５０［ｕｍ］の円形状に形成される。また、第２の電極２３ｂ及び第３の電極２３ｃについても、プリント回路板１２の制作上、第１の電極２３ａと同一形状である円形状であることが望ましい。なお、外層銅箔を除去する方法は化学エッチング又は、研削等の物理的方法であってもよい。
ここで、第２の電極２３ｂ及び第３の電極２３ｃの表面積を調整して、メタルマスク開口径（開口面積）とメタルマスク厚み（マスク開口側面積）から定義されるアスペクト比Ｒ（Ｒ＝ｒ／２ｔ（ｒ：メタルマスク開口半径、ｔ：マスク厚み））が０．７以上となるように、メタルマスク開口径を設定することで、メタルマスクの抜け性が良好となる。
また、図４及び図５に示すプリント回路板１２の電極２３は、第１の電極２３ａ及び第２の電極２３ｂのみから構成される。ここで、第２の電極２３ｂの表面積を調整してアスペクト比が０．７以上となるように、メタルマスク開口径を設定することで、メタルマスクの抜け性が良好となる。図６に示すプリント回路板１２は、実装される矩形のフリップチップの４隅の第２の電極２３ｂが他の第２の電極２３ｂより大きな円形状に形成される。その場合、リフロー中のはんだ溶融時に、４隅の第２の電極２３ｂがフリップチップを放射状に引張る働きにより、セルフアラインメント効果がある。
図７は、図２及び図３に示すプリント配線板２１にメタルマスクがはんだ印刷された状態を示す概略的な外観図である。
図２及び図３に示すプリント配線板２１の電極２３及びソルダーレジスト２２上にはんだペースト２５を被せるように台形上に開口させるメタルマスクによってはんだ印刷を施す。第１の電極２３ａの表面積の大きさはそのままで、第１の電極２３ａ、第２の電極２３ｂ及び第３の電極２３ｃの全体の表面積が大きくなるので、メタルマスクの開口面積が著しく大きくなる。よって、アスペクト比Ｒが著しく増大する（０．７以上となる）ので、従来のはんだ印刷の工法にてファインなフリップチップ実装用の印刷を行なうことが可能となる。
図８は、図２に示すプリント配線板の第１例のはんだ印刷後の状態を示す模式図である。図９は、図８に示すプリント配線板の第１例のＩＸ−ＩＸ断面図である。図１０は、図４に示すプリント配線板の第２例のはんだ印刷後の状態を示す模式図である。図１１は、図１０に示すプリント配線板の第２例のＸＩ−ＸＩ断面図である。図１２は、図１０に示すＸＩ−ＸＩ断面図の変形例を示す図である。
図８及び図９に示すように、はんだ印刷後のリフロー工程において、はんだ２５は、ピーク温度付近で溶融し、ソルダーレジスト２２又はプリント配線板２１上に濡れず第２の電極２３ｂに濡れ拡がるので、第１の電極２３ａ上と、第１の電極２３ａに対応した第２の電極２３ｂ上と、この第１及び第２の電極２３ａ，２３ｂの間を接続した第３の電極２３ｃ上に跨って夫々塗布される。よって、第１の電極２３ａには適切なはんだ２５の量にてフリップチップ３０のパッシべーション３１とプリント配線板２１間のはんだ接合が実現され、余剰なはんだ２５は第３の電極２３ｃを介して第２の電極２３ｂへ移行する。このように、印刷・マウント・リフローといった従来からあるＳＭＴ工法によって、ファインなフリップチップ３０は、プリント配線板２１の第１の面（電極２３の形成面）上に実装され、複数の第１の電極２３ａの夫々と対向する位置で電気的に接続される。また、第２の電極２３ｂは電気特性の検査にも使用可能であり、デバッグ作業を容易にする。
なお、第２の電極２３ｂが第１の電極２３ａの面方向外側に形成される場合、第２の電極２３ｂをテストパッドとして使用することが可能である。一方、フリップチップ３０の外周に部品が実装されており、第２の電極２３ｂを第１の電極２３ａの面方向外側に形成できない場合、及び、図１０及び図１１に示すように電極２３に第３の電極２３ｃが含まれない場合、第２の電極２３ｂをテストパッドとして利用することはできない。しかし、図１２に示すように、プリント配線板２１の内層に導電部材３２を配置することも可能である。
図１３は、フィルドビアが用いられるプリント配線板２１の一例を示す断面図である。
図１３に示すように、プリント配線板２１のフィルドビアを用いた場合、外層銅箔の除去は一部であっても全部であってもよい。外層銅箔の全部除去の場合は、ソルダーレジストレスの構造とすることも可能で、この場合は安定したはんだ印刷性も確保できる。
本実施形態のＨＤＤ１０に備えるプリント配線板２１の第１の電極２３ａは、とりわけフィルドビアを電極に用いる場合、フリップチップ３０のパッシベーション開口サイズに近い電極サイズとして、約φ１５０［ｕｍ］程度とすることができる。さらに、図１１及び図１２の場合では円形状の電極２３が得られるため、ほぼ回転対象なはんだバンプ形状が得られる。これにより、フリップチップ３０のパッシベーション３１側とプリント配線板２１の電極２３側へのはんだ濡れ拡がり面積がほぼ等しくなり、熱ストレスに対してフリップチップ３０側のパッシベーション３１とはんだバンプ接合界面近傍に発生するひずみが従来より減少する。よって、フリップチップ３０の半導体部品としての長期接合信頼性が著しく向上される。一般的に貫通基板等の安価なプリント配線板２１の場合には、図２及び図３に示すような電極２３の形状が好適であり、ビルドアップ基板が利用できる際は、図４及び図５に示すような電極２３の形状が好適である。
本実施形態のＨＤＤ１０によると、プリント配線板２１にフリップチップ実装用の第１の電極２３ａに加え、フリップチップ非実装用の第２の電極２３ｂ（及び第３の電極２３ｃ）を形成して電極２３の表面積を拡げることでメタルマスクの開口部の面積が拡がり（Ｒが増大し）、ペリフェラルタイプのフリップチップの実装を確実に実施できる。
本実施形態の電子機器としてのハードディスクドライブの外観を示す概略図。 プリント回路板を構成するプリント配線板の第１例を示す模式図。 図２に示すプリント配線板の第１例のＩＩＩ−ＩＩＩ断面図。 プリント回路板を構成するプリント配線板の第２例を示す模式図。 図４に示すプリント配線板の第２例のＶ−Ｖ断面図。 プリント回路板を構成するプリント配線板の第３例を示す模式図。 図２及び図３に示すプリント配線板にメタルマスクがはんだ印刷された状態を示す概略的な外観図。 図２に示すプリント配線板の第１例のはんだ印刷後の状態を示す模式図。 図８に示すプリント配線板の第１例のＩＸ−ＩＸ断面図である。 図４に示すプリント配線板の第２例のはんだ印刷後の状態を示す模式図。 図１０に示すプリント配線板の第２例のＸＩ−ＸＩ断面図。 図１０に示すＸＩ−ＸＩ断面図の変形例を示す図。 フィルドビアが用いられるプリント配線板の一例を示す断面図。
符号の説明
１０ 電子機器（ＨＤＤ）
１２ プリント回路板
２１ プリント配線板
２２ ソルダーレジスト
２３ 電極
２３ａ 第１の電極
２３ｂ 第２の電極
２３ｃ 第３の電極
２５ はんだ（はんだペースト）
３０ フリップチップ
３１ パッシベーション

Claims (8)

  1. 第１の面と、この第１の面と反対側の第２の面とを有したプリント配線板と、
    前記第１の面上に形成された複数の第１の電極と、
    前記複数の第１の電極の夫々に対応して近傍に設けられており、前記第１の面上に形成された複数の第２の電極と、
    前記複数の第１の電極と、この複数の第１の電極の夫々に対応した前記複数の第２の電極との間を夫々電気的に接続した複数の第３の電極と、
    前記第１の電極上と、前記第１の電極に対応した前記第２の電極上と、この第１及び第２の電極の間を接続した前記第３の電極上に跨って夫々塗布されたはんだと、
    前記第１の面上に実装され、前記複数の第１の電極の夫々と対向する位置で電気的に接続されたフリップチップと、
    を備えたことを特徴とするプリント回路板。
  2. アスペクト比Ｒ（マスク開口面積／マスク側面積）が０．７以上となるように、前記複数の第２の電極及び前記複数の第３の電極の表面積を調整したことを特徴とする請求項１に記載のプリント回路板。
  3. 前記複数の第２の電極は、前記第１の電極と同一形状で夫々形成されたことを特徴とする請求項２に記載のプリント回路板。
  4. 前記複数の第２の電極は、前記第１の電極の面方向外側に夫々形成されたことを特徴とする請求項３に記載のプリント回路板。
  5. 前記複数の第２の電極は、前記第１の電極の面方向内側に夫々形成されたことを特徴とする請求項３に記載のプリント回路板。
  6. 前記複数の第２の電極のうち矩形の前記フリップチップの４隅に相当する電極の表面積が、他の第２の電極の表面積より大きく形成されたことを特徴とする請求項４又は５に記載のプリント回路板。
  7. 第１の面と、この第１の面と反対側の第２の面とを有したプリント配線板と、
    前記第１の面上に形成された複数の第１の電極と、
    前記複数の第１の電極の夫々に対応して近傍に設けられており、前記第１の面上に形成された複数の第２の電極と、
    前記第１の電極上と、前記第１の電極に対応した前記第２の電極上に跨って夫々塗布されたはんだと、
    前記第１の面上に実装され、前記複数の第１の電極の夫々と対向する位置で電気的に接続されたフリップチップと、
    を備えたことを特徴とするプリント回路板。
  8. 第１の面と、この第１の面と反対側の第２の面とを有したプリント配線板と、
    前記第１の面上に形成された複数の第１の電極と、
    前記複数の第１の電極の夫々に対応して近傍に設けられており、前記第１の面上に形成された複数の第２の電極と、
    前記複数の第１の電極と、この複数の第１の電極の夫々に対応した前記複数の第２の電極との間を夫々電気的に接続した複数の第３の電極と、
    前記第１の電極上と、前記第１の電極に対応した前記第２の電極上と、この第１及び第２の電極の間を接続した前記第３の電極上に跨って夫々塗布されたはんだと、
    前記第１の面上に実装され、前記複数の第１の電極の夫々と対向する位置で電気的に接続されたフリップチップと、
    を備えたプリント回路板を有したことを特徴とする電子機器。
JP2008171205A 2008-06-30 2008-06-30 プリント回路板及び電子機器 Pending JP2010010611A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008171205A JP2010010611A (ja) 2008-06-30 2008-06-30 プリント回路板及び電子機器
CN200910139462A CN101621889A (zh) 2008-06-30 2009-06-18 印刷电路板和电子装置
US12/495,507 US20090321120A1 (en) 2008-06-30 2009-06-30 Printed circuit board and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008171205A JP2010010611A (ja) 2008-06-30 2008-06-30 プリント回路板及び電子機器

Publications (1)

Publication Number Publication Date
JP2010010611A true JP2010010611A (ja) 2010-01-14

Family

ID=41446036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008171205A Pending JP2010010611A (ja) 2008-06-30 2008-06-30 プリント回路板及び電子機器

Country Status (3)

Country Link
US (1) US20090321120A1 (ja)
JP (1) JP2010010611A (ja)
CN (1) CN101621889A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2848100A1 (en) * 2012-05-07 2015-03-18 Johnson Controls Automotive Electronics SAS Printed circuit board comprising a via
EP4131375B1 (en) 2020-03-27 2024-05-08 BOE Technology Group Co., Ltd. Display panel

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153934U (ja) * 1984-09-11 1986-04-11
JPS6265835U (ja) * 1985-10-14 1987-04-23
JPH0574858A (ja) * 1991-09-17 1993-03-26 Sharp Corp フリツプチツプボンデイング用回路基板
JPH05121488A (ja) * 1991-10-25 1993-05-18 Matsushita Electric Ind Co Ltd ベアチツプ実装基板
JPH11150159A (ja) * 1997-11-19 1999-06-02 Sony Corp 配線板
JP2000077471A (ja) * 1998-08-31 2000-03-14 Fujitsu Ltd フリップチップ実装基板及びフリップチップ実装構造
JP2001094004A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP2007019550A (ja) * 2006-10-06 2007-01-25 Seiko Epson Corp 電子デバイスの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153934U (ja) * 1984-09-11 1986-04-11
JPS6265835U (ja) * 1985-10-14 1987-04-23
JPH0574858A (ja) * 1991-09-17 1993-03-26 Sharp Corp フリツプチツプボンデイング用回路基板
JPH05121488A (ja) * 1991-10-25 1993-05-18 Matsushita Electric Ind Co Ltd ベアチツプ実装基板
JPH11150159A (ja) * 1997-11-19 1999-06-02 Sony Corp 配線板
JP2000077471A (ja) * 1998-08-31 2000-03-14 Fujitsu Ltd フリップチップ実装基板及びフリップチップ実装構造
JP2001094004A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP2007019550A (ja) * 2006-10-06 2007-01-25 Seiko Epson Corp 電子デバイスの製造方法

Also Published As

Publication number Publication date
CN101621889A (zh) 2010-01-06
US20090321120A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
US8299368B2 (en) Interconnection element for electric circuits
TWI545998B (zh) Built-in parts wiring board
TWI487045B (zh) 焊球之無助焊劑微穿孔之方法及產生之裝置
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2008226945A (ja) 半導体装置およびその製造方法
JP2005117036A (ja) テープ配線基板とそれを利用した半導体チップパッケージ
TW200935573A (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
JP2004128056A (ja) 半導体装置及びその製造方法
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
JP2014045190A (ja) 印刷回路基板の製造方法
JP2010010611A (ja) プリント回路板及び電子機器
JP2013211497A (ja) 部品接合構造
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2005159102A (ja) 配線基板及びその製造方法
JP2008140868A (ja) 多層配線基板および半導体装置
JP4680703B2 (ja) 半導体装置
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2004111753A (ja) プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法
JP4430419B2 (ja) 平行導電回路シートを用いた電子回路及びその製造方法
CN106954335A (zh) 表面镀层和包括该表面镀层的半导体封装件
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치
TWI498068B (zh) A surface mounting method for an electronic component, and a printed circuit board produced by the method
KR20130088347A (ko) 인쇄회로기판 및 그의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406