JP2007149828A - 電子部品実装用基板 - Google Patents

電子部品実装用基板 Download PDF

Info

Publication number
JP2007149828A
JP2007149828A JP2005340124A JP2005340124A JP2007149828A JP 2007149828 A JP2007149828 A JP 2007149828A JP 2005340124 A JP2005340124 A JP 2005340124A JP 2005340124 A JP2005340124 A JP 2005340124A JP 2007149828 A JP2007149828 A JP 2007149828A
Authority
JP
Japan
Prior art keywords
electronic component
lands
substrate
land
bump bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005340124A
Other languages
English (en)
Inventor
Hide Hamada
秀 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2005340124A priority Critical patent/JP2007149828A/ja
Publication of JP2007149828A publication Critical patent/JP2007149828A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】複数のはんだバンプが二次元的に配設された面を有する電子部品を適切にはんだ付けすることができる電子部品実装用基板を提供する。
【解決手段】その表面一定領域に二次元的に配置された複数のはんだバンプ接合用ランド１２を有する基板であって、前記複数のはんだバンプ接合用ランド１２は異なるサイズのランドを含むことを特徴とする電子部品実装用基板１０。例えば、前記複数のはんだバンプ接合用ランドは、複数のはんだバンプが二次元的に配置された面を有する電子部品の接合用ランドである。また、例えば、前記電子部品は、フリップチップにおいてバンプ接続されるチップ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体パッケージである。
【選択図】 図３

Description

本発明は、電子部品実装用基板に係り、特に複数のはんだバンプが二次元的に配設された面を有する電子部品が実装される基板に関する。
従来、複数のはんだバンプ（はんだボールと呼ばれることもある）が二次元的に配置された面を有する電子部品として、フリップチップにおいてバンプ接続されるチップや、ＢＧＡ（Ball Grid Array）や、はんだバンプがＢＧＡよりもさらに狭ピッチで配置されたＣＳＰ（Chip Size Package）などが知られている（特許文献１）。なお、バンプ形成のための技術としてはＣ４（controlled collapsed chip connection）などが知られている。
複数のはんだバンプが二次元的に配置された面を有する電子部品は、一般的に、リフローと呼ばれる工程を経て基板表面に接合される。リフローとは、電子部品のはんだバンプと基板表面に設けられたランド（通常、基板表面にクリームはんだにより印刷される）とを接触させ、全体的に（あるいはスポット的）に基板を加熱し、これによりバンプ等を溶融させてはんだ付け（接合）する工程をいう。
はんだバンプと基板との平坦度（コプラナリティ）（あるいはバンプ高さの平坦度）が保たれている状態で加熱される限り、すべてのはんだバンプにおいて適切にはんだ付けされるはずであるが、実際には、リフロー時の加熱（熱膨張）等による基板の反り（あるいははんだバンプ高さの不均一）などに起因して、適切にはんだ付けされない（接合不良）はんだバンプも存在する。
本出願の発明者は、接合不良のはんだバンプが中央または中央付近に比べて周囲に多い点に着目した。そして、本出願の発明者は、周囲における接合不良は主に基板の反りに起因するものであり、周囲のランドサイズを中央または中央付近のランドサイズよりも大きくすれば、周囲のランドに対するはんだバンプ溶融時の表面張力（セルフアライメント効果）も大きくなって、反った基板を平坦に戻そうとする力が作用するから、周囲においても良好なはんだ付けを実現できるとの着想を得た。
特開２００１−６８５９４号公報
本発明の課題は、複数のはんだバンプが二次元的に配設された面を有する電子部品の各はんだバンプにおける適切なはんだ付けを実現するための技術を提供することにある。
本発明は、上記課題を解決するためになされたものであり、次の構成を採る。
その表面一定領域に二次元的に配置された複数のはんだバンプ接合用ランドを有する基板であって、前記複数のはんだバンプ接合用ランドは異なるサイズのランドを含むことを特徴とする電子部品実装用基板。
本発明によれば、はんだバンプ接合用ランドは異なるサイズのランドを含むから、比較的大サイズのランドに対するはんだバンプ溶融時の表面張力（セルフアライメント効果）が大きくなる。すなわち、この基板に実装される電子部品の実装精度を高めることが可能となる。
上記電子部品実装用基板においては、例えば、前記複数のはんだバンプ接合用ランドは、複数のはんだバンプが二次元的に配置された面を有する電子部品の接合用ランドである。
これは、バンプ接合用ランドの例示である。このような電子部品としては、フリップチップにおいてバンプ接続されるチップ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体パッケージなどが考えられる。要は、複数のはんだバンプが二次元的に配置された面を有する電子部品であればよい。
上記電子部品実装用基板においては、例えば、前記複数のはんだバンプ接合用ランドを格子状に配置したり、あるいは、あるランド列を構成する各ランドがこれに隣接するランド列を構成する二つのランドの中間に位置するように、前記複数のはんだバンプ接合用ランドを配置することが考えられる。
これは、はんだバンプ接合用ランドの配置例である。
上記電子部品実装用基板においては、例えば、前記表面一定領域の中心から周囲に向かうにつれてバンプ接合用ランドのサイズを大きくする。
このように周囲のランドサイズを中央または中央付近のランドサイズよりも大きくすれば、周囲のバンプ接合用ランドに対するはんだバンプ溶融時の表面張力（セルフアライメント効果）も大きくなって、反った基板を平坦に戻そうとする力が作用するから、周囲においても良好なはんだ付けを実現することが可能となる。
上記電子部品実装用基板においては、例えば、前記表面一定領域の周囲に比較的大きいサイズのバンプ接合用ランドを配置する。
このように周囲に比較的大きいサイズのバンプ接合用ランドを配置すれば、周囲のバンプ接合用ランドに対するはんだバンプ溶融時の表面張力（セルフアライメント効果）も大きくなって、反った基板を平坦に戻そうとする力が作用するから、周囲においても良好なはんだ付けを実現することが可能となる。
本発明によれば、複数のはんだバンプが二次元的に配設された面を有する電子部品の各はんだバンプにおける適切なはんだ付け（接合）が可能となる。
以下、本発明の一実施形態である電子部品実装用基板について図面を参照しながら説明する。
図１は、本発明の一実施形態である電子部品実装用基板１０を説明するための図（平面図）である。図２は、図１に示す基板１０に電子部品２０を実装してＡ−Ａ´で切断した断面を表す断面図である。
本実施形態の電子部品実装用基板１０は、図２に示すように、その表面１０ａに、複数のはんだバンプ（以下単にバンプともいう）２１が二次元的に配置された面２０ａを有する電子部品２０が実装されるフレキシブル基板等の各種基板である。図１に示すように、電子部品実装用基板１０は、その表面１０ａ一定領域１１に二次元的に配置された複数のはんだバンプ接合用ランド（以下単にランドともいう）１２を備えている。この複数のランド１２は、異なるサイズのランドを含んでいる（図１では、三つのサイズのランド１２ａ、１２ｂ、１２ｃを例示）。なお、三つのサイズに限らず、図５に示すように、二つのサイズのランド１２ａ、１２ｃを配置することも考えられるし、四つ以上のサイズのランドを配置することも考えられる。
複数のランド１２は、電子部品２０の各バンプ２１が接合される領域であって、基板表面１０ａにクリームはんだで印刷されるか、あるいは銅箔等の金属材料により形成される。
ランド１２の配置パターンについては各種のパターンが考えられる。
例えば、図１に示すように、表面１０ａ一定領域１１の周囲にのみ、各ランド１２を配置することが考えられる。
あるいは、図３、図５に示すように、格子状に配置することも考えられる。
あるいは、図４、図６に示すように、あるランド列を構成する各ランド（図４では二つのランド１２ｂを例示、図６では二つのランド１２ａを例示）がこれに隣接するランド列を構成する二つのランド（図４、図６では三つのランド１２ｃを例示）の中間に位置するように、各ランド１２を配置することも考えられる。
また、図１に示すように、各ランド１２をランド１２ａ、１２ｂ、１２ｃのように繰り返して配置することも考えられるし、図３、図５に示すように、表面１０ａ一定領域１１の中心から周囲に向かうにつれてランド１２のサイズを大きくすることも考えられる。
なお、各図において、各ランド１２の配置間隔は、各バンプ２１の配置間隔と等しくなっている。
電子部品２０としては、複数のはんだバンプ（はんだボールと呼ばれることもある）２１が二次元的に配設された面２０ａを有する部品、例えば、フリップチップにおいてバンプ接続されるチップや、ＢＧＡ（Ball Grid Array）構造の半導体パッケージや、はんだバンプがＢＧＡよりもさらに狭ピッチで配設された面を有するＣＳＰ（Chip Size Package）構造の半導体パッケージなどがある。
バンプ２１の配置パターンについては各種のパターンが考えられる。
一般的には、ランド１２の配置パターンと同一または類似のパターンで配置されている。
次に、以上のように構成される電子部品実装用基板１０に電子部品２０を実装する工程（リフロー）について簡単に説明する。
まず、電子部品２０の各バンプ２１と基板表面１０ａ一部領域１１に配置されたランド１２とを接触させて、全体的に（あるいはスポット的に）基板１０を加熱し、これによりバンプ２１等を溶融させてはんだ付け（接合）する。これにより電子部品２０が実装される。
以上説明したように、本実施形態の電子部品実装基板１０によれば、周囲のランド１２のランドサイズを比較的大きくしたので、周囲のランド１２に対するはんだバンプ溶融時の表面張力（セルフアライメント効果）も大きくなって、反った基板を平坦に戻そうとする力が作用するから、周囲においても良好なはんだ付けを実現することが可能となる。
なお、ランド１２は、電子部品２０が有するはんだバンプ２１と同数設けてもよいし、あるいは必要なバンプ２１に対応した数のみ設けてもよい。
次に変形例について説明する。
上記実施形態においては、比較的大きいサイズのバンプ１２を周囲に配置するように説明したが本発明はこれに限定されない。例えば、図３においては、表面１０ａ一定領域１１の中心から周囲に向かうにつれてランド１２のサイズを大きくしてあるが、このような規則によらずに、各サイズのバンプをランダムに配置するようにしてもよい。
このようにすれば、比較的大サイズのランド１２ｂ、１２ｃに対するはんだバンプ溶融時の表面張力（セルフアライメント効果）が大きくなる。すなわち、この基板１０に実装される電子部品２０の実装精度を高めることが可能となる。
上記実施形態はあらゆる点で単なる例示にすぎない。これらの記載によって本発明は限定的に解釈されるものではない。本発明はその精神または主要な特徴から逸脱することなく他の様々な形で実施することができる。
本発明の一実施形態である電子部品実装用基板を説明するための平面図である。 図１に示す基板１０に電子部品２０を実装してＡ−Ａ´で切断した断面を表す断面図である。 基板１０におけるランドの配置例を説明するための図である。 基板１０におけるランドの配置例を説明するための図である。 基板１０におけるランドの配置例を説明するための図である。 基板１０におけるランドの配置例を説明するための図である。
符号の説明
１０…電子部品実装用基板、１０ａ…表面、１１…実装領域、１２…ランド、２０…電子部品、２０ａ…面、２１…バンプ

Claims (7)

  1. その表面一定領域に二次元的に配置された複数のはんだバンプ接合用ランドを有する基板であって、
    前記複数のはんだバンプ接合用ランドは異なるサイズのランドを含むことを特徴とする電子部品実装用基板。
  2. 前記複数のはんだバンプ接合用ランドは、複数のはんだバンプが二次元的に配置された面を有する電子部品の接合用ランドであることを特徴とする請求項１に記載の電子部品実装用基板。
  3. 前記電子部品は、フリップチップにおいてバンプ接続されるチップ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体パッケージであることを特徴とする請求項２に記載の電子部品実装用基板。
  4. 前記複数のはんだバンプ接合用ランドを格子状に配置したことを特徴とする請求項２または３に記載の電子部品実装用基板。
  5. あるランド列を構成する各ランドがこれに隣接するランド列を構成する二つのランドの中間に位置するように、前記複数のはんだバンプ接合用ランドを配置したことを特徴とする請求項１から３のいずれかに記載の電子部品実装用基板。
  6. 前記表面一定領域の中心から周囲に向かうにつれてバンプ接合用ランドのサイズを大きくしたことを特徴とする請求項１から５のいずれかに記載の電子部品実装用基板。
  7. 前記表面一定領域の周囲に比較的大きいサイズのバンプ接合用ランドを配置したことを特徴とする請求項１から５のいずれかに記載の電子部品実装用基板。
JP2005340124A 2005-11-25 2005-11-25 電子部品実装用基板 Abandoned JP2007149828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005340124A JP2007149828A (ja) 2005-11-25 2005-11-25 電子部品実装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340124A JP2007149828A (ja) 2005-11-25 2005-11-25 電子部品実装用基板

Publications (1)

Publication Number Publication Date
JP2007149828A true JP2007149828A (ja) 2007-06-14

Family

ID=38210897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340124A Abandoned JP2007149828A (ja) 2005-11-25 2005-11-25 電子部品実装用基板

Country Status (1)

Country Link
JP (1) JP2007149828A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425415A (zh) * 2013-08-27 2015-03-18 力领科技股份有限公司 芯片凸块结构
US9414488B2 (en) 2012-02-17 2016-08-09 Canon Kabushiki Kaisha Circuit board for mounting electronic components
CN108878296A (zh) * 2018-06-27 2018-11-23 华中科技大学 一种三维微凸点的制备方法
US10797012B2 (en) 2017-08-25 2020-10-06 Dialog Semiconductor (Uk) Limited Multi-pin-wafer-level-chip-scale-packaging solution for high power semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273639A (ja) * 1985-09-26 1987-04-04 Fujitsu Ltd 半導体チツプの装着方法
JPH07263449A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 半導体装置及びその製法
JPH11340352A (ja) * 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 実装構造体
JP2000269270A (ja) * 1999-03-15 2000-09-29 Nec Corp 半導体装置の製造方法
JP2000332042A (ja) * 1999-05-17 2000-11-30 Nec Corp 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273639A (ja) * 1985-09-26 1987-04-04 Fujitsu Ltd 半導体チツプの装着方法
JPH07263449A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 半導体装置及びその製法
JPH11340352A (ja) * 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 実装構造体
JP2000269270A (ja) * 1999-03-15 2000-09-29 Nec Corp 半導体装置の製造方法
JP2000332042A (ja) * 1999-05-17 2000-11-30 Nec Corp 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9414488B2 (en) 2012-02-17 2016-08-09 Canon Kabushiki Kaisha Circuit board for mounting electronic components
CN104425415A (zh) * 2013-08-27 2015-03-18 力领科技股份有限公司 芯片凸块结构
US10797012B2 (en) 2017-08-25 2020-10-06 Dialog Semiconductor (Uk) Limited Multi-pin-wafer-level-chip-scale-packaging solution for high power semiconductor devices
US11495567B2 (en) 2017-08-25 2022-11-08 Dialog Semiconductor (Uk) Limited Multi-pin-wafer-level-chip-scale-packaging solution for high power semiconductor devices
CN108878296A (zh) * 2018-06-27 2018-11-23 华中科技大学 一种三维微凸点的制备方法

Similar Documents

Publication Publication Date Title
TWI713187B (zh) 具有增大的附接角度的導電線之半導體裝置及方法
US8810029B2 (en) Solder joint flip chip interconnection
US8216930B2 (en) Solder joint flip chip interconnection having relief structure
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
JP2011142185A (ja) 半導体装置
JP2013074054A (ja) 電子装置、配線基板、及び、電子装置の製造方法
US20070241464A1 (en) Solder joint flip chip interconnection having relief structure
US7309924B2 (en) UBM for fine pitch solder ball and flip-chip packaging method using the same
US20070105277A1 (en) Solder joint flip chip interconnection
WO2017215488A1 (zh) 一种底部有焊端的模块
JP6492768B2 (ja) 電子装置及びはんだ実装方法
JP2007149828A (ja) 電子部品実装用基板
JP2011171427A (ja) 積層型半導体装置
US20160064320A1 (en) Coupling of an interposer to a package substrate
US8002542B2 (en) Heat treatment jig and heat treatment jig set
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
US9240391B2 (en) Semiconductor device
CN105140203A (zh) 焊球及其制造方法和包括焊球的球栅阵列封装件
JP6015242B2 (ja) 半導体装置及び回路基板
JP2007027576A (ja) 半導体装置
JP5699610B2 (ja) 実装構造体及びその製造方法、並びに、電子装置
JP2008270303A (ja) 積層型半導体装置
JP5889160B2 (ja) 電子機器の製造方法
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2005142497A (ja) 電子部品及び電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110225

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20110421