JP2005333089A - 半導体装置、固体撮像素子、半導体装置の製造方法、固体撮像素子の製造方法 - Google Patents

Abstract

【課題】 導電体層のコーナー部における電界集中の発生を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】 半導体基体１上に、絶縁層２を介して少なくとも１層以上の導電体層３が設けられ、導電体層３の少なくとも一部において、コーナー部がラウンド形状とされている半導体装置を構成する。また、導電体層３をパターニングする工程と、導電体層３の形状変化に緩やかに追従しながら形状変化する被覆材４を被覆形成する工程と、被覆材４の形状をエッチバックにより導電体層３に転写して、導電体層３のコーナー部をラウンド形状又は略直線形状とする工程とを有して、上記半導体装置を製造する。
【選択図】 図２

Description

本発明は、半導体装置、固体撮像素子、半導体装置の製造方法、固体撮像素子の製造方法に係わる。

半導体装置等において、配線層や電極層等、導電体層のコーナー部のエッチングは、コーナー部における電界集中を緩和して、隣接する導電体との絶縁耐性改善するために、重要な技術となっている。

また、特に光を取り扱う半導体装置（例えば固体撮像素子）においては、光のケラレ量を低減するためにも、電極層のコーナー部のエッチングが重要な技術となる。

そして、導電体層のコーナー部をエッチングする技術として、等方性エッチングと異方性エッチングとを組み合わせた方法（例えば、特許文献１参照）が提案されている。
特開平７−６６４２１号公報（図９等）

しかしながら、上述した等方性エッチングと異方性エッチングとを組み合わせた方法には、以下に挙げるような問題がある。

導電体層のコーナー部を等方性エッチングによりエッチングすると、エッチング後のコーナー部は通常凹形となるため、凹形のエッジ部にて新たに電界集中が発生する。
また、コーナー部が凹形となることにより、その凹部の分体積が減少するため、導電体層の電気抵抗が上昇する。

そして、等方性エッチングを使用しながらも、導電体層のコーナー部が凹形とならないようにするためには、複数の工程追加が必要となり、工程数増加の問題が起こる。

さらに、導電体層のコーナー部を、基板表面に対して高い角度でエッチングすることは原理上困難である。
そのため、光を取り扱う半導体装置（例えば固体撮像素子）において、導電体コーナー部での光のケラレ量、或いは導電体の上に形成される遮光膜の端部での光のケラレ量を低減することには限界がある。

上述した問題の解決のために、本発明においては、導電体層や電極層のコーナー部における電界集中の発生を抑制することができる半導体装置、固体撮像素子、半導体装置の製造方法、固体撮像素子の製造方法を提供するものである。

本発明の半導体装置は、半導体基体上に、絶縁層を介して少なくとも１層以上の導電体層が設けられ、導電体層の少なくとも一部においてコーナー部がラウンド形状とされているものである。

上述の本発明の半導体装置の構成によれば、導電体層の少なくとも一部においてコーナー部がラウンド形状とされていることにより、コーナー部における電界集中の発生を抑制することが可能になる。
また、導電体層のコーナー部がラウンド形状であるため、コーナー部の表面が凸状曲面となっており、コーナー部が凹形になっている構成と比較して、導電体層の体積の減少による抵抗上昇が少ない。

本発明の固体撮像素子は、半導体基体内に受光センサ部が形成され、半導体基体上に、絶縁層を介して少なくとも１層以上の電極層が設けられ、受光センサ部の周囲の電極層の少なくとも一部において、コーナー部がラウンド形状とされているものである。

上述の本発明の固体撮像素子の構成によれば、受光センサ部の周囲の電極層の少なくとも一部において、コーナー部がラウンド形状とされていることにより、コーナー部における電界集中の発生を抑制することが可能になる。
また、電極層のコーナー部がラウンド形状であるため、コーナー部の表面が凸状曲面となっており、コーナー部が凹形になっている構成と比較して、電極層の体積の減少による抵抗上昇が少ない。

本発明の半導体装置の製造方法は、半導体基体上に、絶縁層を介して、少なくとも１層以上の導電体層が設けられた半導体装置を製造する際に、導電体層を形成し、この導電体層をパターニングする工程と、導電体層上に、導電体層の形状変化に緩やかに追従しながら形状変化する被覆材を被覆形成する工程と、この被覆材の形状をエッチバックにより導電体層に転写して、導電体層のコーナー部をラウンド形状又は略直線形状とする工程とを有するものである。

上述の本発明の半導体装置の製造方法によれば、導電体層上に、導電体層の形状変化に緩やかに追従しながら形状変化する被覆材を被覆形成する工程と、この被覆材の形状をエッチバックにより導電体層に転写して、導電体層のコーナー部をラウンド形状又は略直線形状とする工程とを有することにより、導電体層のコーナー部がラウンド形状又は略直線形状となり、コーナー部の形状が緩和されるため、導電体層のコーナー部における電界集中の発生を抑制することができる。
また、導電体層のコーナー部がラウンド形状又は略直線形状となるため、コーナー部が凹形になっている構成と比較して、導電体層の体積の減少による抵抗上昇が少ない。
そして、導電体層のコーナー部が凹形とならないため、凹形を回避するための追加工程が不要となる。

本発明の固体撮像素子の製造方法は、半導体基体内に受光センサ部が形成され、半導体基体上に、絶縁層を介して、少なくとも１層以上の電極層が設けられた固体撮像素子を製造する際に、電極層を形成し、この電極層をパターニングする工程と、電極層上に、電極層の形状変化に緩やかに追従しながら形状変化する被覆材を被覆形成する工程と、この被覆材の形状をエッチバックにより電極層に転写して、電極層のコーナー部をラウンド形状又は略直線形状とする工程とを有するものである。

上述の本発明の固体撮像素子の製造方法によれば、電極層上に、電極層の形状変化に緩やかに追従しながら形状変化する被覆材を被覆形成する工程と、この被覆材の形状をエッチバックにより電極層に転写して、電極層のコーナー部をラウンド形状又は略直線形状とする工程とを有することにより、電極層のコーナー部がラウンド形状又は略直線形状となり、コーナー部の形状が緩和されるため、電極層のコーナー部における電界集中の発生を抑制することができる。
また、電極層のコーナー部がラウンド形状又は略直線形状となるため、コーナー部が凹形になっている構成と比較して、電極層の体積の減少による抵抗上昇が少ない。
そして、電極層のコーナー部が凹形とならないため、凹形を回避するための追加工程が不要となる。
さらに、例えば、被覆材を、電極層のコーナー部上において、被覆材の表面と半導体基体表面との成す角が高角度となるように形成すれば、エッチバックを実施することにより、電極層のコーナー部が半導体基体表面に対して高角度を有する形状となる。これにより、電極層のコーナー部が半導体基体表面に対して高角度を有する構成を、容易に製造することが可能になる。この電極層のコーナー部が半導体基体表面に対して高角度を有する構成により、入射光の電極層や（電極層の上方に形成される）遮光膜によるケラレ量を低減することが可能になる。

上述の本発明によれば、導電体層や電極層のコーナー部における電界集中を緩和することができるため、上層との耐圧が充分に得られる。
また、導電体層や電極層上に形成される膜（絶縁膜、遮光膜、導電体層）が、導電体層や電極層のコーナー部の段差により薄くなったり段切れしたりする問題を生じることがなく、導電体層や電極層上に形成される膜（絶縁膜、遮光膜、導電体層）を薄く形成することが可能になる。
これにより、例えば、半導体装置の多層配線の高さを低くしたり、固体撮像素子の遮光膜や第２層以降の電極層の高さを低くしたりすることが可能になる。
さらに、導電体層や電極層の体積減少による抵抗上昇を抑制することができる。

従って、本発明によれば、良好な特性を有する半導体装置や固体撮像素子を、容易にかつ歩留まりよく製造することが可能になる。
さらに、半導体装置や固体撮像素子の小型化を図ることも可能になる。

また、本発明の製造方法によれば、導電体層や電極層のコーナー部が凹形にならないため、凹形を回避するための複数の追加工程が不要となることから、工程数の増加を抑えることができる。
さらに、電極層のコーナー部が半導体基体表面に対して高角度を有する構成の固体撮像素子を容易に製造することができ、この構成により、入射光の電極層や（電極層の上方に形成される）遮光膜によるケラレ量を低減することが可能になる。

本発明の一実施の形態として、半導体装置及びその製造方法を説明する。
本実施の形態の半導体装置は、図１に概略断面図を示すように、半導体基体（例えばシリコン基板）１上に、絶縁膜２を介して導電体層３が形成されて成る。
導電体層３は、電極層又は配線層等となるものである。

また、図示しないが、導電体層３上を絶縁層が覆い、必要に応じて第２層以上の導電体層が形成される。
一方、半導体基体内の表面付近には、トランジスタ等の回路部品を構成する所定の半導体領域（不純物領域）が形成される。

導電体層３の材料は、特に限定されるものではなく、シリコン（多結晶シリコン、非晶質シリコン）等の半導体、金属、金属シリコン化合物、無機導電材料等の様々な導電材料を使用することが可能である。

本実施の形態の半導体装置においては、特に、導電体層３のコーナー部が丸められ、導電体層３の上面がラウンド形状となっている。
このように導電体層３のコーナー部が丸められ、上面がラウンド形状となっているため、第２層の導電体層との間に形成される層間絶縁層を形成する際に、導電体層３のコーナー部で相関絶縁層が極端に薄くなったり、断切れしたりすることがない。これにより、層間絶縁層を薄い絶縁膜により形成することが可能になる。

図１に示した半導体装置の構成は、次のように製造することができる。
まず、図２Ａに示すように、シリコン基板等の半導体基体１上に、所定の絶縁膜２を介して、導電体層３を形成する。
次に、図２Ｂに示すように、導電体層３を、ドライエッチング等により所望の形状に加工（パターニング）する。

次に、図２Ｃに示すように、高粘性材料（高い粘性を有する材料）、或いはリフロー性を有する材料４を、スピンコートやＣＶＤ等により被覆する。
この際に、高粘性材料（レジスト等）を、導電体層３により生じた段差を埋めてしまわない程度の膜厚で被覆すると、導電体層３の形状を緩やかに追従しながら形状変化する被覆形状とすることができる。
なお、粘性が不十分な被覆材を用いた場合には、図１４に示すように、被覆材５の上面がほぼ平坦な形状となる。
リフロー性を有する膜（ＢＰＳＧ等）を使用する場合には、膜形成後リフローを実施することで同様な被覆形状（導電体層３の形状を緩やかに追従しながら形状変化する被覆形状）とすることができる。

次に、等方性エッチングによりエッチバックを行う。このとき、導電体層３の材料と被覆材４とのエッチングレートが同程度になるエッチング条件を選択することにより、図３Ｄに示すように、被覆材４の表面形状が導電体層３に転写される。
なお、導電体層３と比較して、被覆材４のエッチングレートが多少速くてもよい。
このとき、導電体層３のコーナー部において、被覆材４の膜厚が小さくなっているため、コーナー部の優先的なエッチングが実現される。
さらに、図３Ｅ及び図３Ｆに示すように、エッチバックを継続することにより、必要に応じて、導電体層３の表面全体にわたり被覆材４の形状を転写させることができる。

続いて、必要に応じて、有機洗浄やウエットエッチング等により、残った被覆材４をエッチングにより除去する。このときのエッチング条件は、被覆材４だけが選択的に除去される条件とする。
上述した製造方法によって、図１に示した、上面全体がラウンド形状となった導電体層３が得られる。

なお、図３Ｅの状態でエッチバックを停止して、被覆材４のみをエッチング除去することにより、導電体層３のコーナー部のみをラウンド形状又は略直線形状とすることができる。この場合、コーナー部以外の導電体層３の上面は、元の略平坦面のまま残る。

上述の本実施の形態によれば、導電体層３のコーナー部がラウンド形状又は略直線形状であることにより、導電体層３のコーナー部の表面が、凸状曲面又は略平面となっている。
これにより、導電体層３のコーナー部における電界集中を緩和することができる。
また、導電体層３のコーナー部が凹面になっている構成と比較して、導電体層の体積の減少による抵抗上昇が少ない。

また、本実施の形態の製造方法によれば、導電体層３上に、導電体層３による段差を有する形状に対して、緩やかに追従しながら形状変化するように被覆材４を形成し、その滑らかな形状をエッチバックによって導電体層３に転写することにより、導電体層３のコーナー部をエッチングするため、コーナー部は滑らかなラウンド形状或いは略直線形状となる。
これにより、電極層の体積の減少による抵抗上昇を抑えることができると共に、導電体層３のコーナー部を凹形としないための追加工程は不要となるため、工程数の増加の問題が生じない。

そして、本実施の形態の構成を、２層以上の配線層を有する半導体装置に適用した場合には、導電体層（配線層）３のコーナー部における電界集中を緩和することができるため、上層の導電体層（配線層）との耐圧が充分に得られる。
これにより、例えば、２層の配線層が交差する部分の断面図を図４に示すように、第１層の配線層（導電体層）３と第２層の配線層（導電体層）７との間の層間絶縁層６を、薄い絶縁膜とすることが可能になる。
これにより、２層以上の配線層を有する半導体装置の半導体チップを薄くしたり、配線層のパターン間隔を縮めたりすることが可能になり、半導体装置の小型化を図ることが可能になる。

次に、本発明の他の実施の形態を説明する。
本実施の形態は、本発明をＣＣＤ固体撮像素子に適用したものである。

本実施の形態の固体撮像素子の平面図を図５に示す。また、図５の固体撮像素子の画素部の拡大図を図６に示す。

この固体撮像素子３０は、画素を構成し、光電変換が行われる受光センサ部１１がマトリクス状に配置され、受光センサ部１１の各列の一側に、電荷転送部として垂直転送レジスタ１３が設けられている。
垂直転送レジスタ１３の一端には、水平転送レジスタ１４が接続形成され、水平転送レジスタ１４の先には出力部１５が設けられている。
受光センサ部１１は、半導体基体１０内に形成された半導体領域による電荷蓄積領域等により構成される。
また、各画素の受光センサ部１１と垂直転送レジスタ１３との間は、読み出しゲート部１２となっている。各画素の受光センサ部１１において、読み出しゲート部１２側以外の周囲には素子分離領域（チャネルストップ領域）１６が形成されている。

垂直転送レジスタ１３においては、図６に示すように、半導体基体１０の上に、転送電極２１が形成されている。この転送電極２１は、下層の電極層から成る第１の転送電極２１ａと、上層の電極層から成る第２の転送電極２１ｂとにより構成されている。
第１の転送電極２１ａは、垂直転送レジスタ１３に沿って図中下方に延びる電極部と、垂直方向（図中上下方向）の受光センサ部１１間を水平方向（図中左右方向）に延びる配線部とを有している。第２の転送電極２１ｂは、垂直転送レジスタ１３に沿って図中上方に延びる電極部と、垂直方向の受光センサ部１１間を水平方向に延びる配線部とを有している。

即ち、この固体撮像素子３０は、いわゆるＩＴ（インターライントランスファ）型のＣＣＤ固体撮像素子である。

さらに、図６のＡ−Ａ´における断面図を図７に示し、図６のＢ−Ｂ´における断面図を図８に示す。
図７は受光センサ部１１を含む水平方向の断面図であり、転送電極２１（第１の転送電極２１ａ）上に絶縁膜２２を介して遮光膜２３が形成されている構成が模式的に描かれている。
図８は垂直転送レジスタ１３の垂直方向の断面図であり、転送電極２１（２１ａ，２１ｂ）を中心に模式的に描かれている。
また、比較対照として、従来の転送電極２１が略矩形のコーナー部を有する構成における、図７及び図８と同じ部分の断面図を、それぞれ図１５Ａ及び図１５Ｂに示す。

図７に示すように、転送電極２１（第１の転送電極２１ａ）は、その上面がラウンド形状になっている。そして、転送電極２１（第１の転送電極２１ａ）上に絶縁膜２２を介して形成されている遮光膜２３も、ラウンド形状になっており、コーナー部がない。
このため、図中遮光膜２３のない部分に形成される受光センサ部において、半導体基体１０内に形成される電荷蓄積領域から見て、遮光膜２３にコーナー部がない分、開口の角度が大きくなっている。これにより、広い角度範囲から、受光センサ部の電荷蓄積領域へ光を入射させることができる。
従って、図１５Ａに示す従来の構成と比較して、受光センサ部の感度を向上させることが可能になる。

図１５Ａに示す従来の構成では、転送電極２１のコーナー部で絶縁膜２２や遮光膜２３が薄くなったり、電界集中や耐圧の低下等を生じたりする問題があったため、例えば絶縁膜２２や遮光膜２３を比較的厚く形成していた。
これに対して、本実施の形態の構成では、転送電極２１の上面がラウンド形状であるために上述の問題が発生することがない。
これにより、絶縁膜２２を従来の構成よりも薄くして、スミア特性を改善することが可能になる。また、絶縁膜２２や遮光膜２３を従来の構成よりも薄くして、遮光膜２３の上面を低くすることが可能になる。これによっても、受光センサ部における開口の角度を大きくして、広い角度範囲から、受光センサ部の電荷蓄積領域へ光を入射させることができる。

図８に示すように、下層の第１層の電極層から成る第１の転送電極２１ａは、その上面がラウンド形状になっている。そして、第１の転送電極２１ａ上に形成されている絶縁膜２４も、ラウンド形状になっている。これにより、上層の第２層の電極層から成る第２の転送電極２１ｂは、第１の転送電極２１ａとのオーバーラップ部において、第１の転送電極２１ａのラウンド形状に沿った形状となっている。
図１５Ｂに示す従来の構成では、第１の転送電極２１ａのコーナー部で電界集中や耐圧の低下等を生じたり、オーバーラップ部で第２の転送電極２１ｂが薄くなったり段切れしたりする問題があった。
これに対して、本実施の形態の構成では、第１の転送電極２１ａの上面がラウンド形状であるために、上述の問題が発生することがない。
これにより、例えば絶縁膜２４を従来の構成よりも薄くして、垂直転送レジスタの転送効率を向上することが可能になる。

なお、図８では図７の遮光膜２３を図示していない。また、図７の絶縁膜２２は、図８の絶縁膜２４を含んでいる。

続いて、本実施の形態の固体撮像素子３０を製造する方法を説明する。
始めに、図７に示した断面における製造工程の流れを、図９Ａ〜図１０Ｆを参照して説明する。

まず、半導体基体１０の表面の絶縁膜２０上に、導電体層から成る電極層を形成し、この電極層を加工して、図９Ａに示すように、転送電極２１を形成する。
次に、図９Ｂに示すように、転送電極２１上に、高粘性材料やリフロー性を有する被覆材２５を形成する。なお、リフロー性を有する材料を被覆材２５に使用する場合には、被覆材２５を形成した後に、リフローを実施する。
これにより、転送電極２１の段差に緩やかに追随した被覆形状の被覆材２５が形成される。
被覆材２５の厚さは、例えば転送電極２１の厚さが７００ｎｍのときに、例えば４５０ｎｍの厚さとする。

次に、エッチバックを実施して、被覆材２５のラウンド形状を転送電極２１へ転写する。
その後、有機洗浄やウエットエッチングにより、被覆材２５を除去する。
これにより、図９Ｃに示すように、上面がラウンド形状の転送電極２１（第１の転送電極２１ａ）が形成される。

このときのエッチバック工程のドライエッチングの条件としては、例えば次の条件が挙げられる。
圧力：１０〜３０ｍＴｏｒｒ程度
バイアス：１００Ｗ程度
エッチングガスの種類及び流量：Ｃｌ_２ ５０ｓｃｃｍ、Ｏ_２ １０ｓｃｃｍ、ＳＦ_６ １５ｓｃｃｍ

次に、図１０Ｄに示すように、第１の転送電極２１ａを覆って、必要な絶縁膜２２を形成する。
次に、図１０Ｅに示すように、遮光膜２３を被覆形成する。
続いて、図１０Ｆに示すように、遮光膜２３を加工して、受光センサ部上に開口を有するパターンに形成する。
このようにして、図７に示した断面構造を形成することができる。

また、図８に示した断面における製造工程の流れを、図１１Ａ〜図１２Ｆを参照して説明する。
まず、半導体基体１０の表面の絶縁膜２０上に、導電体層から成る第１層の電極層を形成し、この第１層の電極層を加工して、図１１Ａに示すように、第１層の電極層から成る第１の転送電極２１ａを形成する。
次に、図１１Ｂに示すように、第１の転送電極２１ａ上に、高粘性材料やリフロー性を有する被覆材２５を形成する。なお、リフロー性を有する材料を被覆材２５に使用する場合には、被覆材を形成した後にリフローを実施する。
これにより、第１の転送電極２１ａの段差に緩やかに追随した被覆形状の被覆材２５が形成される。
次に、エッチバックを実施して、被覆材２５のラウンド形状を第１の転送電極２１ａへ転写する。
その後、有機洗浄やウエットエッチングにより、被覆材２５を除去する。
これにより、図１１Ｃに示すように、上面がラウンド形状の第１の転送電極２１ａが形成される。

次に、図１２Ｄに示すように、第１の転送電極２１ａを覆って、必要な絶縁膜２４を形成する。
次に、図１２Ｅに示すように、導電体層から成る第２層の電極層２６を被覆形成する。
続いて、図１２Ｆに示すように、第２層の電極層２６を加工して、第２層の電極層２６から成る第２の転送電極２１ｂを形成する。
このようにして、図８に示した断面構造、即ち上面が滑らかなラウンド形状の第１の転送電極２１ａと、絶縁膜２４を介して隣接形成された第２の転送電極２１ｂとを有する構造が得られる。

なお、図９Ａ〜図１０Ｆに示した各工程と、図１１Ａ〜図１２Ｆに示した各工程との関係は、以下の通りである。
図９Ａ〜図９Ｃの各工程と、図１１Ａ〜図１１Ｃの各工程とを、それぞれ同時に行う。即ち、図９Ａと図１１Ａ、図９Ｂと図１１Ｂ、並びに図９Ｃと図１１Ｃを、それぞれ同時に行う。
図９Ｃ及び図１１Ｃの工程の後に、先に図１２Ｄ〜図１２Ｆの各工程を行う。
図１２Ｆの工程の後に、表面に層間絶縁膜（遮光膜２３と転送電極２１とを絶縁する膜）を形成する。この層間絶縁膜は、第１の転送電極２１ａのみの部分では第１の転送電極２１上の絶縁膜２４を覆って形成される。このときの状態が図１０Ｄであり、図１０Ｄの絶縁膜２２は、絶縁膜２４と層間絶縁膜とを合わせたものである。
その後、図１０Ｅ〜図１０Ｆの各工程を行う。

上述した製造工程により、上面が滑らかなラウンド形状の第１の転送電極２１ａと、絶縁膜２４を介して形成された第２の転送電極２１ｂと、絶縁膜２２を介して隣接形成された遮光膜２３とを有する構造が得られる。

なお、第２の転送電極２１ｂをパターニングした後に、再度被覆材の形成工程とエッチバック工程とを行うことにより、第２の転送電極２１ｂのコーナー部や端部（第１の転送電極２１ａとのオーバーラップ部）をラウンド形状にすることも可能である。

上述の本実施の形態によれば、第１の転送電極２１ａの上面がラウンド形状であり、コーナー部に凹面がないため、凹面による体積の減少及び抵抗上昇は発生しない。
また、従来の構成で生じていた転送電極のコーナー部における電界集中を、良好に緩和することができる。
さらに、第１の転送電極２１ａの段差によって、その上の絶縁膜２２，２４や遮光膜２３、並びに第２の転送電極２１ｂ等が、第１の転送電極２１ａのコーナー部分で薄くなったり段切れしたりする問題を解消することが可能になる。

従って、第１の転送電極２１ａと第２の転送電極２１ｂ間の絶縁膜２４を薄くして、転送効率の向上を図ることができる。
同様に、第１の転送電極２１ａと遮光膜２３との間の絶縁膜２２を薄くすることができ、これにより遮光膜２３と半導体基体１０との間の絶縁膜を従来よりも薄くして、スミア特性を改善することができる。
また、遮光膜２３を薄くすることも可能になるため、遮光膜２３の上面の高さを低くして、受光センサ部の電荷蓄積領域から見て広い角度の開口が形成され、広い角度範囲から光を受光センサ部の電荷蓄積領域へ入射させることが可能になる。

また本実施の形態の製造方法によれば、第１の転送電極２１ａ上に、第１の転送電極２１ａの形状に緩やかに追従しながら形状変化する被覆材２５を形成し、この被覆材２５の滑らかな形状をエッチバックにより第１の転送電極２１ａに転写することにより、第１の転送電極２１ａの上面を滑らかなラウンド形状とすることができる。
これにより、第１の転送電極２１ａのコーナー部に凹面がないため、凹面による体積の減少及び抵抗上昇は発生しない。
さらに、第１の転送電極２１ａのコーナー部に凹面がないようにするための複数の追加工程が不要となるため、工程数の増加の問題が生じない。

従って、本実施の形態によれば、良好な特性を有する固体撮像素子を、容易にかつ歩留まりよく製造することが可能になる。
さらに、固体撮像素子の小型化を図ることも可能になる。

なお、上述の実施の形態では、第１の転送電極２１ａの上面全体がラウンド形状となっていたが、第１の転送電極２１ａのコーナー部のみがラウンド形状又は略直線形状である構成とすることも可能である。この場合も上面全体がラウンド形状である場合と同様に、コーナー部における電界集中を緩和することができ、また第１の転送電極２１ａ上の各層を薄く形成することが可能になる。
この構成とする場合には、例えば、先の半導体装置の実施の形態で説明したと同様に、被覆材の形状を転送電極に転写するエッチバック工程を途中で停止して、転送電極はコーナー部のみがエッチングされるようにすればよい。

続いて、本発明のさらに他の実施の形態として、固体撮像素子の転送電極のコーナー部を半導体基体の表面に対し高角度でエッチングする場合を説明する。
以下、転送電極付近の拡大断面図である図１３Ａ〜図１３Ｄを参照して、本実施の形態の構成の製造工程を説明する。
まず、図１３Ａは、先の実施の形態の図９Ａ及び図１１Ａと同じ状態を示している。
次に、図１３Ｂに示すように、転送電極２１を覆って被覆材２５を形成する。このとき、転送電極２１のコーナー部上において、被覆材２５の表面が半導体基体１０の表面に対して高角度θをなすように形成する。
さらに、エッチバックを行うことにより、図１３Ｃに示すように、転送電極２１のコーナー部２１Ｃが半導体基体１０の表面に対して高角度をなす構造が得られる。
その後、絶縁膜２２とその上の遮光膜２３を順次形成し、図１３Ｄに示す状態となる。この図１３Ｄでは、転送電極２１上に形成された遮光膜２３の端部において、斜め入射光Ｌが反射されずに受光センサ部（図示せず）に入射する様子が示されている。

上述の本実施の形態によれば、先の実施の形態と同様の効果が得られると共に、第１の転送電極２１ａのコーナー部を半導体基体１０の表面に対し高角度でエッチングできるため、遮光膜２３による入射光のケラレを大きく改善することができる。

上述の各実施の形態の固体撮像素子は、固体撮像素子の転送電極が２層の電極層から構成されていたが、その他の構成の固体撮像素子にも本発明を適用することができる。
例えば、転送電極が同一層の電極層のみ（単層の電極層）から構成されている場合や、３層以上の電極層から構成されている場合にも適用することが可能である。
また、ＣＣＤ固体撮像素子等の電荷転送部を有する固体撮像素子に限らず、例えばＣＭＯＳ型固体撮像素子の画素内のＭＯＳトランジスタのゲート電極等にも本発明を適用することが可能である。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の一実施の形態の半導体装置の概略構成図（断面図）である。 Ａ〜Ｃ 図１の半導体装置の製造方法を示す工程図である。 Ｄ〜Ｆ 図１の半導体装置の製造方法を示す工程図である。 図１の構成を適用した場合の２層の配線層が交差する部分の断面図である。 本発明の他の実施の形態の固体撮像素子の概略構成図（平面図）である。 図５の固体撮像素子の拡大平面図である。 図６のＡ−Ａ´における断面図である。 図６のＢ−Ｂ´における断面図である。 Ａ〜Ｃ 図５の固体撮像素子の製造方法を示す工程図（図７と同じ部分の断面図）である。 Ｄ〜Ｆ 図５の固体撮像素子の製造方法を示す工程図（図７と同じ部分の断面図）である。 Ａ〜Ｃ 図５の固体撮像素子の製造方法を示す工程図（図８と同じ部分の断面図）である。図である。 Ｄ〜Ｆ 図５の固体撮像素子の製造方法を示す工程図（図８と同じ部分の断面図）である。 Ａ〜Ｄ 本発明のさらに他の実施の形態の固体撮像素子の製造方法を示す工程図（拡大断面図）である。 被覆材の粘性が不十分な場合の断面図である。 Ａ、Ｂ 従来の転送電極の構成とした場合の断面図である。

符号の説明

１，１０ 半導体基体、２ 絶縁膜、３ 導電体層、４，２５ 被覆材、６ 層間絶縁層、７ 導電体層、８ 、１１ 受光センサ部、１２ 読み出しゲート部、１３ 垂直転送レジスタ、１４ 水平転送レジスタ、１５ 出力部、１６ チャネルストップ領域、２１ 転送電極、２１ａ 第１の転送電極、２１ｂ 第２の転送電極、２２，２４ 絶縁膜、２３ 遮光膜、３０ 固体撮像素子

Claims (6)

1. 半導体基体上に、絶縁層を介して、少なくとも１層以上の導電体層が設けられ、
   前記導電体層の少なくとも一部において、コーナー部がラウンド形状とされている
   ことを特徴とする半導体装置。
2. 半導体基体内に受光センサ部が形成され、
   前記半導体基体上に、絶縁層を介して、少なくとも１層以上の電極層が設けられ、
   前記受光センサ部の周囲の前記電極層の少なくとも一部において、コーナー部がラウンド形状とされている
   ことを特徴とする固体撮像素子。
3. 半導体基体上に、絶縁層を介して、少なくとも１層以上の導電体層が設けられた半導体装置を製造する方法であって、
   導電体層を形成し、前記導電体層をパターニングする工程と、
   前記導電体層上に、前記導電体層の形状変化に緩やかに追従しながら形状変化する被覆材を被覆形成する工程と、
   前記被覆材の形状をエッチバックにより前記導電体層に転写して、前記導電体層のコーナー部をラウンド形状又は略直線形状とする工程とを有する
   ことを特徴とする半導体装置の製造方法。
4. 前記被覆材に、粘性の高い材料を用いることを特徴とする請求項３に記載の半導体装置の製造方法。
5. 半導体基体内に受光センサ部が形成され、
   前記半導体基体上に、絶縁層を介して、少なくとも１層以上の電極層が設けられた固体撮像素子を製造する方法であって、
   電極層を形成し、前記電極層をパターニングする工程と、
   前記電極層上に、前記電極層の形状変化に緩やかに追従しながら形状変化する被覆材を被覆形成する工程と、
   前記被覆材の形状をエッチバックにより前記電極層に転写して、前記電極層のコーナー部をラウンド形状又は略直線形状とする工程とを有する
   ことを特徴とする固体撮像素子の製造方法。
6. 前記被覆材に、粘性の高い材料を用いることを特徴とする請求項５に記載の固体撮像素子の製造方法。

Images