JP2005333055A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005333055A JP2005333055A JP2004151819A JP2004151819A JP2005333055A JP 2005333055 A JP2005333055 A JP 2005333055A JP 2004151819 A JP2004151819 A JP 2004151819A JP 2004151819 A JP2004151819 A JP 2004151819A JP 2005333055 A JP2005333055 A JP 2005333055A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- type
- semiconductor device
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 表面部にMOS構造が形成されているIGBTにおいて、その裏面側にコレクタ電極12と、そのコレクタ電極12上に分散配置されているp+型コレクタ領域22群と、コレクタ電極12上のp+型コレクタ領域22間の間隙に形成されている絶縁層14を備えている。そして、p+型コレクタ領域22群の厚みL1が、電子の拡散長よりも薄いことを特徴としている。
【選択図】 図1
Description
このような半導体装置に関する技術の一例が、特許文献1に記載されている。
この種の半導体装置は、図面の下方から観測すると、コレクタ電極112と、コレクタ領域122と、ドリフト領域126と、ボディ領域132と、エミッタ領域134と、ゲート電極144と、エミッタ電極146を備えている。
コレクタ領域122は、コレクタ電極112上に配置されており、p+型である。ドリフト領域126は、コレクタ領域122に接しており、n−型である。ボディ領域132は、ドリフト領域126によってコレクタ領域122から隔てられており、p型である。エミッタ領域134は、ボディ領域132によってドリフト領域126から隔てられており、n+型である。ゲート電極144は、エミッタ領域134とドリフト領域126を隔てているボディ領域132にゲート絶縁膜142を介して対向している。エミッタ電極146は、エミッタ領域134に接触している。
この半導体装置のp+型コレクタ領域122の厚みL4を1μm以下まで薄くすると、半導体装置をオフしたときにp+型コレクタ領域122内から速やかに電子が排出され、半導体装置のターンオフ時間が短縮化されることが知られている。
従来の半導体装置では、ターンオフ時の少数キャリアの排出速度を増大させることによって半導体装置のターンオフ時間を短縮化しようとすると、オン電圧(オン抵抗)が高くなるというトレードオフの問題がある。特許文献1の技術は、このトレードオフの関係という制限の中で、p+型コレクタ領域122の不純物濃度や膜厚を最適化するものであり、トレードオフの関係を打破しターンオフ時間の短縮化とオン電圧(オン抵抗)の低減の両者を改善することはできない。
本発明の目的は、半導体装置のターンオフ時間の短縮化と、オン電圧(オン抵抗)の低減との間に存在するトレードオフの関係を打破する技術を提供することである。
コレクタ領域群は、コレクタ電極上に分散配置されており、第1導電型である。絶縁層は、コレクタ電極上のコレクタ領域間の間隙に形成されている。ドリフト領域は、コレクタ領域群と絶縁層に接しており、第2導電型である。ボディ領域は、ドリフト領域によってコレクタ領域群から隔てられており、第1導電型である。エミッタ領域は、ボディ領域によってドリフト領域から隔てられており、第2導電型である。ゲート電極は、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向している。エミッタ電極は、エミッタ領域に接触している。なお、ゲート電極の形状は特に限定されず、例えばプレーナ型やトレンチ型などを好適に採用することができる。
本発明の半導体装置では、コレクタ領域群の厚みが、コレクタ領域群に存在する第2導電型キャリアの拡散長よりも薄いことを特徴とする。
次に、半導体装置がターンオフしたときの動作を説明する。上記の半導体装置では、分散配置されているコレクタ領域群の合計体積が従来の半導体装置のコレクタ領域のそれよりも小さく構成されている。このために、オン状態においてコレクタ領域に電流が集中し、第2導電型キャリアの蓄積が増大されている。しかしながら、コレクタ領域群の厚みが第2導電型キャリアの拡散長よりも薄く形成されているために、ターンオフ時には第2導電型キャリアがコレクタ電極へ速やかに排出される。以上の現象によって、ターンオフ時間が短縮化される。
即ち、コレクタ領域に注入されたイオンの活性化率が低い場合であっても、分散配置されているコレクタ領域に第2導電型キャリアを集中させるという現象を利用して、コレクタ領域に供給される第1導電型キャリアを増大させることができる。
本発明の半導体装置によれば、ターンオフ時間の短縮とオン電圧の低減を両立させることができる。
上記の場合、第2導電型キャリアがコレクタ領域にバランスよく集中することになる。第2導電型キャリアがコレクタ領域に過度に集中して半導体装置が破壊されるといった事態が回避される。半導体装置の安定的な動作を実現する。
隣り合うコレクタ領域が上記の間隙だけ離れて存在していると、第2導電型キャリアがコレクタ領域に適度に集中する現象が効果的に生じ、オン電圧の低減に有効である。
ドリフト領域のコレクタ領域群に接する側の不純物濃度が高いと、半導体装置がオフのときに、ボディ領域とドリフト領域の接合界面からドリフト領域へ伸びる空乏層が、不純物濃度が高い領域によって、それ以上に伸びることが確実に止められる。したがって、空乏層がコレクタ領域まで到達することが防止され、半導体装置が破壊されるといった事態が抑制される。不純物濃度が高い領域を形成することで、空乏層がコレクタ領域に到達するのを確実に防止できることから、ドリフト領域の厚みが小さい場合であっても、空乏層がコレクタ領域に到達する事態が回避される。ドリフト領域の厚みを小さくできることから、オン電圧を低減することができる。
(第1実施形態) コレクタ領域の厚みは0.1μm〜2.0μmであるのが好ましい。
(第2実施形態) コレクタ領域間の間隙の距離は、10μm以上であるのが好ましい。
(第3実施形態) コレクタ領域は、コレクタ電極上に分散配置されているのが好ましい。さらに、直交する2方向に周期的に繰返して配置されているのが好ましい。
(第1実施例) 図1に第1実施例の半導体装置の要部断面図を模式的に示す。なお、この要部断面図に示される各構成要素は、いずれも紙面奥行き方向に伸びるとともに、紙面左右に繰返し形成されている。
この半導体装置は、コレクタ電極12を備えている。そのコレクタ電極12上にp+型コレクタ領域22群が分散配置されている。このp+型コレクタ領域22群は、複数のp+型コレクタ領域22が紙面左右に周期的に繰返し形成されており、その厚みL1はこのp+型コレクタ領域22群における少数キャリア(電子)の拡散長よりも薄く、p+型コレクタ領域22間の間隙の距離L2は、この間隙に存在する領域(この例では後に説明するn+型フィールドストップ領域24)における少数キャリア(正孔)の拡散長よりも長く形成されている。
コレクタ電極12上のp+型コレクタ領域22間の間隙に絶縁層14が形成されている。換言すると、p+型コレクタ領域22間から露出するコレクタ電極14を塞いで絶縁層14が形成されている。絶縁層14とp+型コレクタ領域22に接するn+型フィールドストップ領域24が形成されている。このn+型フィールドストップ領域24はコレクタ電極12と直接接していない。このn+型フィールドストップ領域24上にn−型ドリフト領域26が形成されており、このn−型ドリフト領域26はn+型フィールドストップ領域24によって絶縁層14とp+型コレクタ領域22とは隔てられている。このn−型ドリフト領域26の厚みは、この半導体装置に所望する耐圧によって設定されており、およそ10μm/100Vで設定されるのが好ましい。
コレクタ電極12に正電圧が印加されるとともにエミッタ電極46が接地された状態で、ゲート電極44に所定の正電圧が印加されると、この半導体装置はターンオンされる。この半導体装置がオンすると、n+型エミッタ領域34とn−型ドリフト領域26を隔てているp型ボディ領域32のうち、ゲート電極44に対向する箇所がn型に反転される。この反転された箇所を経由してn+型エミッタ領域34からn−型ドリフト領域26に電子が供給される。この供給された電子は、コレクタ電極12側に向かってn−型ドリフト領域26内とn+型フィールドストップ領域24内を流動する。この流動してきた電子は、局所的に形成されている絶縁膜14の存在でその流動が物理的に阻害されるため、分散配置されているp+型コレクタ領域22群に移動する。したがって、電子はp+型コレクタ領域22群に集中することになる。この集中した電子に呼応して、p+型コレクタ領域22群からn−型ドリフト領域26へ正孔の供給が増大し、n−型ドリフト領域26における伝導度変調が活発化する。これにより、この箇所での電圧降下が抑制され、オン電圧が低減されている。
この半導体装置がオフのとき、p型ボディ領域32とn−型ドリフト領域26の接合界面から、n−型ドリフト領域26内に空乏層が伸びて形成される。この空乏層は高濃度のn+型フィールドストップ領域24の存在によってその伸びが禁止され、空乏層がp+型コレクタ領域22群に到達することが防止されている。仮に、n+型フィールドストップ領域24が存在しないとすると、空乏層がp+型コレクタ領域22群に到達することを避けるためにはn−型ドリフト領域26の厚みを厚くする必要があり、これはオン電圧の増大を招く。本実施例のように、n+型フィールドストップ領域24を形成することで、n−型ドリフト領域26の厚みを薄くすることができ、オン電圧の低減化を実現している。
p+型コレクタ領域22群の厚みL1は、0.1μm〜2.0μmであるのが好ましい。厚みL1が0.1μm以上であるとコレクタ領域として機能する。一方、この厚みL1が2.0μmを超えると、電子の拡散長よりも長くなるために、電子がコレクタ電極12へ排出されるまでの時間が長くなる。したがって、p+型コレクタ領域22の厚みL1は、上記の範囲であるのが好ましい。また、n+型フィールドストップ領域24の厚み(ここでいう厚みとはp+型コレクタ領域22とn−型ドリフト領域26に挟まれているn+型フィールドストップ領域24の幅をいう)は0.1μm〜2.0μmであるのが好ましい。厚みが0.1μm未満であると、空乏層がp+型コレクタ領域22に到達する事態が発生し、耐圧が低下する。
また、p+型コレクタ領域22間の間隙の距離L2は、10μm以上であるのが好ましい。この範囲であると、隣り合うp+型コレクタ領域22に集中する電子の相互作用が低減され、各々のp+型コレクタ領域22に適度に電子を集中させることができる。換言すると、伝導度変調が生じているn−型ドリフト領域26やn+型フィールドストップ領域24における正孔の拡散長よりも長い距離となることから、電子はそれぞれのp+型コレクタ領域22に有効に集中することになる。したがって、p+型コレクタ領域22から正孔の供給が増大し、オン電圧を低減することができる。
なお、本実施例を以下の変形例として具現化してもよい。
ゲート電極をトレンチタイプにしてもよい。チャネル領域が増大するため、オン電圧をさらに低減し得る。
コレクタ領域が、コレクタ電極上にドット状で分散配置されていてもよい。なかでも直交する2方向に周期的に繰返し分散配置されているのが好ましい。この場合、絶縁層は格子状に形成されることになる。コレクタ領域がドット状で分散配置されていると、各コレクタ領域における電子の集中がより均一に生じる。これにより、一つのコレクタ領域に電子が過度に集中する事態が回避され、半導体装置が破壊されることが抑制される。安定的な動作が実現される。
まず、図2に示すように、表面側のMOS構造を形成する。このMOS構造を形成する手法は従来公知の技術を好適に利用することができる。なお、裏面側の構造を形成するのに先立って、このMOS構造を先に形成するのは、n−型ドリフト領域26が研磨され、その厚みが数百μmにまで薄膜化されるのに先立って、強度が安定な状態で表面側のMOS構造を形成するためである。
この表面側のMOS構造の製造方法を簡単に説明する。
まず、厚みが525μmでその不純物濃度が1×1014cm-3のFZウェハを準備する。このFZウェハの表面に酸化膜(後のゲート絶縁膜42)を形成し、さらにその上にポリシリコン(後のゲート電極44)を形成する。フォトリソグラフィー技術とエッチング技術を利用して、酸化膜とポリシリコンの所定領域を除去し、その除去された箇所からイオン注入を実施し、p型ボディ領域32とn+型エミッタ領域34を形成する。その後に、表面に酸化膜を再度形成し、ポリシリコンを酸化膜で囲繞する。次に、p型ボディ領域32とn+型エミッタ領域34にコンタクトをとるための開口をフォトリソグラフィー技術とエッチング技術を利用して形成し、その開口内に例えばアルミニウムとシリコンの合金からなるエミッタ電極46を形成し、図2に示されるMOS構造が形成される。
なお、この段階で、この表面側に電子線照射やヘリウム照射を実施して、ライフタイムキラー用の結晶欠陥を導入してもよい。
次に、n−型ドリフト領域26の裏面から不純物としてリンを1×1013cm-2の濃度で注入し、n+型フィールドストップ領域24を形成する。このとき、イオン注入のピーク位置が0.5μm以上であり、好ましくは1μm程度となるように加速電圧を調整する。
次に、絶縁層14がエッチング除去されることで露出されたn+型フィールドストップ領域24に、不純物としてボロンを3×1013cm-3の濃度で注入する。次に、レジスト52を除去した後に、300℃〜500℃(より好ましくは350℃〜450℃)で1時間の熱処理を実施する。これにより、ピーク濃度が1×1017cm-3の複数のp+型コレクタ領域22が周期的に繰返し形成される。次に、例えばアルミニウムからなるコレクタ電極12を蒸着することで、図1に示す半導体装置を得ることができる。
p+型コレクタ領域22群を熱処理する温度は300℃〜500℃が好ましい。熱処理の温度が300℃未満では、活性化率が小さく、所望するピーク濃度のp+型コレクタ領域22群を得ることが難しい。また、熱処理の温度が500℃を超えると、エミッタ電極46の構成成分であるシリコンが、n+型エミッタ領域34との接合界面に析出し、この間のコンタクト抵抗が増大する事態が発生し得る。したがって、熱処理する温度は上記の範囲であるが好ましい。
また、p+型コレクタ領域22群のピーク濃度は、1×1016cm-3〜1×1018cm-3であるのが好ましい。ピーク濃度が1×1017cm-3未満であると、正孔の注入効率が小さく、オン電圧が高くなってしまう。一方、ピーク濃度が1×1018cm-3超えると、電子の蓄積が多くなり、その電子がコレクタ電極12へ排出される時間が長くなる。したがって、p+型コレクタ領域22群のピーク濃度は上記の範囲であるが好ましい。
なお、上記の製造方法を、次の手法で代替してもよい。
p+型コレクタ領域22群の形成用に注入したボロンを、熱処理に代えてエキシマレーザをパルス照射することで活性化させてもよい。この場合、エキシマレーザのエネルギーは、500mJ〜3Jであるのが好ましい。エネルギーが500mJ未満であると、注入された不純物が十分に活性しない事態が頻発する。エネルギーが3Jを超えると、エミッタ電極46が溶解する事態が発生し得る。したがって、エキシマレーザのパルス照射を利用する場合は、そのエネルギーは上記の範囲であるのが好ましい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
14:絶縁層
22:p+型コレクタ領域
24:n+型フィールドストップ領域
26:n−型ドリフト領域
32:p型ボディ領域
34:n+型エミッタ領域
42:ゲート絶縁膜
44:ゲート電極
46:エミッタ電極
Claims (4)
- コレクタ電極と、
コレクタ電極上に分散配置されている第1導電型のコレクタ領域群と、
コレクタ電極上のコレクタ領域間の間隙に形成されている絶縁層と、
コレクタ領域群と絶縁層に接する第2導電型のドリフト領域と、
ドリフト領域によってコレクタ領域群から隔てられている第1導電型のボディ領域と、
ボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているゲート電極と、
エミッタ領域に接触するエミッタ電極を備えており、
コレクタ領域群の厚みが、コレクタ領域群に存在する第2導電型キャリアの拡散長よりも薄いことを特徴とする半導体装置。 - 複数のコレクタ領域が、周期的に配置されていることを特徴とする請求項1の半導体装置。
- コレクタ領域間の間隙の距離が、間隙に存在する第1導電型キャリアの拡散長よりも長いことを特徴とする請求項1または2の半導体装置。
- ドリフト領域のコレクタ領域群に接する側の不純物濃度が、ドリフト領域のボディ領域群に接する側の不純物濃度よりも高いことを特徴とする請求項1〜3のいずれかの半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004151819A JP2005333055A (ja) | 2004-05-21 | 2004-05-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004151819A JP2005333055A (ja) | 2004-05-21 | 2004-05-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005333055A true JP2005333055A (ja) | 2005-12-02 |
Family
ID=35487477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004151819A Pending JP2005333055A (ja) | 2004-05-21 | 2004-05-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005333055A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171294A (ja) * | 2007-01-15 | 2008-07-24 | Fuji Electric Device Technology Co Ltd | 電力変換装置および電力変換用の半導体装置 |
DE102008008152A1 (de) | 2007-07-10 | 2009-01-15 | Mitsubishi Electric Corp. | Leistungshalbleitervorrichtung und Herstellungsverfahren derselben |
CN105280692A (zh) * | 2014-06-10 | 2016-01-27 | 新唐科技股份有限公司 | 绝缘栅极双极性晶体管及其制造方法 |
CN106298897A (zh) * | 2015-05-15 | 2017-01-04 | 国网智能电网研究院 | 一种具有分离式集电极的平面栅igbt及其制作方法 |
CN113066850A (zh) * | 2020-01-02 | 2021-07-02 | 比亚迪半导体股份有限公司 | 逆导型igbt器件及制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63265465A (ja) * | 1986-12-01 | 1988-11-01 | Toshiba Corp | 半導体装置 |
JPS6489564A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Semiconductor device |
JPH0730105A (ja) * | 1993-07-12 | 1995-01-31 | Toshiba Corp | 半導体装置 |
JP2001326353A (ja) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | 半導体装置 |
JP2002299635A (ja) * | 2001-01-25 | 2002-10-11 | Toshiba Corp | 横型半導体装置及び縦型半導体装置 |
-
2004
- 2004-05-21 JP JP2004151819A patent/JP2005333055A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63265465A (ja) * | 1986-12-01 | 1988-11-01 | Toshiba Corp | 半導体装置 |
JPS6489564A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Semiconductor device |
JPH0730105A (ja) * | 1993-07-12 | 1995-01-31 | Toshiba Corp | 半導体装置 |
JP2001326353A (ja) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | 半導体装置 |
JP2002299635A (ja) * | 2001-01-25 | 2002-10-11 | Toshiba Corp | 横型半導体装置及び縦型半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171294A (ja) * | 2007-01-15 | 2008-07-24 | Fuji Electric Device Technology Co Ltd | 電力変換装置および電力変換用の半導体装置 |
DE102008008152A1 (de) | 2007-07-10 | 2009-01-15 | Mitsubishi Electric Corp. | Leistungshalbleitervorrichtung und Herstellungsverfahren derselben |
US8742474B2 (en) | 2007-07-10 | 2014-06-03 | Mitsubishi Electric Corporation | Power semiconductor device having an active region and an electric field reduction region |
CN105280692A (zh) * | 2014-06-10 | 2016-01-27 | 新唐科技股份有限公司 | 绝缘栅极双极性晶体管及其制造方法 |
CN106298897A (zh) * | 2015-05-15 | 2017-01-04 | 国网智能电网研究院 | 一种具有分离式集电极的平面栅igbt及其制作方法 |
CN113066850A (zh) * | 2020-01-02 | 2021-07-02 | 比亚迪半导体股份有限公司 | 逆导型igbt器件及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9490359B2 (en) | Superjunction semiconductor device with columnar region under base layer and manufacturing method therefor | |
WO2016125490A1 (ja) | 半導体装置及びその製造方法 | |
JP5286706B2 (ja) | 電力用半導体装置とその製造方法 | |
US9653595B2 (en) | Semiconductor device and semiconductor device fabrication method | |
JP3971327B2 (ja) | 絶縁ゲート型半導体装置 | |
JP6728953B2 (ja) | 半導体装置及びその製造方法 | |
JP2002305304A (ja) | 電力用半導体装置 | |
WO2016204098A1 (ja) | 半導体装置 | |
JP6621925B2 (ja) | 半導体装置及びその製造方法 | |
JP2015177010A (ja) | 半導体装置およびその製造方法 | |
JP2013102111A (ja) | 半導体装置およびその製造方法 | |
JP2019016804A (ja) | 半導体装置 | |
JP6601086B2 (ja) | 半導体装置及びその製造方法 | |
JP4910894B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2024045595A (ja) | 半導体素子、半導体装置 | |
JP2009043782A (ja) | 半導体装置及びその製造方法 | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
JP6353804B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP5003598B2 (ja) | 半導体装置 | |
JP2005333055A (ja) | 半導体装置 | |
JP2004221370A (ja) | 半導体装置 | |
JPH08340103A (ja) | 電力用半導体装置 | |
JP2014209507A (ja) | 半導体装置 | |
JP2004296819A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061023 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100921 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101019 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20101217 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |