JP2005328069A - 半導体チップ及び半導体装置 - Google Patents

半導体チップ及び半導体装置 Download PDF

Info

Publication number
JP2005328069A
JP2005328069A JP2005165096A JP2005165096A JP2005328069A JP 2005328069 A JP2005328069 A JP 2005328069A JP 2005165096 A JP2005165096 A JP 2005165096A JP 2005165096 A JP2005165096 A JP 2005165096A JP 2005328069 A JP2005328069 A JP 2005328069A
Authority
JP
Japan
Prior art keywords
terminals
terminal
circuits
semiconductor chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005165096A
Other languages
English (en)
Other versions
JP4264750B2 (ja
Inventor
Satoru Kodaira
覚 小平
Takashi Kumagai
敬 熊谷
Yasuhiko Tomohiro
靖彦 友廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005165096A priority Critical patent/JP4264750B2/ja
Publication of JP2005328069A publication Critical patent/JP2005328069A/ja
Application granted granted Critical
Publication of JP4264750B2 publication Critical patent/JP4264750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

【課題】 共通の構造を有していながら端子の配列が面対称の関係にある２つの半導体チップを有する半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】 第１の半導体チップ１００の第１の端子Ｔ1の位置と、第２の半導体チップ２００の第２の端子Ｔ2の位置とは、面対称の関係にある。第１の半導体チップ１００の第１のバッファ回路Ｃ1，Ｃ2と、第２の半導体チップ２００の第２のバッファ回路Ｃ1，Ｃ2とは、少なくとも設計上同一である。第１及び第２の内部回路（デコーダ１１、制御回路２１等）は、少なくとも設計上同一である。配線５５，６１は異なるパターンで形成されてなる。
【選択図】 図６

Description

本発明は、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器に関する。
これまでに、スタックドタイプの半導体装置が開発されている。例えば、２つの半導体チップを背中合わせにして貼り付けた構造又は２つの半導体チップを基板の両面に対向させてフェースダウン実装した構造が知られている。この場合、２つの半導体チップのパッドの位置が、面対称の関係にあれば、電気的な接続を採りやすい。そこで、パッドの位置が面対称の関係にある２つのチップ、すなわちミラーチップが使用されることがあった。しかし、従来のミラーチップでは、２つのチップの内部回路も面対称の関係にあった。したがって、２つのチップを、異なるマスクで製造しなければならなかった。
特開平４−１３３４６４号公報 特開平７−１３０９４９号公報
本発明は、この問題点を解決するものであり、その目的は、共通の構造を有していながら端子の配列が面対称の関係にある２つの半導体チップを有する半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器を提供することにある。
（１）本発明に係る半導体装置は、複数の第１の端子と、入力及び出力の少なくとも一方のための複数の第１のバッファ回路と、前記複数の第１の端子と前記複数の第１のバッファ回路とを電気的に接続する複数の第１の配線と、前記複数の第１のバッファ回路と電気的に接続された第１の内部回路と、を有する第１の半導体チップと、
複数の第２の端子と、入力及び出力の少なくとも一方のための複数の第２のバッファ回路と、前記複数の第２の端子と前記複数の第２のバッファ回路とを電気的に接続する複数の第２の配線と、前記複数の第２のバッファ回路と電気的に接続された第２の内部回路と、を有する第２の半導体チップと、
を有し、
前記複数の第１の端子の位置と、前記複数の第２の端子の位置とは、面対称の関係にあり、
前記第１及び第２の内部回路は、少なくとも設計上同一であり、
前記複数の第１の配線の少なくとも一部と、前記複数の第２の配線の少なくとも一部と、は異なるパターンで形成されてなる。
本発明によれば、第１及び第２の配線の少なくとも一部が異なっているが、第１及び第２の内部回路は、少なくとも設計上同一になっている。したがって、共通の構造を有していながら第１及び第２の端子の配列が面対称の関係にある。ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
（２）この半導体装置において、
前記複数の第１及び第２の端子は、それぞれ、前記第１又は第２の半導体チップの周縁部に配列されていてもよい。
（３）この半導体装置において、
前記複数の第１の端子は、前記第１の半導体チップにおいて、線対称な配列をなしており、
前記複数の第２の端子は、前記第２の半導体チップにおいて、線対称な配列をなしていてもよい。
（４）この半導体装置において、
前記複数の第１のバッファ回路の全体的構成と、前記複数の第２のバッファ回路の全体的構成とは、チップセレクト信号が入力される回路を除いて、少なくとも設計上同一であってもよい。
ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
（５）この半導体装置において、
前記複数の第１の端子の１つである端子Ｔ1は、前記複数の第１のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応し、
前記複数の第２の端子の１つである端子Ｔ2は、前記複数の第２のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応し、
前記複数の第１のバッファ回路の前記２つの回路Ｃ1，Ｃ2と、前記複数の第２のバッファ回路の前記２つの回路Ｃ1，Ｃ2とは、少なくとも設計上同一であり、
前記第１又は第２の半導体チップにおいて、前記端子Ｔ1，Ｔ2は、同じ位置にあり、
前記複数の第１の配線の一部によって、前記端子Ｔ1と前記回路Ｃ1とが選択的に接続され、
前記複数の第２の配線の一部によって、前記端子Ｔ2と前記回路Ｃ2とが選択的に接続されていてもよい。
ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
（６）この半導体装置において、
前記複数の第１の端子のうち、前記端子Ｔ1に対して線対称の位置にある端子Ｔ1Aは、前記複数の第１のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応し、
前記複数の第２の端子のうち、前記端子Ｔ2に対して線対称の位置にある端子Ｔ2Aは、前記複数の第２のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応し、
前記複数の第１のバッファ回路の前記２つの回路Ｃ1A，Ｃ2Aと、前記複数の第２のバッファ回路の前記２つの回路Ｃ1A，Ｃ2Aとは、少なくとも設計上同一であり、
前記２つの回路Ｃ1A，Ｃ2Aと、前記２つの回路Ｃ1，Ｃ2とは、少なくとも設計上同一であり、
前記複数の第１の配線の一部によって、前記端子Ｔ1Aと前記回路Ｃ2Aとが選択的に接続され、
前記複数の第２の配線の一部によって、前記端子Ｔ2Aと前記回路Ｃ1Aとが選択的に接続されていてもよい。
ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
（７）この半導体装置において、
前記複数の第１の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する第１の偶数個の端子のそれぞれは、前記複数の第１のバッファ回路のいずれか１つの回路に接続され、前記第１の偶数個の端子は線対称な配列をなし、
前記複数の第２の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する第２の偶数個の端子のそれぞれは、前記複数の第２のバッファ回路のいずれか１つの回路に接続され、前記第２の偶数個の端子は線対称な配列をなしていてもよい。
（８）この半導体装置において、
前記複数の第１の端子のそれぞれの端子は、前記複数の第１のバッファ回路のいずれか１つの回路と、前記複数の第１の配線の一部によって接続され、
前記複数の第２の端子のそれぞれの端子は、前記複数の第２のバッファ回路のいずれか１つの回路と、前記複数の第２の配線の一部によって接続されていてもよい。
（９）この半導体装置において、
前記複数の第１の端子のうち線対称の位置にある２つの端子ＴA1，ＴB1は、前記複数の第１のバッファ回路のうち線対称の位置にある２つの回路ＣA，ＣBに対応し、
前記複数の第２の端子のうち線対称の位置にある２つの端子ＴA2，ＴB2は、前記複数の第２のバッファ回路のうち線対称の位置にある２つの回路ＣA，ＣBに対応し、
前記複数の第１のバッファ回路の前記２つの回路ＣA，ＣBと、前記複数の第２のバッファ回路の前記２つの回路ＣA，ＣBとは、少なくとも設計上同一であり、
前記端子ＴA1は、前記回路ＣAに接続され、前記端子ＴB1は、前記回路ＣBに接続され、
前記端子ＴA2は、前記回路ＣBに接続され、前記端子ＴB2は、前記回路ＣAに接続されていてもよい。
ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
（１０）この半導体装置において、
前記複数の第１の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する偶数個の端子は、線対称な配列をなし、
前記複数の第２の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する偶数個の端子は、線対称な配列をなしていてもよい。
（１１）この半導体装置において、
前記複数の第１のバッファ回路は、前記第１の半導体チップの中央部に一列に配列され、
前記複数の第２のバッファ回路は、前記第２の半導体チップの中央部に一列に配列されていてもよい。
（１２）この半導体装置において、
前記複数の第１のバッファ回路は、前記第１の半導体チップの中心線に沿って配列され、
前記複数の第２のバッファ回路は、前記第２の半導体チップの中心線に沿って配列されていてもよい。
（１３）この半導体装置において、
前記第１及び第２の内部回路は、それぞれ、メモリセルアレイを含んでもよい。
（１４）この半導体装置において、
前記第１及び第２の半導体チップは、スタックされてなり、
前記複数の第１及び第２の端子のうち、前記第１及び第２の半導体チップのそれぞれにおいて同じ位置にある２つの端子は、電気的に接続されていてもよい。
（１５）本発明に係る半導体チップは、複数の端子と、
入力及び出力の少なくとも一方のための複数のバッファ回路と、
前記複数の端子と前記複数のバッファ回路とを電気的に接続する複数の配線と、
前記複数のバッファ回路と電気的に接続された内部回路と、
を有し、
前記複数の端子の１つである端子Ｔ1は、前記複数のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応し、
前記複数の配線の一部によって、前記端子Ｔ1と前記回路Ｃ1とが選択的に接続されてなる。
本発明によれば、端子Ｔ1と、２つの回路Ｃ1，Ｃ2のうちの１つ（回路Ｃ1）とが選択的に接続される。したがって、端子Ｔ1を、２種類の目的に使用することができる。
（１６）この半導体チップにおいて、
前記複数の端子のうち、前記端子Ｔ1に対して線対称の位置にある他の端子Ｔ1Aは、前記複数のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応し、
前記２つの回路Ｃ1A，Ｃ2Aと、前記２つの回路Ｃ1，Ｃ2とは、少なくとも設計上同一であり、
前記複数の配線の一部によって、前記端子Ｔ1Aと前記回路Ｃ2Aとが選択的に接続されていてもよい。
ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
（１７）この半導体チップにおいて、
前記複数の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する偶数個の端子のそれぞれは、前記複数のバッファ回路のいずれか１つの回路に接続され、前記偶数個の端子は、線対称な配列をなしていてもよい。
（１８）本発明に係る半導体チップは、複数の端子と、
入力及び出力の少なくとも一方のための複数のバッファ回路と、
前記複数の端子と前記複数のバッファ回路とを電気的に接続する複数の配線と、
前記複数のバッファ回路と電気的に接続された内部回路と、
を有し、
前記複数の端子のそれぞれの端子は、前記複数のバッファ回路のいずれか１つの回路と、前記複数の配線の一部によって接続され、
前記複数のバッファ回路は、前記半導体チップの中央部に一列に配列されてなる。
本発明によれば、複数の端子と、いずれかのバッファ回路とを接続しやすい。
（１９）この半導体チップにおいて、
前記複数のバッファ回路は、前記半導体チップの中心線に沿って配列されていてもよい。
（２０）本発明に係る半導体装置は、スタックされた複数の半導体チップを有する半導体装置であって、
それぞれの前記半導体チップは、上記半導体チップである。
（２１）本発明に係る半導体装置は、スタックされた複数の半導体チップを有する半導体装置であって、
少なくとも１つの前記半導体チップは、上記半導体チップである。
（２２）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（２３）本発明に係る電子機器は、上記半導体装置を有する。
（２４）本発明に係る半導体チップの製造方法は、複数の端子と、入力及び出力の少なくとも一方のための複数のバッファ回路と、前記複数の端子と前記複数のバッファ回路とを電気的に接続する複数の配線と、前記複数のバッファ回路と電気的に接続された内部回路と、を形成することを含み、
前記複数の端子の１つである端子Ｔ1は、前記複数のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応し、
前記複数の配線の一部によって、前記端子Ｔ1と前記回路Ｃ1とを選択的に接続する。
本発明によれば、端子Ｔ1と、２つの回路Ｃ1，Ｃ2の一方とを選択的に接続する。したがって、端子Ｔ1を、２種類の目的に使用することができる。
（２５）この半導体チップの製造方法において、
前記複数の端子のうち、前記端子Ｔ1に対して線対称の位置にある他の端子Ｔ1Aは、前記複数のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応し、
前記２つの回路Ｃ1A，Ｃ2Aと、前記２つの回路Ｃ1，Ｃ2とを、少なくとも設計上同一に形成し、
前記複数の配線の一部によって、前記端子Ｔ1Aと前記回路Ｃ2Aとを選択的に接続してもよい。
ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
（２６）この半導体チップの製造方法において、
前記複数の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する偶数個の端子のそれぞれを、前記複数のバッファ回路のいずれか１つの回路に接続し、前記偶数個の端子を、線対称の配列になるように配置してもよい。
（２７）本発明に係る半導体チップの製造方法は、複数の端子と、入力及び出力の少なくとも一方のための複数のバッファ回路と、前記複数の端子と前記複数のバッファ回路とを電気的に接続する複数の配線と、前記複数のバッファ回路と電気的に接続された内部回路と、を形成することを含み、
前記複数の端子のそれぞれの端子を、前記複数のバッファ回路のいずれか１つの回路と、前記複数の配線の一部によって接続し、
前記複数のバッファ回路を、前記半導体チップの中央部に一列に配列する。
本発明によれば、複数の端子と、いずれかのバッファ回路とを接続しやすい。
（２８）この半導体チップの製造方法において、
前記複数のバッファ回路を、前記半導体チップの中心線に沿って配列してもよい。
（２９）本発明に係る半導体装置の製造方法は、複数の第１の端子と、入力及び出力の少なくとも一方のための複数の第１のバッファ回路と、前記複数の第１の端子と前記複数の第１のバッファ回路とを電気的に接続する複数の第１の配線と、前記複数の第１のバッファ回路と電気的に接続された第１の内部回路と、を有する第１の半導体チップを製造し、
複数の第２の端子と、入力及び出力の少なくとも一方のための複数の第２のバッファ回路と、前記複数の第２の端子と前記複数の第２のバッファ回路とを電気的に接続する複数の第２の配線と、前記複数の第２のバッファ回路と電気的に接続された第２の内部回路と、を有する第２の半導体チップを製造すること、
を含み、
前記第１及び第２の内部回路を設計上同じ構造となるように、少なくとも設計上同一のマスクで形成し、
前記複数の第１の端子と、前記複数の第２の端子と、をそれぞれ設計上同じ配列であって線対称に配列されるように、少なくとも設計上同一のマスクで形成し、
前記複数の第１の配線の少なくとも一部と、前記複数の第２の配線の少なくとも一部と、を異なる設計のマスクで形成する。
本発明によれば、第１及び第２の内部回路（あるいは第１及び第２の端子）を、設計上同じ構造となるように同じプロセスで形成するので生産性が向上する。また、複数の第１の端子（複数の第２の端子）を、線対称に配列されるように形成する。したがって、第１及び第２の端子を、同じ配列でありながら、面対称な配列にすることができる。ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
（３０）この半導体装置の製造方法において、
前記複数の第１のバッファ回路と、前記複数の第２のバッファ回路とを、チップセレクト信号が入力される回路を除いて、設計上同じ構造となるように少なくとも設計上同一のマスクで形成してもよい。
ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。
以下、本発明の好適な実施の形態について図面を参照して説明する。
（第１の実施の形態）
以下、本発明の好適な実施形態について、図面を用いて説明する。まず、本実施形態に係る半導体装置の構造の概略を説明し、次に、構造の詳細を説明する。そして、ミラーチップを実現する態様について説明する。
［半導体装置の構造の概略］
図４は、本実施形態に係る半導体装置の断面を模式的に示す図である。半導体装置は、第１の半導体チップ（例えばＳＲＡＭ（static random access memory）チップ）１００、第２の半導体チップ（例えばＳＲＡＭチップ）２００を有する。半導体装置は、回路基板３００を備える。半導体装置は、例えば、携帯電話等の携帯機器に使用される。携帯機器では、小型化およびメモリの容量増大のため、複数のメモリ用チップ（本実施形態では、第１及び第２の半導体チップ１００，２００）をスタックして配置することがある。
第１及び第２の半導体チップ１００，２００は、チップサイズが等しく、ともに、例えば、８メガビットのメモリ容量を有する。第１の半導体チップ１００の能動面１００ａ、第２の半導体チップ２００の能動面２００ａには、それぞれ、メモリセルアレイ等の集積回路が形成されている。また、能動面１００ａ、２００ａの周縁部には、集積回路と接続する多数の第１又は第２の端子（図４では、アドレス端子Ａ18、書込イネーブル端子ＷＥ（バー））が形成されている。なお、（バー）はアクティブロウを意味する。なお、端子はパッドであってもよい。
第１の半導体チップ１００は、能動面１００ａが図中上向きになるように配置され、第２の半導体チップ２００は、能動面２００ａが図中下向きになるように配置されている。そして、能動面１００ａの反対面と能動面２００ａの反対面とを貼り合わせている。これによれば、第１及び第２の半導体チップ１００，２００のサイズが等しくても、第１及び第２の半導体チップ１００，２００の第１及び第２の端子を露出させることができる。
第１の半導体チップ１００はワイヤボンディングにより、第２の半導体チップ２００はフェイスダウンボンディングにより、それぞれ、回路基板３００に電気的に接続されている。回路基板３００の表面には、多数の配線が形成されている（図４では、アドレス信号用配線３１０、書込イネーブル信号用配線３２０があらわれている）。第１の半導体チップ１００のアドレス端子Ａ18、書込イネーブル端子ＷＥ（バー）は、それぞれ、ワイヤ３３０により、アドレス信号用配線３１０、書込イネーブル信号用配線３２０と接続されている。また、第２の半導体チップ２００のアドレス端子Ａ18、書込イネーブル端子ＷＥ（バー）は、それぞれ、金ボール７１０、７２０を介して、アドレス信号用配線３１０、書込イネーブル信号用配線３２０と接続されている。
図４において、第１の半導体チップ１００のアドレス端子Ａ18が、第２の半導体チップ２００のアドレス端子Ａ18の近くに位置し、第１の半導体チップ１００の書込イネーブル端子ＷＥ（バー）が、第２の半導体チップ２００の書込イネーブル端子ＷＥ（バー）の近くに位置する。このように、半導体チップ同士を重ねて配置するとき、同じ機能（例えば、アドレス）の端子同士が近くにあると、外部（例えば、回路基板）との接続に便利である。
これを、図４に示すような能動面の反対面同士を貼り合わせた構造で容易に実現するためには、第１の半導体チップ１００を第２の半導体チップ２００のミラーチップにすることが有効である（第２の半導体チップ２００を第１の半導体チップ１００のミラーチップと言うこともできる）。ミラーチップとは、第１半導体チップに対して、同じ機能の端子（本実施形態では、同じ機能の端子）の配列が左右および／または上下逆になっている第２半導体チップをいう場合がある。
なお、ミラーチップは、図５に示す構造にも用いられる。図５は、本実施形態に係る半導体装置の他の例の断面を模式的に示す図である。第１の半導体チップ１００の能動面１００ａと第２の半導体チップ２００の能動面２００ｂとの間に回路基板４００が配置されている。第１の半導体チップ１００は、回路基板４００の一方の面にフェイスダウンボンディングされている。第２の半導体チップ２００は、回路基板４００の他方の面にフェイスダウンボンディングされている。複数の第１及び第２の端子のうち、第１及び第２の半導体チップ１００，２００のそれぞれにおいて同じ位置にある２つの端子（例えば書込イネーブル端子ＷＥ（バー）、アドレス端子Ａ18等）は、電気的に接続されてなる
回路基板４００の一方の面上には、アドレス信号用配線４１０、書込イネーブル信号用配線４２０が形成されている。回路基板４００の他方の面上には、アドレス信号用配線４３０、書込イネーブル信号用配線４４０が形成されている。アドレス信号用配線４１０とアドレス信号用配線４３０とは、回路基板４００を貫通する接続層４５０により接続されている。書込イネーブル信号用配線４２０と書込イネーブル信号用配線４４０とは、回路基板４００を貫通する接続層４６０により接続されている。
第１の半導体チップ１００のアドレス端子Ａ18、書込イネーブル端子ＷＥ（バー）は、それぞれ、金ボール７３０、７４０を介して、アドレス信号用配線４１０、書込イネーブル信号用配線４２０と接続されている。第２の半導体チップ２００のアドレス端子Ａ18、書込イネーブル端子ＷＥ（バー）は、それぞれ、金ボール７６０、７５０を介して、アドレス信号用配線４３０、書込イネーブル信号用配線４４０と接続されている。
［半導体装置の構造の詳細］
（第１及び第２の半導体チップの構造）
図１（Ａ）は、第１の半導体チップ１００の平面図であり、図１（Ｂ）は、第２の半導体チップ２００の平面図である。第１の半導体チップ１００と第２の半導体チップ２００は、共に、５１２ｋワード×１６ビットの８メガビットのメモリ容量を有する。第１及び第２の半導体チップ１００，２００は、メモリセルアレイ等の内部回路（第１及び第２のバッファ回路を除く）およびそれらの配置は共通しており、第１及び第２の端子の配列が異なっている。
第１の半導体チップ１００には、図中、上から順に、第１及び第２のバッファ回路を除く内部回路として、デコーダ１１、制御回路２１、制御回路２３、デコーダ１３が配置されている。これらは、線対称の基準となる線１上にある。なお、線１は想像線であり、実際にはない。第１の半導体チップ１００の、線１より右側の領域には、図中、上から順に、第１のバッファ回路（入力回路・入出力回路）３１，３３、メモリセルアレイ４１、メモリセルアレイ４３が配置されている。第１の半導体チップ１００の、線１より左側の領域には、図中、上から順に、第１のバッファ回路（入力回路・入出力回路）３５，３７、メモリセルアレイ４５、メモリセルアレイ４７が配置されている。
第１のバッファ回路３１、３３、３５、３７は、各端子に対応する入力セルや入出力セルで構成されている。メモリセルアレイ４１、４３、４５、４７には、それぞれ、２メガビットのＳＲＡＭメモリセルが形成されている。メモリセルアレイ４１、４５は、アッパアバイト（upper byte）であり、メモリセルアレイ４３、４７は、ロウアバイト（lower byte）である。
図１（Ｂ）に示す第２の半導体チップ２００にも、内部回路（機能ブロックで示す）が配置されている。第１及び第２の半導体チップ１００，２００の、内部回路（第１及び第２のバッファ回路３１、３３、３５、３７を除く）は、その構造及び配置において、少なくとも設計上同一になっている。ここで、設計上同一とは、差異が、製造プロセスで生じる誤差の範囲内であることを意味する。このことは、以下の説明でも該当する。複数の第１のバッファ回路の全体的構成と、複数の第２のバッファ回路の全体的構成とは、チップセレクト信号が入力される回路を除いて、少なくとも設計上同一である。
次に、第１及び第２の半導体チップ１００，２００の第１及び第２の端子ついて説明する。図１（Ａ）に示すように、第１の半導体チップ１００の能動面１００ａにおける、図中、上側の縁部には、左から順に、第１の端子として、アドレス端子Ａ5、Ａ6、…、Ａ12が配列されている（詳しくは図２参照）。これらの端子は、２２個ある。端子は外部との接続に用いられる。また、能動面１００ａにおける、図中、下側の縁部には、左から順に、第１の端子として、アドレス端子Ａ4、Ａ3、…、Ａ13が配列されている（詳しくは図３参照）。これらの端子は、２４個ある。
一方、図１（Ｂ）に示す第２の半導体チップ２００は、第１の半導体チップ１００に対して、ミラーチップとなるので、第１の端子（パッド）に対して第２の端子（パッド）の配列が左右逆になっている。つまり、第２の半導体チップ２００の能動面２００ａにおける、図中、上側の縁部には、左から順に、第２の端子として、アドレスＡ12、Ａ11、…、Ａ5が配列されている（詳しくは図２参照）。これらの端子は、２２個ある。また、能動面２００ｂにおける、図中、下側の縁部には、左から順に、第２の端子として、アドレスＡ13、Ａ14、…、Ａ4が配列されている（詳しくは図３参照）。これらの端子は、２４個ある。
（第１及び第２の端子の配列）
ここで、端子の配列について、図２および図３を用いて説明する。図２は、第１の半導体チップ１００の能動面１００ａの上側に配列されている第１の端子と、第２の半導体チップ２００の能動面２００ａの上側に配列されている第２の端子と、を対比する平面図である。また、図３は、第１の半導体チップ１００の能動面１００ａの下側に配列されている第１の端子と、第２の半導体チップ２００の能動面２００ａの下側に配列されている第２の端子と、を対比する平面図である。第１の端子の位置と、第２の端子の位置とは、面対称の関係にある。複数の第１の端子は、第１の半導体チップ１００において、線対称な配列をなしている。複数の第２の端子は、第２の半導体チップ２００において、線対称な配列をなしている。
図２に示すように、第１の半導体チップ１００では、左から順に、アドレス端子Ａ5、Ａ6、Ａ7、出力イネーブル端子ＯＥ（バー）、アッパーバイト端子ＵＢ（バー）、ロウアバイト端子ＬＢ（バー）、入出力端子ＩＯ16、ＩＯ15、ＩＯ14、ＩＯ13、電源端子ＶSS、ＶDD、入出力端子ＩＯ12、ＩＯ11、ＩＯ10、ＩＯ9、アドレス端子Ａ18、Ａ8、Ａ9、Ａ10、Ａ11、Ａ12が配列されている。一方、第２の半導体チップ２００では、端子の配列が左右逆になっている。
図３に示すように、第１の半導体チップ１００では、左から順に、アドレス端子Ａ4、Ａ3、Ａ2、Ａ1、Ａ0、チップセレクト端子ＣＳ1、入出力端子ＩＯ1、ＩＯ2、ＩＯ3、ＩＯ4、チップセレクト端子ＣＳ2、電源端子ＶDD、ＶSS、チップセレクト端子ＣＳ3、入出力端子ＩＯ5、ＩＯ6、ＩＯ7、ＩＯ8、書込イネーブル端子ＷＥ（バー）、アドレス端子Ａ17、Ａ16、Ａ15、Ａ14、Ａ13が配列されている。一方、第２の半導体チップ２００では、端子（パッド）の配列が左右逆になっており、チップセレクト端子ＣＳ3の代わりに、チップセレクト端子ＣＳ3（バー）が配置されている。
次に、各端子（パッド）について簡単に説明する。図２および図３に示すアドレス端子Ａ0〜Ａ18には、アドレス信号が入力する。
図３に示す、チップセレクト端子ＣＳ1（バー）、チップセレクト端子ＣＳ2は、一般的なＳＲＡＭの機能であるチップセレクト信号が入力する。一方、チップセレクト端子ＣＳ3、チップセレクト端子ＣＳ3（バー）は、本実施形態特有の端子（パッド）であり、外部装置からアドレスＡ19の信号が入力する。チップセレクト端子ＣＳ3とＣＳ3（バー）とは論理が逆であるため、アドレスＡ19の信号が０（Ｌ）のときは、第２の半導体チップ２００が選択され、第２の半導体チップ２００が動作する。アドレスＡ19の信号が１（Ｈ）のときは、第１の半導体チップ１００が選択され、第１の半導体チップ１００が動作する。これにより、本実施形態では、１メガワード×１６ビットのＳＲＡＭとして動作する。
図２および図３に示す入出力端子ＩＯ1〜ＩＯ16には、外部装置との間でデータ信号が入出力する。そして、図２に示す、ロウアバイト端子ＬＢ（バー）に入力するロウアバイト（lower byte）信号により、入出力端子ＩＯ1〜ＩＯ8が選択され、ロウアバイト端子ＵＢ（バー）に入力するアッパアバイト（upper byte）信号により、入出力端子ＩＯ9〜ＩＯ16が選択される。
図２に示す、出力イネーブル端子ＯＥ（バー）には出力イネーブル信号が入力する。電源端子ＶSS、ＶDDには、電源が接続される。図３に示す、書込イネーブル端子ＷＥ（バー）には書込イネーブル信号が入力する。
［ミラーチップを実現する態様］
本実施形態では、複数の第１の端子の位置と、複数の第２の端子の位置とは、面対称の関係にあり、第１及び第２の内部回路（第１及び第２のバッファ回路を除く）は、少なくとも設計上同一であり、複数の第１の配線の少なくとも一部と、複数の第２の配線の少なくとも一部と、は異なるパターンで形成されてなる。したがって、全ての内部回路のパターンおよび配線のパターンを変更させて、ミラーチップを作製する場合に比べて、ミラーチップの作製が容易となる。
これを実現する態様として、次の三つがある。なお、配線のマスクおよびビアホールのマスクを変えることにより、配線のパターンは変更することができる。
（態様１）
図６（Ａ）及び図６（Ｂ）は、態様１の説明図である。第１又は第２のバッファ回路を除く第１又は第２の内部回路（デコーダ１１、制御回路２１等）は、例えば、線対称の基準となる線１上に配置されている。線１より右側の領域には、第１又は第２のバッファ回路Ｃ3，Ｃ1A，Ｃ2A（アドレス入力回路３１ａ、ＣＳ1（バー）入力回路３１ｂ、ＷＥ（バー）入力回路３１ｃ）が配置されている。これらの入力回路は、図１に示す入力回路・入出力回路３１に含まれる。また、線１より左側の領域には、第１又は第２のバッファ回路Ｃ3，Ｃ1，Ｃ2（アドレス入力回路３５ａ、ＣＳ1（バー）入力回路３５ｂ、ＷＥ（バー）入力回路３５ｃ）が配置されている。これらの入力回路は、図１に示す入力回路・入出力回路３５に含まれる。
第１の半導体チップ１００の複数の第１の端子の１つである端子Ｔ1は、複数の第１のバッファ回路の２つの回路Ｃ1，Ｃ2に対応する。第２の半導体チップ２００の複数の第２の端子の１つである端子Ｔ2は、複数の第２のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応する。複数の第１のバッファ回路の２つの回路Ｃ1，Ｃ2と、複数の第２のバッファ回路の２つの回路Ｃ1，Ｃ2とは、少なくとも設計上同一である。第１又は第２の半導体チップ１００，２００において、端子Ｔ1，Ｔ2は、同じ位置にある。複数の第１の配線の一部（配線５５）によって、端子Ｔ1と回路Ｃ1とが選択的に接続されている。複数の第２の配線の一部（配線６１）によって、端子Ｔ2と前記回路Ｃ2とが選択的に接続されている。
第１の半導体チップ１００の複数の第１の端子のうち、端子Ｔ1に対して線対称の位置にある端子Ｔ1Aは、複数の第１のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応する。第２の半導体チップ２００の複数の第２の端子のうち、端子Ｔ2に対して線対称の位置にある端子Ｔ2Aは、複数の第２のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応する。複数の第１のバッファ回路の２つの回路Ｃ1A，Ｃ2Aと、複数の第２のバッファ回路の２つの回路Ｃ1A，Ｃ2Aとは、少なくとも設計上同一である。２つの回路Ｃ1A，Ｃ2Aと、２つの回路Ｃ1，Ｃ2とは、少なくとも設計上同一である。詳しくは、回路Ｃ1A，Ｃ1が設計上同一であり、回路Ｃ2A，Ｃ2が設計上同一である。複数の第１の配線の一部（配線５３）によって、端子Ｔ1Aと回路Ｃ2Aとが選択的に接続されている。複数の第２の配線の一部（配線５９）によって、端子Ｔ2Aと回路Ｃ1Aとが選択的に接続されている。
図６（Ａ）は、第１の半導体チップ１００の部分平面図であり、バルク層上に、配線と端子（パッド）が形成されている。配線とは、配線層を意味する。配線や端子は、アルミニウム等の金属からなる。以下に出てくる配線や端子も同様である。
アドレス端子Ａ17は、配線５１により、アドレス入力回路３１ａと接続され、アドレス入力回路３１ａは、配線５２によりデコーダ１１と接続される。書込イネーブル端子ＷＥ（バー）は、配線５３により、ＷＥ（バー）入力回路３１ｃと接続され、ＷＥ（バー）入力回路３１ｃは、配線５４により制御回路２１と接続される。チップセレクト端子ＣＳ1（バー）は、配線５５により、ＣＳ1（バー）入力回路３５ｂと接続され、ＣＳ1（バー）入力回路３５ｂは、配線５６により制御回路２１と接続される。アドレス端子Ａ0は、配線５７により、アドレス入力回路３５ａと接続され、アドレス入力回路３５ａは、配線５８によりデコーダ１１と接続される。第１の半導体チップ１００では、ＣＳ1（バー）入力回路３１ｂやＷＥ（バー）入力回路３５ｃは使用されない。
図６（Ｂ）は、第２の半導体チップ２００の部分平面図であり、バルク層上に、配線と端子が形成されている。図６（Ａ）と異なる箇所を説明する。図６（Ａ）のアドレス端子Ａ17の位置に、アドレス端子Ａ0が配置されている。図６（Ａ）の書込イネーブル端子ＷＥ（バー）の位置に、チップセレクト端子ＣＳ1（バー）が配置されている。チップセレクト端子ＣＳ1（バー）は、配線５９により、ＣＳ1（バー）入力回路３１ｂと接続され、ＣＳ1（バー）入力回路３１ｂは、配線６０により制御回路２１と接続される。図６（Ａ）のチップセレクト端子ＣＳ1（バー）の位置に、書込イネーブル端子ＷＥ（バー）が配置されている。書込イネーブル端子ＷＥ（バー）は、配線６１により、ＷＥ（バー）入力回路３５ｃと接続され、ＷＥ（バー）入力回路３５ｃは、配線６２により制御回路２１と接続される。図６（Ａ）のアドレス端子Ａ0の位置に、アドレス端子Ａ17が配置されている。第２の半導体チップ２００では、ＷＥ（バー）入力回路３１ｃや、ＣＳ1（バー）入力回路３５ｂは使用されない。
態様１の効果を説明する前に、効果の説明に用いる用語について説明する。線対称の位置関係にある端子の組み合わせとは、図２および図３に示すように、線１に対して線対称となっている端子同士をいう。第１の半導体チップ１００の下側端子で説明すると、例えば、アドレス端子Ａ4、Ａ13の組み合わせ、チップセレクト端子ＣＳ1（バー）と書込イネーブル端子ＷＥ（バー）の組み合わせをいう。同じ機能の信号とは、例えば、アドレス信号同士、ＩＯ（入出力）信号同士のことを意味する。また、異なる機能の信号とは、例えば、チップセレクト信号と書込イネーブル信号、出力イネーブル信号とアドレス信号、ロウアバイト（lower byte）信号とアドレス信号、アッパアバイト（upper byte）信号とアドレス信号のことを意味する。
態様１の作用効果を説明する。態様１では、線対称の位置関係にある端子の組み合わせのうち、同じ機能の信号が入力（または入出力）する端子の組み合わせ（図６でいえば、アドレス端子Ａ17、Ａ0）には、各端子に対して配置される入力回路（バッファ回路）を一つとしている。同じ機能の信号には、同じ入力回路（バッファ回路）を使用することができるからである。一方、異なる機能の信号の場合は、同じ入力回路（バッファ回路）を使用できない。このため、異なる機能の信号が入力される端子の組み合わせ（図６でいえば、チップセレクト端子ＣＳ1（バー）と書込イネーブル端子ＷＥ（バー））には、各端子に対して配置される入力回路（バッファ回路）を二つとし、いずれかを選択して使用している。このように、態様１によれば、第１の半導体チップ１００、第２の半導体チップ２００のいずれも、各端子を入力回路（入出力回路）の近くに配置できる。このため、態様１によれば、信号遅延を小さくすることができる。
なお、配線（配線層）のパターンが変わるのは、第１の半導体チップ１００と第２の半導体チップ２００とでは、異なる機能の信号が入力（または入出力）する端子（例えば、チップセレクト端子ＣＳ1（バー）と書込イネーブル端子ＷＥ（バー））と接続する配線５３，５５，５９，６１である。同じ機能の信号が入力（または入出力）する端子と接続する配線５１，５７は、パターンが変わらない。例えば、第２の半導体チップ２００の配線５１、５２、５７、５８のパターンは、第１の半導体チップ１００の配線５１、５２、５７、５８のパターンと同じである。また、図示していないが、例えば、第２の半導体チップ２００の入出力端子ＩＯと接続する配線のパターンは、第１の半導体チップ１００の入出力端子ＩＯと接続する配線のパターンと同じである。このことは後で説明する態様２、３でも同様である。
（態様２）
図７（Ａ）及び図７（Ｂ）は、態様２の説明図である。第１又は第２のバッファ回路を除く第１又は第２の内部回路（デコーダ１１、制御回路２１等）は線対称の基準となる線１上に配置されている。線１より右側の領域には、第１又は第２のバッファ回路Ｃ3，ＣB（アドレス入力回路３１ｄ、ＷＥ（バー）入力回路３１ｅ等）が配置されている。これらの入力回路は、図１に示す入力回路・入出力回路３１に含まれる。また、線１より左側の領域には、第１又は第２のバッファ回路Ｃ3，ＣA（アドレス入力回路３５ｄ、ＣＳ1（バー）入力回路３５ｅ等）が配置されている。これらの入力回路は、図１に示す入力回路・入出力回路３５に含まれる。
第１の半導体チップ１００の複数の第１の端子のうち線対称の位置にある２つの端子ＴA1，ＴB1は、複数の第１のバッファ回路のうち線対称の位置にある２つの回路ＣA，ＣBに対応する。第２の半導体チップ２００の複数の第２の端子のうち線対称の位置にある２つの端子ＴA2，ＴB2は、複数の第２のバッファ回路のうち線対称の位置にある２つの回路ＣA，ＣBに対応する。複数の第１のバッファ回路の２つの回路ＣA，ＣBと、複数の第２のバッファ回路の２つの回路ＣA，ＣBとは、少なくとも設計上同一である。端子ＴA1は、回路ＣAに接続され、端子ＴB1は、回路ＣBに接続されている。端子ＴA2は、回路ＣBに接続され、端子ＴB2は、前記回路ＣAに接続されている。
図７（Ａ）は、第１の半導体チップ１００の部分平面図でありバルク層上に、配線と端子が形成されている。アドレス端子Ａ17は、配線６３により、アドレス入力回路３１ｄと接続され、アドレス入力回路３１ｄは、配線６４によりデコーダ１１と接続される。書込イネーブル端子ＷＥ（バー）は、配線６５により、書込イネーブル端子ＷＥ（バー）入力回路３１ｅと接続され、書込イネーブル端子ＷＥ（バー）入力回路３１ｅは、配線６６により制御回路２１と接続される。チップセレクト端子ＣＳ1（バー）は、配線６７により、ＣＳ1（バー）入力回路３５ｅと接続され、ＣＳ1（バー）入力回路３５ｅは、配線６８により制御回路２１と接続される。アドレス端子Ａ0は、配線６９により、アドレス入力回路３５ｄと接続され、アドレス入力回路３５ｄは、配線７０によりデコーダ１１と接続される。
図７（Ｂ）は、第２の半導体チップ２００の部分平面図であり、図７（Ａ）のバルク層上に、配線と端子（パッド）が形成されている。図７（Ａ）と異なる箇所を説明する。図７（Ａ）のアドレス端子Ａ17の位置に、アドレス端子Ａ0が配置されている。図７（Ａ）の書込イネーブル端子ＷＥ（バー）の位置に、チップセレクト端子ＣＳ1（バー）が配置されている。チップセレクト端子ＣＳ1（バー）は、配線７１により、ＣＳ1（バー）入力回路３５ｅと接続される。図７（Ａ）のチップセレクト端子ＣＳ1（バー）の位置に、書込イネーブル端子ＷＥ（バー）が配置されている。書込イネーブル端子ＷＥ（バー）は、配線７２により、書込イネーブル端子ＷＥ（バー）入力回路３１ｅと接続される。図７（Ａ）のアドレス端子Ａ0の位置に、アドレス端子Ａ17が配置されている。
複数の第１の端子のそれぞれの端子は、複数の第１のバッファ回路のいずれか１つの回路と、複数の第１の配線の一部によって接続されている。複数の第２の端子のそれぞれの端子は、複数の第２のバッファ回路のいずれか１つの回路と、複数の第２の配線の一部によって接続されている。複数の第１の端子のうち、１つの情報（例えばアドレス信号・入出力データ信号）の少なくとも一部を形成するための複数の信号に対応する偶数個の端子Ｔ3（例えばアドレス端子Ａ0〜Ａ18、ＩＯ1〜16）は、線対称な配列をなしている。複数の第２の端子のうち、１つの情報（例えばアドレス信号・入出力データ信号）の少なくとも一部を形成するための複数の信号に対応する偶数個の端子Ｔ3（例えばアドレス端子Ａ0〜Ａ18、ＩＯ1〜16）は、線対称な配列をなしている。
態様２の作用効果を説明する。態様２によれば、第１の半導体チップ１００、第２の半導体チップ２００のいずれも、不必要な入力回路がない。このため、ＳＲＡＭチップの面積を有効利用することができる。また、第１の半導体チップ１００では、各端子（パッド）を入力回路（入出力回路）の近くに配置できる。このため、第１の半導体チップ１００では、信号遅延を小さくすることができる。
なお、態様２では、第１の半導体チップ１００と第２の半導体チップ２００とでは、異なる機能の信号が入力（または入出力）する端子（例えば、チップセレクト端子ＣＳ1（バー）と書込イネーブル端子ＷＥ（バー））と接続する配線のうち、入力回路・入出力回路と制御回路とを接続する配線のパターンは同じとなる（例えば、第１の半導体チップ１００の配線６８と第２の半導体チップ２００の配線６８）。各端子と対応する入力回路・入出力回路は一つしかないからである。このことは、次に説明する態様３にも言える。
（態様３）
図８（Ａ）及び図８（Ｂ）は、態様３の説明図である。第１又は第２のバッファ回路を除く内部回路（デコーダ１１、制御回路２１等）、第１及び第２のバッファ回路（アドレス入力回路３９ａ，３９ｂ、書込イネーブル端子ＷＥ（バー）入力回路３９ｃ、ＣＳ1（バー）入力回路３９ｄ）は、線対称の基準となる線１上に配置されている。
図８（Ａ）は、第１の半導体チップ１００の部分平面図であり、バルク層上に、配線と端子（パッド）が形成されている。アドレス端子Ａ17は、配線７３により、バッファ回路としてのアドレス入力回路３９ａと接続されている。バッファ回路としてのアドレス入力回路３９ａは、配線８０によりデコーダ１１と接続される。書込イネーブル端子ＷＥ（バー）は、配線７５により、バッファ回路としての書込イネーブル端子ＷＥ（バー）入力回路３９ｃと接続されている。バッファ回路としての書込イネーブル端子ＷＥ（バー）入力回路３９ｃは、配線７６により制御回路２１と接続される。バッファ回路としてのチップセレクト端子ＣＳ1（バー）は、配線７７により、バッファ回路としてのＣＳ1（バー）入力回路３９ｄと接続されている。バッファ回路としてのＣＳ1（バー）入力回路３９ｄは、配線７８により制御回路２１と接続される。アドレス端子Ａ0は、配線７９により、バッファ回路としてのアドレス入力回路３９ｂと接続されている。バッファ回路としてのアドレス入力回路３９ｂは、配線７４によりデコーダ１１と接続される。
図８（Ｂ）は、第２の半導体チップ２００の部分平面図であり、図８（Ａ）のバルク層上に、配線と端子（パッド）が形成されている。図８（Ａ）と異なる箇所を説明する。図８（Ａ）のアドレス端子Ａ17の位置に、アドレス端子Ａ0が配置されている。図８（Ａ）の書込イネーブル端子ＷＥ（バー）の位置に、チップセレクト端子ＣＳ1（バー）が配置されている。チップセレクト端子ＣＳ1（バー）は、配線８１により、バッファ回路としてのＣＳ1（バー）入力回路３９ｄと接続される。図８（Ａ）のチップセレクト端子ＣＳ1（バー）の位置に、書込イネーブル端子ＷＥ（バー）が配置されている。書込イネーブル端子ＷＥ（バー）は、配線８２により、バッファ回路としての書込イネーブル端子ＷＥ（バー）入力回路３９ｃと接続される。図８（Ａ）のアドレス端子Ａ0の位置に、アドレス端子Ａ17が配置されている。
本実施の形態で、複数の第１のバッファ回路は、第１の半導体チップ１００の中央部に一列に（例えば中心線に沿って）配列され、複数の第２のバッファ回路は、第２の半導体チップの中央部２００に一列に（例えば中心線に沿って）配列されている。
態様３の作用効果を説明する。態様３によれば、第１の半導体チップ１００、第２の半導体チップ２００のいずれも、不必要な入力回路がない。このため、ＳＲＡＭチップの面積を有効利用することができる。また、線対称の位置関係にある端子同士において、端子と入力回路・入出力回路との距離を同じくらいにすることができる。
本発明の実施の形態に係る半導体チップ又は半導体装置の製造方法は、上述した第１又は第２の半導体チップ１００，２００を製造するのに必要な工程を含む。第１及び第２の半導体チップ１００，２００、第１及び第２の内部回路を設計上同じ構造となるように同じプロセスで製造することができる。また、第１及び第２のバッファ回路を、設計上同じ構造となるように同じプロセスで製造してもよい。ただし、第１及び第２のバッファ回路のうち、チップセレクト信号が入力される回路は、異なるように製造してもよい。
本発明の実施の形態に係る電子機器として、図９にはノート型パーソナルコンピュータ１０００が示され、図１０には携帯電話２０００が示されている。
（本発明を他の側面から捉えた実施の形態）
本発明の実施の形態に係る半導体装置は、
第１半導体チップと、前記第１半導体チップに対してミラーチップとなる第２半導体チップと、を備え、
前記第１半導体チップおよび前記第２半導体チップは、ともに、能動面に、バルク層と、その上に位置する配線層と、を備え、
前記第１半導体チップの前記バルク層と、前記第２半導体チップの前記バルク層とは、パターンが共通しており、
前記第２半導体チップの前記配線層のパターンを、前記第１半導体チップの前記配線層のパターンと異ならせることにより、前記第２半導体チップをミラーチップにする。
本発明の実施の形態において、ミラーチップとなる第２半導体チップは、第１半導体チップとバルク層のパターンを共通にし、配線層のパターンが異なる。したがって、バルク層のパターンおよび配線層のパターンを変更させて、ミラーチップを作製する場合に比べて、ミラーチップの作製が容易となる。また、本発明によれば、バルク層までが形成された、複数枚のマスターウェハを準備していれば、あるマスターウェハを用いて、第１半導体チップを作製し、別のマスターウェハを用いて、第２半導体チップを作製できる。このため、ミラーチップとなる第２半導体チップの作製に要する時間を短縮できる。
前記第１半導体チップおよび前記第２半導体チップは、ともに、前記能動面に、
前記配線層と接続する一方端子、および、
前記配線層と接続し、かつ前記一方端子と異なる機能の信号が入力する他方端子を有し、
前記一方端子と前記他方端子とは、前記能動面上で線対称となる位置関係にあってもよい。
前記第１半導体チップおよび前記第２半導体チップは、ともに、前記能動面に、複数のＩＯ端子を有し、
前記ＩＯ端子同士は、前記能動面上で線対称となる位置関係にあり、
前記第１半導体チップにおける、前記ＩＯ端子に接続する前記配線層のパターンは、前記第２半導体チップにおける、前記ＩＯ端子に接続する前記配線層のパターンと同じであってもよい。
この態様において、ＩＯ端子同士は、能動面上で線対称となる位置関係にある。これらの端子には同じ機能の信号が入出力するので、ミラーチップである第２半導体チップのＩＯ端子と接続する配線層を、第１半導体チップのＩＯ端子と接続する配線層と同じパターンにすることができる。なお、ＩＯ端子に接続する配線層のパターンとは、ＩＯ端子とＩＯ用入出力回路とを接続する配線層のパターンを意味する。
前記第１半導体チップおよび前記第２半導体チップは、ともに、前記能動面に、複数の他のアドレス端子を有し、
前記他のアドレス端子同士は、前記能動面上で線対称となる位置関係にあり、
前記第１半導体チップにおける、前記他のアドレス端子に接続する前記配線層のパターンは、前記第２半導体チップにおける、前記他のアドレス端子に接続する前記配線層のパターンと同じであってもよい。
この態様において、他のアドレス端子同士は、能動面上で線対称となる位置関係にある。これらの端子には同じ機能の信号が入力するので、第２半導体チップの他のアドレス端子と接続する配線層を、第１半導体チップの他のアドレス端子と接続する配線層と同じパターンにすることができる。なお、他のアドレス端子に接続する配線層のパターンとは、他のアドレス端子と他のアドレス端子用入力回路とを接続する配線層のパターンを意味する。
前記第１半導体チップおよび前記第２半導体チップは、ともに、前記能動面に、前記一方端子用の入力回路と、前記他方端子用の入力回路と、を含む組を、２組備え、
前記組の一方と、前記組の他方とは、前記能動面上で線対称に位置しており、
前記第１半導体チップでは、前記組の一方において、前記一方端子用の入力回路が使用され、前記組の他方において、前記他方端子用の入力回路が使用され、
前記第２半導体チップでは、前記組の一方において、前記他方端子用の入力回路が使用され、前記組の他方において、前記一方端子用の入力回路が使用されていてもよい。
この態様によれば、第１半導体チップ、第２半導体チップのいずれも、一方端子を一方端子用の入力回路の近くに配置でき、かつ他方端子を他方端子用の入力回路の近くに配置できる。このため、端子と入力回路との間における信号遅延を小さくすることができる。
前記第１半導体チップおよび前記第２半導体チップは、ともに、前記能動面に、前記一方端子用の入力回路と、前記他方端子用の入力回路と、を含む組を、１組備え、
前記第１半導体チップにおいて、前記一方端子と前記一方端子用の入力回路との距離および前記他方端子と前記他方端子用の入力回路との距離が比較的近く、
前記第２半導体チップにおいて、前記一方端子と前記一方端子用の入力回路との距離および前記他方端子と前記他方端子用の入力回路との距離が比較的遠くてもよい。
この態様によれば、第１半導体チップ、第２半導体チップのいずれも、不必要な入力回路がない。このため、第１半導体チップ、第２半導体チップの面積を有効利用することができる。また、この態様によれば、第１半導体チップにおける一方端子（他方端子）から一方端子用の入力回路（他方端子用の入力回路）までの距離を比較的短いので、第１半導体チップにおいて、端子と入力回路との間における信号遅延を小さくすることができる。
前記一方の半導体チップおよび前記他方の半導体チップは、ともに、前記能動面に、前記一方端子用の入力回路と、前記他方端子用の入力回路と、を含む組を、１組備え、
前記組は、線対称の基準となる線上に位置していてもよい。
この態様によれば、第１半導体チップ、第２半導体チップのいずれも、不必要な入力回路がない。このため、第１半導体チップ、第２半導体チップの面積を有効利用することができる。また、この態様によれば、第１半導体チップにおける一方端子（他方端子）から一方端子用の入力回路（他方端子用の入力回路）までの距離と、第２半導体チップにおける一方端子（他方端子）から一方端子用の入力回路（他方端子用の入力回路）までの距離と、を同じくらいにすることができる。
前記第１半導体チップおよび前記第２半導体チップは、半導体メモリを含んでもよい。
前記第１半導体チップと前記第２半導体チップとは、メモリ容量が同じであり、
前記第１半導体チップは、チップセレクト端子を有し、
前記第２半導体チップは、チップセレクト（バー）端子を有し、
前記第１半導体チップの前記チップセレクト端子と前記第２半導体チップの前記チップセレクト（バー）端子とは、互いにミラー対称に位置していてもよい。
この態様によれば、例えば、第１半導体チップ、第２半導体チップのメモリ容量が８Ｍビットの場合、１６Ｍビットの半導体装置にすることができる。
前記第１半導体チップは、前記第２半導体チップとチップサイズが同じであってもよい。
前記第１半導体チップの前記能動面と反対面が、前記第２半導体チップの前記能動面と反対面上に配置されている。これには、次の態様がある。前記第１半導体チップの前記能動面では、ワイヤボンディングがなされ、前記第２半導体チップの前記能動面では、フェイスダウンボンディングがなされていてもよい。
前記第１半導体チップの前記能動面は、回路基板の一方の面と対向し、
前記第２半導体チップの前記能動面は、前記回路基板の他方の面と対向していてもよい。
前記第１半導体チップの前記能動面および前記第２半導体チップの前記能動面では、フェイスダウンボンディングがなされていてもよい。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）及び図１（Ｂ）は、本実施形態に係る第１及び第２の半導体チップを説明する図である。 図２は、第１及び第２の端子を対比する図である。 図３は、第１及び第２の端子を対比する図である。 図４は、本実施形態に係る半導体装置の断面を模式的に示す図である。 図５は、本実施形態に係る半導体装置の他の例の断面を模式的に示す図である。 図６（Ａ）及び図６（Ｂ）は、本実施形態の態様１の説明図である。 図７（Ａ）及び図７（Ｂ）は、本実施形態の態様２の説明図である。 図８（Ａ）及び図８（Ｂ）は、本実施形態の態様３の説明図である。 図９は、本発明の実施の形態に係る電子機器を示す図である。 図１０は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
１ 線、１１ デコーダ、１３ デコーダ、２１ 制御回路、２３ 制御回路、３１ 入力回路・入出力回路、３１ａ アドレス入力回路、３１ｂ チップセレクト端子ＣＳ1（バー）入力回路、３１ｃ 書込イネーブル端子ＷＥ（バー）入力回路、３１ｄ アドレス入力回路、３１ｅ 書込イネーブル端子ＷＥ（バー）入力回路、３３ 入力回路・入出力回路、３５ 入力回路・入出力回路、３５ａ アドレス入力回路、３５ｂ チップセレクト端子ＣＳ1（バー）入力回路、３５ｃ 書込イネーブル端子ＷＥ（バー）入力回路、３５ｄ アドレス入力回路、３５ｅ チップセレクト端子ＣＳ1（バー）入力回路、３７ 入力回路・入出力回路、３９ａ アドレス入力回路、３９ｂ ＷＥ（バー）入力回路、３９ｃ チップセレクト端子ＣＳ1（バー）入力回路、４１ メモリセルアレイ、４３ メモリセルアレイ、４５ メモリセルアレイ、４７ メモリセルアレイ、５３，５５，５９，６１６５，６７，７１，７２，７５，７７，８１，８２ 配線、１００ ＳＲＡＭチップ、２００ ＳＲＡＭチップ、３００ 回路基板、３１０ アドレス信号用配線、３２０ 書込イネーブル信号用配線、４００ 回路基板、４１０ アドレス信号用配線、４２０ 書込イネーブル信号用配線、４３０ アドレス信号用配線、４４０ 書込イネーブル信号用配線

Claims (30)

  1. 複数の第１の端子と、入力及び出力の少なくとも一方のための複数の第１のバッファ回路と、前記複数の第１の端子と前記複数の第１のバッファ回路とを電気的に接続する複数の第１の配線と、前記複数の第１のバッファ回路と電気的に接続された第１の内部回路と、を有する第１の半導体チップと、
    複数の第２の端子と、入力及び出力の少なくとも一方のための複数の第２のバッファ回路と、前記複数の第２の端子と前記複数の第２のバッファ回路とを電気的に接続する複数の第２の配線と、前記複数の第２のバッファ回路と電気的に接続された第２の内部回路と、を有する第２の半導体チップと、
    を有し、
    前記複数の第１の端子の位置と、前記複数の第２の端子の位置とは、面対称の関係にあり、
    前記第１及び第２の内部回路は、少なくとも設計上同一であり、
    前記複数の第１の配線の少なくとも一部と、前記複数の第２の配線の少なくとも一部と、は異なるパターンで形成されてなる半導体装置。
  2. 請求項１記載の半導体装置において、
    前記複数の第１及び第２の端子は、それぞれ、前記第１又は第２の半導体チップの周縁部に配列されてなる半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記複数の第１の端子は、前記第１の半導体チップにおいて、線対称な配列をなしており、
    前記複数の第２の端子は、前記第２の半導体チップにおいて、線対称な配列をなしている半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記複数の第１のバッファ回路の全体的構成と、前記複数の第２のバッファ回路の全体的構成とは、チップセレクト信号が入力される回路を除いて、少なくとも設計上同一である半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記複数の第１の端子の１つである端子Ｔ1は、前記複数の第１のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応し、
    前記複数の第２の端子の１つである端子Ｔ2は、前記複数の第２のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応し、
    前記複数の第１のバッファ回路の前記２つの回路Ｃ1，Ｃ2と、前記複数の第２のバッファ回路の前記２つの回路Ｃ1，Ｃ2とは、少なくとも設計上同一であり、
    前記第１又は第２の半導体チップにおいて、前記端子Ｔ1，Ｔ2は、同じ位置にあり、
    前記複数の第１の配線の一部によって、前記端子Ｔ1と前記回路Ｃ1とが選択的に接続され、
    前記複数の第２の配線の一部によって、前記端子Ｔ2と前記回路Ｃ2とが選択的に接続されてなる半導体装置。
  6. 請求項５記載の半導体装置において、
    前記複数の第１の端子のうち、前記端子Ｔ1に対して線対称の位置にある端子Ｔ1Aは、前記複数の第１のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応し、
    前記複数の第２の端子のうち、前記端子Ｔ2に対して線対称の位置にある端子Ｔ2Aは、前記複数の第２のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応し、
    前記複数の第１のバッファ回路の前記２つの回路Ｃ1A，Ｃ2Aと、前記複数の第２のバッファ回路の前記２つの回路Ｃ1A，Ｃ2Aとは、少なくとも設計上同一であり、
    前記２つの回路Ｃ1A，Ｃ2Aと、前記２つの回路Ｃ1，Ｃ2とは、少なくとも設計上同一であり、
    前記複数の第１の配線の一部によって、前記端子Ｔ1Aと前記回路Ｃ2Aとが選択的に接続され、
    前記複数の第２の配線の一部によって、前記端子Ｔ2Aと前記回路Ｃ1Aとが選択的に接続されてなる半導体装置。
  7. 請求項５又は請求項６記載の半導体装置において、
    前記複数の第１の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する第１の偶数個の端子のそれぞれは、前記複数の第１のバッファ回路のいずれか１つの回路に接続され、前記第１の偶数個の端子は線対称な配列をなし、
    前記複数の第２の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する第２の偶数個の端子のそれぞれは、前記複数の第２のバッファ回路のいずれか１つの回路に接続され、前記第２の偶数個の端子は線対称な配列をなしている半導体装置。
  8. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記複数の第１の端子のそれぞれの端子は、前記複数の第１のバッファ回路のいずれか１つの回路と、前記複数の第１の配線の一部によって接続され、
    前記複数の第２の端子のそれぞれの端子は、前記複数の第２のバッファ回路のいずれか１つの回路と、前記複数の第２の配線の一部によって接続されてなる半導体装置。
  9. 請求項８記載の半導体装置において、
    前記複数の第１の端子のうち線対称の位置にある２つの端子ＴA1，ＴB1は、前記複数の第１のバッファ回路のうち線対称の位置にある２つの回路ＣA，ＣBに対応し、
    前記複数の第２の端子のうち線対称の位置にある２つの端子ＴA2，ＴB2は、前記複数の第２のバッファ回路のうち線対称の位置にある２つの回路ＣA，ＣBに対応し、
    前記複数の第１のバッファ回路の前記２つの回路ＣA，ＣBと、前記複数の第２のバッファ回路の前記２つの回路ＣA，ＣBとは、少なくとも設計上同一であり、
    前記端子ＴA1は、前記回路ＣAに接続され、前記端子ＴB1は、前記回路ＣBに接続され、
    前記端子ＴA2は、前記回路ＣBに接続され、前記端子ＴB2は、前記回路ＣAに接続されてなる半導体装置。
  10. 請求項８又は請求項９記載の半導体装置において、
    前記複数の第１の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する偶数個の端子は、線対称な配列をなし、
    前記複数の第２の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する偶数個の端子は、線対称な配列をなしている半導体装置。
  11. 請求項８記載の半導体装置において、
    前記複数の第１のバッファ回路は、前記第１の半導体チップの中央部に一列に配列され、
    前記複数の第２のバッファ回路は、前記第２の半導体チップの中央部に一列に配列されてなる半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記複数の第１のバッファ回路は、前記第１の半導体チップの中心線に沿って配列され、
    前記複数の第２のバッファ回路は、前記第２の半導体チップの中心線に沿って配列されてなる半導体装置。
  13. 請求項１から請求項１２のいずれかに記載の半導体装置において、
    前記第１及び第２の内部回路は、それぞれ、メモリセルアレイを含む半導体装置。
  14. 請求項１から請求項１３のいずれかに記載の半導体装置において、
    前記第１及び第２の半導体チップは、スタックされてなり、
    前記複数の第１及び第２の端子のうち、前記第１及び第２の半導体チップのそれぞれにおいて同じ位置にある２つの端子は、電気的に接続されてなる半導体装置。
  15. 複数の端子と、
    入力及び出力の少なくとも一方のための複数のバッファ回路と、
    前記複数の端子と前記複数のバッファ回路とを電気的に接続する複数の配線と、
    前記複数のバッファ回路と電気的に接続された内部回路と、
    を有し、
    前記複数の端子の１つである端子Ｔ1は、前記複数のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応し、
    前記複数の配線の一部によって、前記端子Ｔ1と前記回路Ｃ1とが選択的に接続されてなる半導体チップ。
  16. 請求項１５記載の半導体チップにおいて、
    前記複数の端子のうち、前記端子Ｔ1に対して線対称の位置にある他の端子Ｔ1Aは、前記複数のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応し、
    前記２つの回路Ｃ1A，Ｃ2Aと、前記２つの回路Ｃ1，Ｃ2とは、少なくとも設計上同一であり、
    前記複数の配線の一部によって、前記端子Ｔ1Aと前記回路Ｃ2Aとが選択的に接続されてなる半導体チップ。
  17. 請求項１５又は請求項１６記載の半導体チップにおいて、
    前記複数の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する偶数個の端子のそれぞれは、前記複数のバッファ回路のいずれか１つの回路に接続され、前記偶数個の端子は、線対称な配列をなしている半導体チップ。
  18. 複数の端子と、
    入力及び出力の少なくとも一方のための複数のバッファ回路と、
    前記複数の端子と前記複数のバッファ回路とを電気的に接続する複数の配線と、
    前記複数のバッファ回路と電気的に接続された内部回路と、
    を有し、
    前記複数の端子のそれぞれの端子は、前記複数のバッファ回路のいずれか１つの回路と、前記複数の配線の一部によって接続され、
    前記複数のバッファ回路は、前記半導体チップの中央部に一列に配列されてなる半導体チップ。
  19. 請求項１８記載の半導体チップにおいて、
    前記複数のバッファ回路は、前記半導体チップの中心線に沿って配列されてなる半導体チップ。
  20. スタックされた複数の半導体チップを有する半導体装置であって、
    それぞれの前記半導体チップは、請求項１５から請求項１９のいずれかに記載の半導体チップである半導体装置。
  21. スタックされた複数の半導体チップを有する半導体装置であって、
    少なくとも１つの前記半導体チップは、請求項１５から請求項１９のいずれかに記載の半導体チップである半導体装置。
  22. 請求項１から請求項１４，２０，２１のいずれかに記載の半導体装置が実装されてなる回路基板。
  23. 請求項１から請求項１４，２０，２１のいずれかに記載の半導体装置を有する電子機器。
  24. 複数の端子と、入力及び出力の少なくとも一方のための複数のバッファ回路と、前記複数の端子と前記複数のバッファ回路とを電気的に接続する複数の配線と、前記複数のバッファ回路と電気的に接続された内部回路と、を形成することを含み、
    前記複数の端子の１つである端子Ｔ1は、前記複数のバッファ回路の前記２つの回路Ｃ1，Ｃ2に対応し、
    前記複数の配線の一部によって、前記端子Ｔ1と前記回路Ｃ1とを選択的に接続する半導体チップの製造方法。
  25. 請求項２４記載の半導体チップの製造方法において、
    前記複数の端子のうち、前記端子Ｔ1に対して線対称の位置にある他の端子Ｔ1Aは、前記複数のバッファ回路の２つの回路Ｃ1A，Ｃ2Aに対応し、
    前記２つの回路Ｃ1A，Ｃ2Aと、前記２つの回路Ｃ1，Ｃ2とを、少なくとも設計上同一に形成し、
    前記複数の配線の一部によって、前記端子Ｔ1Aと前記回路Ｃ2Aとを選択的に接続する半導体チップの製造方法。
  26. 請求項２４又は請求項２５記載の半導体チップの製造方法において、
    前記複数の端子のうち、１つの情報の少なくとも一部を形成するための複数の信号に対応する偶数個の端子のそれぞれを、前記複数のバッファ回路のいずれか１つの回路に接続し、前記偶数個の端子を、線対称の配列になるように配置する半導体チップの製造方法。
  27. 複数の端子と、入力及び出力の少なくとも一方のための複数のバッファ回路と、前記複数の端子と前記複数のバッファ回路とを電気的に接続する複数の配線と、前記複数のバッファ回路と電気的に接続された内部回路と、を形成することを含み、
    前記複数の端子のそれぞれの端子を、前記複数のバッファ回路のいずれか１つの回路と、前記複数の配線の一部によって接続し、
    前記複数のバッファ回路を、前記半導体チップの中央部に一列に配列する半導体チップの製造方法。
  28. 請求項２７記載の半導体チップの製造方法において、
    前記複数のバッファ回路を、前記半導体チップの中心線に沿って配列する半導体チップの製造方法。
  29. 複数の第１の端子と、入力及び出力の少なくとも一方のための複数の第１のバッファ回路と、前記複数の第１の端子と前記複数の第１のバッファ回路とを電気的に接続する複数の第１の配線と、前記複数の第１のバッファ回路と電気的に接続された第１の内部回路と、を有する第１の半導体チップを製造し、
    複数の第２の端子と、入力及び出力の少なくとも一方のための複数の第２のバッファ回路と、前記複数の第２の端子と前記複数の第２のバッファ回路とを電気的に接続する複数の第２の配線と、前記複数の第２のバッファ回路と電気的に接続された第２の内部回路と、を有する第２の半導体チップを製造すること、
    を含み、
    前記第１及び第２の内部回路を設計上同じ構造となるように、少なくとも設計上同一のマスクで形成し、
    前記複数の第１の端子と、前記複数の第２の端子と、をそれぞれ設計上同じ配列であって線対称に配列されるように、少なくとも設計上同一のマスクで形成し、
    前記複数の第１の配線の少なくとも一部と、前記複数の第２の配線の少なくとも一部と、を異なる設計のマスクで形成する半導体装置の製造方法。
  30. 請求項２９記載の半導体装置の製造方法において、
    前記複数の第１のバッファ回路と、前記複数の第２のバッファ回路とを、チップセレクト信号が入力される回路を除いて、設計上同じ構造となるように少なくとも設計上同一のマスクで形成する半導体装置の製造方法。
JP2005165096A 2000-09-08 2005-06-06 半導体装置の製造方法 Expired - Fee Related JP4264750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005165096A JP4264750B2 (ja) 2000-09-08 2005-06-06 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000273030 2000-09-08
JP2005165096A JP4264750B2 (ja) 2000-09-08 2005-06-06 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001268333A Division JP3744825B2 (ja) 2000-09-08 2001-09-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008190431A Division JP2009010397A (ja) 2000-09-08 2008-07-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005328069A true JP2005328069A (ja) 2005-11-24
JP4264750B2 JP4264750B2 (ja) 2009-05-20

Family

ID=35474107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005165096A Expired - Fee Related JP4264750B2 (ja) 2000-09-08 2005-06-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4264750B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791003B1 (ko) 2006-11-21 2008-01-03 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 모듈에서의 터미널배치 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791003B1 (ko) 2006-11-21 2008-01-03 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 모듈에서의 터미널배치 방법

Also Published As

Publication number Publication date
JP4264750B2 (ja) 2009-05-20

Similar Documents

Publication Publication Date Title
JP3744825B2 (ja) 半導体装置
US8319351B2 (en) Planar multi semiconductor chip package
US7999367B2 (en) Stacked memory device
TWI299499B (en) Stacked memory, memory module and memory system
JP2964983B2 (ja) 三次元メモリモジュール及びそれを用いた半導体装置
US20060237798A1 (en) Semiconductor chip with fuse unit
JP2000340737A (ja) 半導体パッケージとその実装体
KR100843213B1 (ko) 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
JP5004385B2 (ja) 半導体メモリチップとそれを用いた半導体メモリ装置
JP4264750B2 (ja) 半導体装置の製造方法
JP2006324430A (ja) 半導体集積回路装置
JP4754201B2 (ja) 半導体装置
JP2009010397A (ja) 半導体装置の製造方法
JPH05243482A (ja) 半導体集積回路
US20090256248A1 (en) Configuration terminal for integrated devices and method for configuring an integrated device
JP2000022079A (ja) 半導体集積回路
JP4111313B2 (ja) 半導体記憶装置
JP4123572B2 (ja) 半導体装置
JP2005229118A (ja) マルチ・ローパッド構造を有する半導体装置、及びそれを製造する方法
KR20030081033A (ko) 칩 상에서 평면적으로 비사각형의 메모리 뱅크를 갖는반도체 메모리 장치
JP2000164627A (ja) 半導体装置及びモジュール及びそれを用いたｉｃカード
JPH11317494A (ja) 三次元メモリモジュ―ル及びそれを用いた半導体装置
JPH1117131A (ja) 半導体メモリ装置
JPH04186749A (ja) 半導体集積回路装置
JPH04312958A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080528

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees