JP2005327919A - デバイスの製造方法及びデバイス、電気光学素子、プリンタ - Google Patents

Abstract

【課題】 任意の平面形状を有する強誘電体層や圧電体層を有するデバイスについて、特にその強誘電体層や圧電体層が本来の特性を発揮するよう、エッチングによるダメージをなくすようにした製造方法と、これによって得られる、強誘電体素子や圧電体素子等のデバイスを提供する。
【解決手段】 基体１上に、下部電極３を形成する工程と、基体１上に、下部電極３に隣接する凸部５を形成する工程と、下部電極３上に、強誘電体材料又は圧電体材料を供給し、強誘電体層又は圧電体層６を形成する工程と、を含むデバイスの製造方法。
【選択図】 図１

Description

本発明は、基体上に強誘電体層又は圧電体層を有した強誘電体素子または圧電体素子としてのデバイスの製造方法と、これによって得られるデバイス、電気光学素子、プリンタに関する。

下部電極と上部電極との間に、強誘電体層や圧電体層を挟持してなるデバイスとして、強誘電体素子や圧電体素子が知られている。
強誘電体素子としては、例えばキャパシタ部分に強誘電体層（強誘電体膜）を有し、その自発分極によりデータを保持する強誘電体メモリ（ＦｅＲＡＭ）が知られている。
また、圧電体素子としては、例えば液滴吐出式記録ヘッドに適用されるものなどが知られている。この圧電体素子は、圧電体層として膜厚が０．５μｍ〜２０μｍ程度のチタン酸ジルコン酸鉛（ＰＺＴ）等からなる薄膜を用いたもので、圧電体層が、例えば、スパッタ法、ゾルゲル法、レーザーアブレーション法、ＣＶＤ法等によって形成されたものである。

ところで、前記の液滴吐出式記録ヘッドに採用されるような圧電体素子を製造する場合、従来では、基板全面に形成した下部電極上に圧電体薄膜を成膜し、さらにその上に白金などの上部電極用の金属膜をスパッタ法などによって成膜し、その後、フォトリソグラフィ法により、前記金属膜及び圧電体薄膜の不要部分をエッチング除去し、上部電極及び圧電体層をそれぞれ形成することで行う。あるいは、スクリーン印刷などの印刷法により行うものとしている。（例えば、特許文献１参照。）
特開平５−２８６１３１号公報

しかしながら、フォトリソグラフィ法では、特に圧電体薄膜をエッチングする必要上、得られる圧電体層に対して、例えばプラズマ等のエッチングによるダメージが与えられてしまい、結果として圧電体層が本来の特性を発揮できなくなってしまうといった課題がある。また、一般にフォトリソグラフィ法は、材料の使用効率が悪く、工程が煩雑となるため、高コストとなりタクトタイムも大きくなるといった課題もある。また、印刷法では、微細パターンの形成が困難であり、さらにパターンごとにマスクを作製しなくてはならないという課題がある。

本発明は前記事情に鑑みてなされたもので、その目的とするところは、任意の平面形状を有する強誘電体層や圧電体層を有するデバイスについて、特にその強誘電体層や圧電体層が本来の特性を発揮するよう、エッチングによるダメージをなくすようにした製造方法と、これによって得られる、強誘電体素子や圧電体素子等のデバイス、さらには電気光学素子、プリンタを提供することにある。

本発明のデバイスの製造方法は、前記目的を達成するため、基体上に、下部電極を形成する工程と、前記基体上に、前記下部電極に隣接する凸部を形成する工程と、前記下部電極上に、強誘電体材料又は圧電体材料を供給し、強誘電体層又は圧電体層を形成する工程と、を含むことを特徴としている。
また、この製造方法では、前記凸部形成工程において、前記基体上に前記凸部を絶縁材料で形成後、前記下部電極形成工程において、前記凸部に隣接させて前記下部電極を形成するようにしてもよい。
また、前記下部電極形成工程において、複数の前記下部電極を形成後、前記凸部形成工程において、前記下部電極同士の間に、絶縁材料からなる前記凸部を形成するようにしてもよい。
また、前記凸部形成工程において、前記下部電極上を埋めるように絶縁層を形成し、その後、前記下部電極上の前記絶縁層を除去することで前記凸部を形成するようにしてもよい。
また、前記下部電極形成工程において、前記下部電極を形成後、前記凸部形成工程において、前記下部電極上に絶縁材料からなる凸部を形成するようにしてもよい。

このデバイスの製造方法によれば、例えば凸部間において露出する面を、予め強誘電体材料又は圧電体材料に対して親和性が高くしておくことにより、この凸部間に強誘電体層又は圧電体層を選択的に形成することが可能となる。したがって、得られる強誘電体層又は圧電体層をエッチングなしに形成することが可能となることから、これら強誘電体層又は圧電体層に対するエッチングによるダメージをなくすことができ、よって、これら強誘電体層又は圧電体層に本来の特性を発揮させることができる。また、強誘電体材料又は圧電体材料として液状の材料を用いた場合に、この材料は毛細管現象によって凸部間に引き込まれやすくなり、したがって強誘電体材料又は圧電体材料は、凸部間に選択的に配されるようになる。また、所定平面形状の強誘電体層又は圧電体層を、エッチングを行うことなく極めて簡便に形成することが可能となり、したがってデバイスを、高効率、低コストにて形成することが可能となる。

また、前記デバイスの製造方法においては、前記凸部の先端部を、先端方向に向けて徐々に細くなるように形成するのが好ましい。
このようにすれば、凸部上に前記強誘電体材料又は圧電体材料が配されても、この凸部の先端部が徐々に細くなっているので、凸部上に配された強誘電体材料又は圧電体材料が凸部上から落下する。

また、前記デバイスの製造方法においては、前記強誘電体層又は圧電体層形成後、前記凸部上の前記強誘電体材料又は圧電体材料を除去するための研磨処理工程が含まれているのが好ましい。
このようにすれば、凸部上に前記強誘電体材料又は圧電体材料が配されてそのまま残ってしまっても、研磨処理がなされることでこれが除去される。

また、前記デバイスの製造方法においては、前記下部電極は、白金、イリジウム、酸化イリジウム、ルテニウム酸ストロンチウムのいずれかを用いて形成されているのが好ましい。
このようにすれば、これの上に形成する強誘電体層又は圧電体層の配向性が良好になり、強誘電体層又は圧電体層の特性がより良好になる。

また、前記デバイスの製造方法においては、前記強誘電体層又は圧電体層形成工程では、前記下部電極上にミスト状の前記強誘電体材料又は圧電体材料を供給するのが好ましい。
このようにすれば、強誘電体材料又は圧電体材料がサブミクロンオーダーの液滴であるミストとして供給されるので、強誘電体層又は圧電体層が微細なものであっても、極めて高精度、かつ容易に形成することが可能になる。

なお、このデバイスの製造方法においては、前記凸部と前記下部電極の表面との間の段差を、前記ミストの径より大きくするのが好ましい。
このようにすれば、前記ミストの粒子が凸部間に入り込み易くなるとともに、一旦入り込んだミストはこの凸部間から出ることがない。

また、前記デバイスの製造方法においては、前記強誘電体層又は前記圧電体層形成工程では、前記下部電極上にＣＶＤ法を用いて前記強誘電体材料又は圧電体材料を供給するのが好ましい。
このようにすれば、強誘電体層又は前記圧電体層が特に微小である場合にも、極めて高精度に選択的に形成することが可能となる。

また、前記デバイスの製造方法においては、前記凸部表面に、前記強誘電体材料又は圧電体材料に対する親和性が低い表面特性を有する表面修飾膜を形成する工程を備え、前記表面修飾膜形成後、前記強誘電体層又は前記圧電体層を形成するのが好ましい。
このようにすれば、極めて容易に凸部上面の特性を制御することが可能になり、高精度かつ低コストで強誘電体層又は圧電体層を形成することが可能になる。

また、前記デバイスの製造方法においては、前記下部電極表面に、前記強誘電体材料又は圧電体材料に対する親和性が高い表面特性を有する表面修飾膜を形成する工程を備え、前記表面修飾膜形成後、前記強誘電体層又は前記圧電体層を形成するのが好ましい。
このようにすれば、極めて容易に下部電極表面の特性を制御することが可能になり、高精度かつ低コストで強誘電体層又は圧電体層を形成することが可能になる。

なお、これらデバイスの製造方法においては、前記表面修飾膜として、自己組織化単分子膜を用いるのが好ましい。
このように、自己組織化単分子膜を用いて表面修飾膜を形成すれば、この表面修飾膜を形成した領域の親和性の程度を極めて高精度に制御することが可能となる。ここで、自己組織化単分子膜（ＳＡＭｓ：Self-Assembled Monolayers）は、固体表面へ分子を固定する方法であって高配向・高密度な分子層が形成可能な方法である自己組織化（ＳＡ：Self-Assembly）法によって作製される膜である。自己組織化法は、オングストロームオーダで分子の環境及び幾何学的配置を操作できる。
また、自己組織化単分子膜は、有機分子の固定化技術の有力な一手段となり作製法の簡便さと分子と基板間に存在する化学結合のために膜の熱的安定性も高く、オングストロームオーダの分子素子作製のための重要技術である。また、自己組織化単分子膜は、基本的に自己集合プロセスであり、自発的に微細パターンを形成することができる。したがって、自己組織化単分子膜は、超微小電子回路で用いられるような、すなわち既存のリソグラフィー法が使えないような、緻密で高度なパターン形成を簡便に形成することができる。
したがって、このような自己組織化単分子膜を表面修飾膜として用いることにより、極めて微細な平面形状の強誘電体層又は圧電体層を簡便にかつ高精度に形成することが可能になる。

また、前記デバイスの製造方法においては、前記凸部の幅を、隣接する前記下部電極の幅以下にするのが好ましい。
このようにすれば、例えば凸部上に配された強誘電体材料又は圧電体材料が、下部電極と凸部上面との親和性の差や、前述した毛細管現象により、下部電極上に移動してここに容易に入り込むようになる。

本発明のデバイスは、基体上に形成された下部電極と、前記下部電極の表面から突出した絶縁材料からなる凸部と、前記下部電極上に形成された強誘電体層又は圧電体層とを含むことを特徴としている。
このデバイスによれば、前述したように強誘電体層又は圧電体層がエッチングされることなく形成されているので、強誘電体層又は圧電体層はダメージがないため本来の特性を発揮するものとなり、したがって高効率、低コストで高品質に形成されたものとなる。
なお、このようなデバイスとしては、下部電極上に強誘電体層が形成されることにより、強誘電体メモリ等の強誘電体素子となる。
また、下部電極上に圧電体層が形成されることにより、例えば液滴吐出式記録ヘッドに適用されるような圧電体素子となる。

本発明の電気光学素子は、透明な基体上に形成された透明な下部電極と、前記下部電極の表面から突出した絶縁材料からなる凸部と、前記下部電極上に形成された透明な強誘電体層と、前記強誘電体層上に形成された透明な上部電極とを含むことを特徴としている。
この電気光学素子によれば、強誘電体層がエッチングされることなく形成されているので、強誘電体層はダメージがないため本来の特性を発揮するものとなり、したがって高効率、低コストで高品質に形成されたものとなる。
本発明のプリンタは、基体上に形成された下部電極と、前記下部電極の表面から突出した絶縁材料からなる凸部と、前記下部電極上に形成された圧電体層とを備えた液滴吐出ヘッドを有することを特徴としている。
このプリンタによれば、圧電体層がエッチングされることなく形成され、したがって高効率、低コストで高品質に形成された液滴吐出ヘッドを有することから、このプリンタ自体も低コストで高品質なものとなる。

以下、本発明を詳しく説明する。
まず、本発明のデバイスの製造方法を、特に下部電極上に圧電体層を形成する、圧電体素子の製造方法に適用した場合の一実施形態について説明する。
（圧電体素子の製造方法）
図１（ａ）に示すように、まず、基板（基体）１を用意する。この基板（基体）１としては、例えば単結晶シリコンが好適に用いられるが、このようなシリコン以外にも、ガラスやセラミックなど任意のものを用いることができる。また、係る基板１の表面に、半導体膜、金属膜、誘電体膜等が設けられたものであってもよい。

次に、この基板１上の全面に、プラズマＣＶＤ法やスパッタ法等によって電極材料を成膜し、必要に応じてこれをアニール処理することにより、電極層２を形成する。そして、この電極層２を、公知のレジスト技術及びフォトリソグラフィー技術によってパターニングし、図１（ｂ）に示すように下部電極３を形成する。この下部電極３は、後述する圧電体層に電圧を印加するための一方の電極となるものであり、例えばＰｔ（白金）やＩｒ（イリジウム）、ＩｒＯ_ｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）等からなるものである。なお、この下部電極３のパターン、すなわちその平面形状としては、例えばこの下部電極３が略正方形の独立した島状となり、これを囲む部位が格子状となるようなパターンとしたり、あるいは、下部電極３が縞状となるパターンなどとする。本実施形態では、下部電極３が略正方形の独立した島状となり、これを囲む部位が格子状となるようなパターンとしている。

次いで、図１（ｃ）に示すようにこれら下部電極３を覆ってスピンコート法やスリットコート法等によって絶縁材料を成膜し、絶縁層４を形成する。そして、この絶縁層４についても、公知のレジスト技術及びフォトリソグラフィー技術によってパターニングし、図１（ｄ）に示すように絶縁部５を形成する。この絶縁部５は、例えば、酸化シリコンや酸化アルミニウム等の酸化物、あるいは、感光性ポリイミド樹脂や感光性アクリル樹脂等からなるもので、成膜後、光照射や加熱によって硬化せしめられ、その後、前述したようにパターニングされたものである。

ここで、絶縁層４の成膜に際しては、形成する絶縁層４の厚さが前記下部電極３の厚さに比べ十分に厚くなるように形成する。また、この絶縁層４のパターニングについては、前記下部電極３のパターンに対してネガのパターンとなるように行う。すなわち、本実施形態では、前述したように下部電極３を略正方形の独立した島状としていることから、絶縁部５のパターンについては、これら下部電極３を囲む格子状のパターンとなるように形成している。

このようにして絶縁層４を形成し、さらにこれをパターニングして絶縁部５を形成することにより、絶縁部５とこれに囲まれた（隣接した）下部電極３とは、凹凸パターンを形成するものとなる。すなわち、絶縁部５は平面形状が格子状の凸部となり、下部電極３は平面形状が略正方形状の凹部となる。なお、本実施形態では、前記の下部電極３の形成工程、及び絶縁部５の形成工程とから、本発明における凹凸パターン形成工程が構成されている。

次いで、このようにして形成した凹凸パターンにおける凹部内、すなわち絶縁部５に囲まれた下部電極３上に圧電体材料を配し、図１（ｅ）に示すように圧電体層６を形成する。ここで、圧電体層６の具体的組成としては、特に限定されるものではないが、ジルコニウム酸チタン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３：ＰＺＴ）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ_３）、ジルコニウム酸鉛ランタン（（Ｐｂ，Ｌａ）ＺｒＯ_３：ＰＬＺＴ）、マグネシウムニオブ酸チタン酸鉛（Ｐｂ（Ｍｇ、Ｎｂ）ＴｉＯ_３：ＰＭＮ−ＰＴ）、マグネシウムニオブ酸ジルコン酸チタン酸鉛（Ｐｂ（Ｍｇ、Ｎｂ）(Ｚｒ、Ｔｉ)Ｏ_３：ＰＭＮ−ＰＺＴ）、亜鉛ニオブ酸チタン酸鉛（Ｐｂ（Ｚｎ、Ｎｂ）ＴｉＯ_３：ＰＺＮ−ＰＴ）、スカンジウムニオブ酸チタン酸鉛（Ｐｂ（Ｓｃ、Ｎｂ）ＴｉＯ_３：ＰＳＮ−ＰＴ）、ニッケルニオブ酸チタン酸鉛（Ｐｂ（Ｎｉ、Ｎｂ）ＴｉＯ_３：ＰＮＮ−ＰＴ）、（Ｂａ_１−ｘＳｒ_ｘ）ＴｉＯ_３（０≦ｘ≦０．３）、Ｂｉ_４Ｔｉ_３Ｏ_１２、ＳｒＢｉ_２Ｔａ_２Ｏ_９、ＬｉＮｂＯ_３、ＬｉＴａＯ_３、ＫＮｂＯ_３のうちいずれかであることが好ましい。例えば、マグネシウムニオブ酸ジルコニウム酸チタン酸鉛であれば、Ｐｂ（Ｍｇ_１／３Ｎｂ_２／３）_０．１Ｚｒ_{０．５０４}Ｔｉ_{０．３９６}Ｏ_３という組成が好適である。

この下部電極３表面への圧電体材料の供給には、ＰＶＤ法やＣＶＤ法等の気相法、あるいはゾルゲル法等の液相法のいずれも用いることができ、本実施形態では、液相法を用いた場合について以下に説明する。
なお、気相法を用いる場合、圧電体層６を構成する材料の気体やプラズマを下部電極３上に供給し、堆積させることにより、下部電極３上に圧電体層６を形成することができる。

液相法を用いる本実施形態の形成方法では、圧電体層６の構成物質を含む材料の溶液を凹部内、すなわち下部電極３上に供給することにより、圧電体材料（溶液）を付着させ、圧電体層６を形成する。なお、用いる圧電体材料については、特に下部電極３に対して親和性が高く、絶縁部５に対して親和性が低い材料が好適に用いられる。
圧電体材料としては、例えば圧電体層６としてＰＺＴ（ジルコニウム酸チタン酸鉛；Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３）からなる層を形成する場合、ＰＺＴを酢酸系溶媒に溶かした溶液を用いることができ、この酢酸系溶媒は以下の方法で作製することができる。

［酢酸系溶媒の製造方法］
まず、酢酸鉛・三水和物（Ｐｂ（ＣＨ_３ＣＯＯ）_２・３Ｈ_２Ｏ）、ジルコニウムアセチルアセトナート（Ｚｒ（ＣＨ_３ＣＯＣＨＣＯＣＨ_３）_４）および酢酸マグネシウム・三水和物（Ｍｇ（ＣＨ_３ＣＯＯ）_２・３Ｈ_２Ｏ）を、酢酸を溶媒として攪拌する。初期は室温で攪拌し、次いで１００℃程度の雰囲気下で１０分から２０分間程度攪拌し、室温下で冷却する。次いでチタニウムテトライソプロポキシド（Ｔｉ（Ｏ−ｉ−Ｃ_３Ｈ_７）_４）およびペンタエトキシニオブ（Ｎｂ（ＯＣ_２Ｈ_５）_５）を加えて攪拌する。さらにブトキシエタノール（Ｃ_４Ｈ_９ＯＣ_２Ｈ_４ＯＨ）を加えて室温下で５分間程度攪拌する。３％塩酸アルコールを加えて室温下で５分間程度攪拌する。さらにアセチルアセトン（ＣＨ_３ＣＯＣＨ_２ＣＯＣＨ_３）を加えて室温にて６０分間程度攪拌する。最後に、ポリエチレングリコール（ＨＯ（Ｃ_２Ｈ_４）_ｎＨ）を加えて室温下で５分間程度攪拌する。以上の工程によって酢酸系溶媒が完成する。但し、溶媒等はこれに限るものではない。

そして、前記酢酸系溶媒を凹部内の下部電極３表面に供給する。すると、下部電極３上に塗布された酢酸系溶媒は、下部電極３に対して親和性が高く、また、毛細管現象が起こることなどによっても凹部内に引き込まれてここに留まり易くなり、したがって凹部内、すなわち下部電極３表面に選択的に配されることになる。

ここで、前記酢酸系溶媒の下部電極３上への供給方法としては、特にインクジェット法等の液滴吐出法が、下部電極３上に選択的に塗布するうえで好ましい。また、これ以外にも、スピンコート法やディップ法等のように液体を直接下部電極３上に塗布する方法や、圧電体材料の溶液をミストにして供給する方法も採用することができ、特にミストにして供給することで、微細な圧電体層６（圧電体パターン）を極めて高精度に作製することができる。溶液をミストで供給するには、例えば、液体を噴射して壁に衝突させ、飛散したミストをキャリアガスで搬送するインジェクション法や、超音波により飛散させたミストを搬送する方法が適用できる。

下部電極３上に酢酸系溶媒（圧電体材料の溶液）を配したら、一定温度（例えば１８０℃）で一定時間（例えば１０分間程度）乾燥する。この乾燥工程により溶媒であるブトキシエタノールが蒸発する。乾燥後、さらに大気中で所定の高温（例えば４００℃）で一定時間脱脂する。脱脂により金属に配位している有機配位子が熱分解され、金属が酸化されて金属酸化物となる。この付着→乾燥→脱脂の各工程を所定回数、例えば８回繰り返して８層のセラミックス層を積層する。これらの乾燥や脱脂により溶液中の金属アルコキシドが加水分解、重縮合され、金属−酸素−金属のネットワークが形成される。

前記付着→乾燥→脱脂の工程を繰り返し行う場合において、所定数積層後に圧電体層６の結晶化を促進し、圧電特性を高めるための熱処理を行うこともできる。例えば、８層積層の圧電体層６を形成する場合に、４層積層後に酸素雰囲気下で、６００℃×５分間、及び７２５℃×１分間の高速熱処理（ＲＴＡ）を行う。さらに、８層積層後に、酸素雰囲気下で、６５０℃×５分間、及び９００℃×１分間のＲＴＡを行う。このような熱処理を行うことで、圧電体層６中に含まれるアモルファス相を結晶化することができる。
以上の工程により、エッチング処理を行うことなく、下部電極３上に選択的に圧電体層６を得ることができる。また、この圧電体層６については、凹部内にＣＶＤ法を用いて圧電体材料を堆積させることにより、形成するようにしてもよい。
なお、本実施形態においては、このような圧電体層６の形成を、本発明における層形成工程としている。

その後、図１（ｆ）に示すように圧電体層６上に、スパッタ法等によって上部電極７を形成し、本発明のデバイスとしての圧電体素子８を得る。この上部電極７は、前記圧電体層６に電圧を印加するための他方の電極となるもので、前記下部電極３と同様の材料、例えばＰｔ（白金）やＩｒ（イリジウム）、ＩｒＯ_ｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）等によって形成することができる。

このような圧電体素子８の製造方法にあっては、特に圧電体層６をエッチングすることなく簡便に形成することができるので、圧電体素子８を高効率、低コストにて形成することができる。

なお、前記実施形態では、特に凹部内、すなわち下部電極３上に圧電体材料が選択的に配され、したがって絶縁部５の上には圧電体材料が残らないものとしたが、絶縁部５も圧電体材料に対してある程度の親和性を有しており、したがってこれの上に圧電体材料が配され、図２（ａ）に示すように絶縁部５上にも圧電体層６が形成されてしまった場合には、前記層形成工程の一部として、その後、絶縁部５上を研磨処理するのが好ましい。

すなわち、通常の機械的研磨や、化学的機械的研磨法（ＣＭＰ法）によって絶縁部５上を研磨処理することにより、図２（ｂ）に示すように絶縁部５上の圧電体層５を除去する。これにより、図１（ｅ）に示した状態と同じになる。したがって、その後は、図１（ｆ）に示したように上部電極７を形成することにより、圧電体素子８を得ることができる。

ここで、このように絶縁部５が圧電体材料に対してある程度の親和性を有しており、したがってこれの上に圧電体材料が配され易い場合には、図３（ａ）または図３（ｂ）に示すように、絶縁部５の上端部に、上方に行くに連れて漸次縮径する縮径部５ａまたは５ｂを形成しておくのが好ましい。図３（ａ）に示すように縮径部５ａは、断面視した状態で上端部が半円状に湾曲した形状となっており、図３（ｂ）に示すように縮径部５ｂは、断面視した状態で上端部が台形状となっている。このように上端部を形成することで、絶縁部５はその上に圧電体材料が載ってもここに残りにくくなり、したがってここに圧電体層６が形成されにくくなる。よって、凹部内の下部電極３上に、圧電体層６を選択的に形成し易くすることができる。

また、本発明においては、用いる圧電体材料が、下部電極３に対する親和性が低く、または絶縁部５に対する親和性が高い場合に、前記の層形成工程に先立ち、これら下部電極３または絶縁部５の表面、すなわち、前記凹凸パターンにおける凸部上面（絶縁部５の上面）または凹部内面（下部電極３の上面）に、前記圧電体材料に対して高い親和性、あるいは低い親和性の表面特性を有する表面修飾膜を形成しておくのが望ましい。

具体的には、表面修飾膜を形成することで、圧電体材料に対する親和性について凸部上面（絶縁部５の上面）と凹部内面（下部電極３の上面）との間に大きな差を設け、この差を利用して、凹部内面（下部電極３の上面）に選択的に圧電体材料を配し、圧電体層６を形成する。ここで、表面修飾膜を形成することで、圧電体材料に対する親和性について凸部上面（絶縁部５の上面）と凹部内面（下部電極３の上面）との間に大きな差を設ける方法としては、以下の第１〜第３の方法を用いることができる。

＜第１の方法＞
この第１の方法では、図１（ｄ）に示したように下部電極３と絶縁部５とを形成して凹凸パターンを形成した後、図４（ａ）に示すように、絶縁部５の上面（凸部上面）に、圧電体材料に対する親和性が低い自己組織化単分子膜（表面修飾膜）９ａを選択的に形成する。これによって絶縁部５の上面は、下部電極３の上面に比べ、前記圧電体材料に対する親和性が低くなり、後続の工程で基板１上に圧電体材料が供給された際、圧電体材料は絶縁部５上に付着しにくくなる。

ここで、自己組織化単分子膜の形成方法としては、例えば以下のようにして行う。まず、絶縁部５の表面に金などを真空蒸着等させる。続いて、絶縁部５の表面を洗浄する。次いで、チオール類の数μ〜数十μｍｏｌ／ｌエタノール溶液に、所定時間侵漬し、自己組織化単分子膜を作成する。その後、エタノール、純水の順に金表面を洗浄する。必要であれば、金表面を窒素雰囲気化で乾燥させる。以上で自己組織化単分子膜が形成される。この自己組織化単分子膜の形成方法は、以降で述べる各種方法にも用いることができる。

自己組織化単分子膜９ａは、絶縁部５の構成元素と反応可能な結合性官能基と、それ以外の直鎖分子とからなり、この直鎖分子の相互作用により極めて高い配向性を有する化合物を形成した膜である。この膜は、単分子を配向させていることから膜厚を極めて薄くすることができ、しかも分子レベルで均一な膜となる。このような構造により、膜表面には同じ分子が配列されることとなり、絶縁部５の上面に均一かつ優れた選択性を付与することが可能になる。

このような特性を備えた自己組織化単分子膜９ａは、例えばシランカップリング剤（有機珪素化合物）やチオール化合物を用いて形成することができる。チオール化合物とは、メルカプト基（−ＳＨ）を持つ有機化合物（Ｒ^１−ＳＨ）の総称をいう。シランカップリング剤とは、Ｒ^２ _ｎＳｉＸ_４−ｎで表される化合物である。特に、Ｒ^１又はＲ^２がＣ_ｎＦ_２ｎ＋１Ｃ_ｍＨ_２ｍであるようなフッ素原子を有する化合物は、他材料との親和性が小さく、低親和性領域を形成する材料として好適である。

このような自己組織化単分子膜（表面修飾膜）９ａを絶縁部５上に形成した後、前述したように圧電体材料を供給することにより、この圧電体材料を凹部内の下部電極３上により選択的に配することができる。すなわち、絶縁部５上に供給された圧電体材料は、前記自己組織化単分子膜９ａによってここからは弾き出される作用を受け、凹部内に落ちて下部電極３上に付着するようになる。したがって、図４（ｂ）に示すように下部電極３上に圧電体層６を、選択的にかつ確実に形成することができる。
その後、図１（ｆ）に示したように圧電体層６上に上部電極７を形成することにより、本発明のデバイスとしての圧電体素子８を形成することができる。

このような第１の方法を用いた圧電体素子８の製造方法にあっては、特に圧電体層６をエッチングすることなく簡便に形成することができるので、圧電体素子８を高効率、低コストにて形成することができる。特に、サブミクロンオーダーの微小液滴であるミストにて圧電体材料の供給を行えば、微細パターンを極めて高精度に、かつ低コストで形成することができる。

＜第２の方法＞
この第２の方法では、図１（ｄ）に示したように下部電極３と絶縁部５とを形成して凹凸パターンを形成した後、図５（ａ）に示すように、下部電極３の上面（凹部内面）に、圧電体材料に対する親和性が高い自己組織化単分子膜（表面修飾膜）９ｂを選択的に形成する。これによって下部電極３の上面は、絶縁部５の上面に比べ、前記圧電体材料に対する親和性が高くなり、後続の工程で基板１上に圧電体材料が供給された際、圧電体材料はより選択的に下部電極３上に付着するようになる。なお、自己組織化単分子膜９ｂの形成方法については、第１の方法で述べた方法が適用可能である。

圧電体材料に対して高い親和性を有する自己組織化単分子膜９ｂは、シランカップリング剤（有機ケイ素化合物）又はチオール化合物を用いて形成することができる。チオール化合物はメルカプト基（−ＳＨ）を持つ有機化合物（Ｒ^１−ＳＨ）である。メルカプト基又は−ＣＯＯＨを有する化合物は、他材料との親和性が高いことから、圧電体材料に対して高い親和性を有する自己組織化単分子膜９ｂの材料として好適となる。

このような自己組織化単分子膜（表面修飾膜）９ｂを下部電極３上に形成した後、前述したように圧電体材料を供給することにより、この圧電体材料を凹部内の下部電極３上により選択的に配することができる。すなわち、特に絶縁部５と下部電極３との凹凸の段差が比較的小さく、供給された圧電体材料が絶縁部５と下部電極３との両方にまたがって配されたときなど、この圧電体材料は自己組織化単分子膜９ｂには引きつけられる作用を受ける。したがって、図５（ｂ）に示すように下部電極３上に圧電体層６を、選択的にかつ確実に形成することができる。
その後、図１（ｆ）に示したように圧電体層６上に上部電極７を形成することにより、本発明のデバイスとしての圧電体素子８を形成することができる。

このような第２の方法を用いた圧電体素子８の製造方法にあっても、特に圧電体層６をエッチングすることなく簡便に形成することができるので、圧電体素子８を高効率、低コストにて形成することができる。

＜第３の方法＞
この第３の方法では、図１（ｄ）に示したように下部電極３と絶縁部５とを形成して凹凸パターンを形成した後、図６（ａ）に示すように、絶縁部５の上面（凸部上面）に、圧電体材料に対する親和性が低い自己組織化単分子膜（表面修飾膜）９ａを選択的に形成するとともに、下部電極３の上面（凹部内面）に、圧電体材料に対する親和性が高い自己組織化単分子膜（表面修飾膜）９ｂを選択的に形成する。これによって下部電極３の上面は、絶縁部５の上面に比べ、前記圧電体材料に対する親和性が十分に高くなり、後続の工程で基板１上に圧電体材料が供給された際、圧電体材料はより選択的に下部電極３上に付着するようになる。なお、自己組織化単分子膜９ａ、９ｂの形成方法については、第１の方法で述べた方法が適用可能である。

このように、自己組織化単分子膜（表面修飾膜）９ａを絶縁部５上に形成するとともに、自己組織化単分子膜（表面修飾膜）９ｂを下部電極３上にそれぞれ形成した後、前述したように圧電体材料を供給することにより、この圧電体材料を凹部内の下部電極３上により選択的に配することができる。したがって、図６（ｂ）に示すように下部電極３上に圧電体層６を、選択的にかつ確実に形成することができる。
その後、図１（ｆ）に示したように圧電体層６上に上部電極７を形成することにより、本発明のデバイスとしての圧電体素子８を形成することができる。

このような第３の方法を用いた圧電体素子８の製造方法にあっても、特に圧電体層６をエッチングすることなく簡便に形成することができるので、圧電体素子８を高効率、低コストにて形成することができる。

なお、このような第１〜第３の方法では、絶縁部５の上面または下部電極３の上面に所定の表面特性を与える自己組織化単分子膜９ａ、９ｂを形成する場合について説明したが、本発明に係る圧電体層の形成工程（層形成工程）では、下部電極３上に選択的に圧電体材料を配置し得る方法であれば、他の方法を採用することもできる。例えば、酸素プラズマ処理によって下部電極３の上面を処理し、圧電体材料に対する親和性を高めておき、その後、絶縁部５上にフッ素系化合物を選択的に形成すれば、絶縁部５上面については圧電体材料に対する親和性を低くし、下部電極３上面については圧電体材料に対する親和性を高くすることができる。

あるいは、プラズマ処理により絶縁部５及び下部電極３上にフッ素系化合物を形成しておき、その後、下部電極３上にのみ選択的に紫外線を照射して前記フッ素系化合物を分解することで、絶縁部５上面については圧電体材料に対する親和性を低くし、下部電極３上面については圧電体材料に対する親和性を高くすることができる。

（表面修飾膜の形成方法）
次に、前記第１〜第３の方法における、圧電体層（圧電体パターン）６の形成方法において、絶縁部５上又は下部電極３上に表面修飾膜として設けられる自己組織化単分子膜の形成方法について、図７〜図９を参照して説明する。なお、ここでは、説明を簡略化するため、下地の凹凸パターン、すなわち絶縁部５と下部電極３についてはその記載を省略し、これら凹凸パターンを備えた基体１００上に、表面修飾膜としての自己組織化単分子膜を形成する方法について説明する。

＜第１の自己組織化単分子膜形成方法＞
図７は、本発明の実施形態に係る第１の自己組織化単分子膜形成方法を示す模式断面図である。まず、図７（ａ）に示すように、基体１００の表面にマスク材となるレジスト１０１のパターンを形成する。このレジスト１０１のパターンは、露光装置などでレジストをパターンニングするリソグラフィ法、又はインクジェットノズルなどから液状材料を基板の所望部位に吐出する液滴吐出法などによって形成することができる。また、レジスト１０１のパターンは、図４に示す自己組織化単分子膜９ａ（絶縁部５）又は、図５に示す自己組織化単分子膜９ｂ（下部電極３）に相当するパターン、すなわち圧電体層６の形成領域又はそれ以外の領域に相当するパターンとする。

次いで、図７（ｂ）に示すように、レジスト１０１が形成された基体１００の表面全体に、自己組織化単分子膜９を成膜する。この自己組織化単分子膜９を形成するに際して、圧電体材料に対する親和性が下部電極３より低い材料を用いることで、前記自己組織化単分子膜９ａを形成でき、圧電体材料に対する親和性が下部電極３より高い材料を用いることで、前記自己組織化単分子膜９ｂを形成することができる。

前記自己組織化単分子膜９は、ＣＶＤ法等の気相成長法によって形成しても良いし、スピンコート法やディップ法等の液相を用いた方法によって形成することもできる。液相を用いる場合には、液体又は溶媒に溶解させた物質を使用する。例えば、液相を用いてチオール化合物からなる自己組織化単分子膜９を形成するには、前記チオール化合物を、ジクロロメタン、トリクロロメタン等の有機溶剤に溶かして０．１〜１０ｍＭ程度の溶液としたものを用いることができる。

その後、図７（ｃ）に示すように、基体１００上からレジスト１０１を剥離する。このレジスト１０１の剥離により、レジスト１０１上の成膜されていた自己組織化単分子膜９も基体１００上から剥離される。これにより、基体１００の表面、すなわち絶縁部５と下部電極３とからなる凹凸パターン上に、自己組織化単分子膜９（９ａ、９ｂ）を形成することができる。

＜第２の自己組織化単分子膜形成方法＞
図８は、本発明の実施形態に係る第２の自己組織化単分子膜形成方法を示す模式断面図である。まず、図８（ａ）に示すように、基体１００の表面に全体的に自己組織化単分子膜９を成膜する。なお、基体１００の表面における一部領域にのみ自己組織化単分子膜９を成膜するものとしてもよい。ここで、圧電体材料に対する親和性が下部電極３より低い材料を用いることで前記自己組織化単分子膜９ａを形成でき、圧電体材料に対する親和性が下部電極３より高い材料を用いることで、前記自己組織化単分子膜９ｂを形成することができる。

その後、図８（ｂ）に示すように、電子線・イオンビーム又は光１０２を用いて、不要な部分の自己組織化単分子膜９を直接的に除去する。ここで、不要な部分とは、例えば自己組織化単分子膜９が、圧電体材料に対して、下部電極３より低い親和性を有するときは圧電体形成領域の部分であり、下部電極３より高い親和性を有するときは圧電体形成領域以外の部分である。これにより、基体１００の表面、すなわち絶縁部５と下部電極３とからなる凹凸パターン上に、自己組織化単分子膜９を形成することができる。

第２の自己組織化単分子膜形成方法において、光を用いて自己組織化単分子膜９を部分的に除去する場合、その光の波長は２５０ｎｍ以下であることが好ましい。波長２５０ｎｍ以下の光は、高エネルギーをもつので、自己組織化単分子膜９の種類にかかわらず、その自己組織化単分子膜９を除去することができるからである。

第２の自己組織化単分子膜形成方法において、電子線、イオンビーム又は光によって自己組織化単分子膜３を除去する代わりに、電子線、イオンビーム又は光によって自己組織化単分子膜３の表面特性を改質することとしてもよい。これにより、自己組織化単分子膜３の圧電体材料に対する親和性を簡易にかつ高精度に制御することができる。
また、例えば下部電極３の上面全体に自己組織化単分子膜９を成膜し、その後、その自己組織化単分子膜９における所望領域に電子線、イオンビーム又は光を照射することで、簡便にかつ高精度に所望パターンの自己組織化単分子膜９を形成することができる。

＜第３の自己組織化単分子膜形成方法＞
図９は、本発明の実施形態に係る第３の自己組織化単分子膜形成方法を示す模式断面図である。まず、図９（ａ）に示すように、所望のスタンプ（転写型）１０３を作成する。このスタンプ１０３は、シリコーンゴム又はポリジメチルシロキサン（ＰＤＭＳ）などで形成することができる。このスタンプ１０３における凹凸の形状は、前記絶縁部５と下部電極３とからなる凹凸パターンとほぼ同一とし、特にその段差を調整することで、凸部のみが下部電極３に当接し、あるいは凹部のみが絶縁部５に当接するようにする。

なお、スタンプ１０３における凹凸形状は、基材をエッチングして形成してもよい。あるいは、基材をエッチングして凹凸形状の反転形状を有する原盤を形成し、この原盤の形状をシリコーンゴムや樹脂などに転写することで凹凸形状を形成してもよい。また、例えば、スタンプ１０３として、マイクロコンタクトプリンティング（μＣＰ）用のスタンプを使用してもよい。その場合、ポリジメチルシロキサン（ＰＤＭＳ）などでスタンプ１０３を形成してもよい。

次いで、図９（ｂ）に示すように、スタンプ１０３に自己組織化単分子膜９を成膜する。ここで、自己組織化単分子膜９については、形成する領域（絶縁部５あるいは下部電極３）に応じて異なる材料を選択する。例えば、ポリジメチルシロキサン（ＰＤＭＳ）などで形成されたスタンプ１０３を、自己組織化単分子膜を構成する物質を溶媒に溶かしてなる溶液に一旦漬け、その後、スタンプ１０３に付着した溶液を乾燥させることなどで、自己組織化単分子膜９をスタンプ１０３上に成膜する。

その後、図９（ｃ）に示すように、スタンプ１０３を基体１００の所望部位に押し付けて、マイクロコンタクトプリンティング（μＣＰ）を行い、基体１００上に自己組織化単分子膜９を転写する。マイクロコンタクトプリンティングは、凸版印刷の一種である。

そして、図９（ｄ）に示すように、スタンプ１０３を基体１００上から除去することで基体１００上の所望部位、すなわち絶縁部５上あるいは下部電極３上に、自己組織化単分子膜９が形成される。その後、スタンプ１０３は再利用することができ、前記図９（ａ）から図９（ｄ）に示す工程を１つのスタンプ１０３で繰り返し行うことができる。

この自己組織化単分子膜の形成方法では、スタンプ１０３の表面と自己組織化単分子膜９との密着性が、基体１００における絶縁部５または下部電極３と自己組織化単分子膜９との密着性よりも弱くなるように、スタンプ１０３、自己組織化単分子膜９及び絶縁部５、下部電極３それぞれの材質を選定することが好ましい。これにより、前記転写を良好に実行することが可能となる。

また、この自己組織化単分子膜の形成方法では、スタンプ１０３の表面と自己組織化単分子膜１０３との密着性が、下部電極３における低親和性領域Ａ２又は高親和性領域Ａ１が形成される部分と自己組織化単分子膜３との密着性よりも弱くなるように、スタンプ６、自己組織化単分子膜３又は下部電極３（基板１）の温度制御をすることが好ましい。これにより、前記転写処理を良好に制御することが可能となる。

また、この自己組織化単分子膜の形成方法では、図９（ｃ）に示すように、スタンプ１０３を基体１００表面に押し付けて自己組織化単分子膜９を基体１００に接着させた後に、アブレーションさせて自己組織化単分子膜９をスタンプ１０３から剥離することが好ましい。

具体的には、例えば、スタンプ１０３を透明な部材で構成する。そして、スタンプ１０３の裏面から紫外線域のレーザ（例えばエキシマレーザ）のビームを照射することで、スタンプ１０３とその上の自己組織化単分子膜９との間にレーザ・アブレーションを発生させる。レーザ・アブレーションとは、紫外線の範囲のビームを照射して、固体と膜との界面で、ビームの光吸収エネルギーによりガスなどを発生させ、その固体と膜とを分離する技術である。これにより、スタンプ１０３から自己組織化単分子膜９を良好に剥離することができる。

また、本発明において、絶縁部５と圧電体層６とからなるパターンについては、図１０（ａ）に示すように露出している絶縁部５が格子状となるようなパターンとしたが、図１０（ｂ）に示すように絶縁部５及び圧電体層６が縞状となるパターンとしてもよい。これらのパターンに形成する場合、圧電体層６の下地となる下部電極３及び絶縁部５の大きさについては、例えば図１０（ａ）に示すように格子状にパターニングする場合、絶縁部５の幅ｄ１を、隣接する下部電極３の幅ｄ２と同じかこれより小さくするのが好ましい。
同様に、図１０（ｂ）に示すように縞状にパターニングする場合でも、絶縁部５の幅ｄ１を、隣接する下部電極３の幅ｄ２と同じかこれより小さくするのが好ましい。

このようにすれば、例えば絶縁部５（凸部）上に配された圧電体材料が、凹部内の下部電極３表面と絶縁部５（凸部）上面との親和性の差や、毛細管現象により、凹部内に移動してここに容易に入り込み、下部電極３表面に付着するようになる。したがって下部電極３上に圧電体材料を高精度で選択的に配することができる。
また、いずれのパターンにおいても、絶縁部５の幅ｄ１を、隣接する下部電極３の幅ｄ２の１／２以下にするのがより好ましい。このようにすれば、絶縁部５が狭くなることで、ここに配された圧電体材料がより容易に下部電極３側に移動するようになり、したがって形成する圧電体層６のパターンをより高精度に形成することができる。

また、特に圧電体層６の形成を、圧電体材料のミストを供給することで行う場合には、前記絶縁部５と下部電極３との間の段差を、前記ミストの径より大きくするのが好ましい。
このようにすれば、前記ミストの粒子が凹部内、すなわち絶縁部５に囲まれた下部電極３上に入り込み易くなるとともに、一旦入り込んだミストはこの凹部内から出ることがなく、したがって、前記圧電体材料がより確実に凹部内の下部電極３上に配されるようになる。よって、ミストが絶縁部５上に残ってしまうことにより、得られる圧電体層６のパターン精度が低下してしまうのを防止することができる。

次に、本発明のデバイスの製造方法の他の実施形態を、図１１（ａ）〜（ｅ）を参照して説明する。
図１１（ａ）〜（ｅ）に示した実施形態が前記の実施形態と異なるところは、下部電極３を形成した後、絶縁部（凸部）５を形成する点にある。
すなわち、図１１（ａ）に示すように、まず、基板（基体）１を用意する。
次に、この基板１上の全面に、スピンコート法やスリットコート法等によって絶縁材料を成膜し、絶縁層４を形成する。続いて、この絶縁層４について、先の実施形態と同様にして公知のレジスト技術及びフォトリソグラフィー技術によってパターニングし、図１１（ｂ）に示すように絶縁部５を形成する。

次いで、プラズマＣＶＤ法やスパッタ法等によって電極材料を成膜し、必要に応じてこれをアニール処理することにより、電極層を形成する。続いて、この電極層２を、先の実施形態と同様にして公知のレジスト技術及びフォトリソグラフィー技術によってパターニングし、図１１（ｃ）に示すように下部電極３を形成する。この下部電極３としては、前記実施形態と同様に、例えばＰｔ（白金）やＩｒ（イリジウム）、ＩｒＯ_ｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）等からなる。

なお、この下部電極３のパターン、すなわちその平面形状としては、例えばこの下部電極３が略正方形の独立した島状となり、これを囲む部位が格子状となるようなパターンとしたり、あるいは、下部電極３が縞状となるパターンなどとする。
また、前記絶縁部５については、前記下部電極３のパターンに対してネガのパターンとなるようにして行っている。

次いで、先の実施形態と同様にして、形成した絶縁部５に囲まれた下部電極３上に圧電体材料を配し、図１１（ｄ）に示すように圧電体層６を形成する。
その後、図１１（ｅ）に示すように圧電体層６上に、スパッタ法等によって上部電極７を形成し、本発明のデバイスとしての圧電体素子８を得る。この上部電極７についても、前記下部電極３と同様の材料、例えばＰｔ（白金）やＩｒ（イリジウム）、ＩｒＯ_ｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）等によって形成することができる。

このような製造方法にあっても、圧電体層を、エッチングを行うことなく極めて簡便に形成することが可能となり、したがってデバイスを、高効率、低コストにて形成することができる。

また、本発明のデバイスの製造方法は、前記実施形態に限ることなく、他に例えば、前記下部電極形成工程において、前記下部電極を形成後、前記凸部形成工程において、前記下部電極上に絶縁材料からなる凸部を形成するようにしてもよい。
具体的には、下部電極を例えば縞状にパターニングして形成した後、この下部電極上の一部に絶縁材料からなる凸部を形成し、この凸部に覆われない部分の下部電極上に、圧電体層を形成するようにしてもよい。また、下部電極を共通電極としてベタに形成した後、この下部電極上の一部に絶縁材料からなる凸部を形成し、この凸部に覆われない部分の下部電極上に、圧電体層を形成するようにしてもよい。

次に、前記の圧電体素子の製造方法によって得られた圧電体素子（デバイス）の応用例を説明する。
（液滴吐出ヘッド）
図１２に、前記圧電体素子の応用例としてのインクジェット式記録ヘッド（液滴吐出ヘッド）の分解斜視図を示す。また、図１３に、前記インクジェット式記録ヘッドの要部断面図を示す。
図１２に示すように、本インクジェット式記録ヘッド５０１は、ノズル板５１０、圧力室基板５２０、振動板５３０および筐体５２５を備えて構成されている。

圧力室基板５２０は、キャビティ５２１、側壁５２２、リザーバ５２３および供給口５２４を備えている。キャビティ５２１は、圧力室であってシリコン等の基板をエッチングすることにより形成されるものである。側壁５２２は、キャビティ５２１間を仕切るよう構成され、リザーバ５２３は、各キャビティ５２１にインク充填時にインクを供給可能な共通の流路として構成されている。供給口５２４は、各キャビティ５２１にインクを導入可能に構成されている。

図１２に示すように、振動板５３０は、圧力室基板５２０の一方の面に貼り合わせ可能に構成されている。振動板５３０には本発明の圧電体素子５４０が設けられている。圧電体素子５４０は、ペロブスカイト構造を持つ圧電体層を有したもので、この圧電体層を振動板５３０上に所定の形状で形成したものである。ノズル板５１０は、圧力室基板５２０に複数設けられたキャビティ（圧力室）５２１の各々に対応する位置にそのノズル穴５１１が配置されるよう、圧力室基板５２０に貼り合わせられている。ノズル板５１０を貼り合わせた圧力室基板５２０は、さらに、図１３に示すように、筐体５２５に填められて、インクジェット式記録ヘッド５０１を構成している。

図１３に、圧電体素子５４０の層構造を説明する断面図を示す。
図１３に示すように、振動板５３０は、絶縁膜５３１および下部電極５３２を積層して構成されたものであり、圧電体素子５４０は、前記下部電極５３２上に圧電体層５４１および上部電極５４２を積層して構成されたものである。すなわち、下部電極５３２、圧電体層５４１および上部電極５４２により、本発明の圧電体素子が構成されているのである。なお、絶縁膜５３１上には本発明における凸部となる絶縁部５３３が形成されており、前記下部電極５３２、圧電体層５４１および上部電極５４２からなる圧電体素子は、絶縁部５３３内に形成配置されたものとなっている。

絶縁膜５３１は、導電性のない材料、例えばシリコン基板を熱酸化等して形成された二酸化珪素により構成され、圧電体層の体積変化により変形し、キャビティ５２１の内部の圧力を瞬間的に高めることが可能に構成されている。下部電極５３２は、圧電体層に電圧を印加するための上部電極５４２と対になる電極であり、導電性を有する材料、例えば、チタン（Ｔｉ）層、白金（Ｐｔ）層、チタン層を積層して構成されている。このように複数の層を積層して下部電極を構成するのは、白金層と圧電体層、白金層と絶縁膜との密着性を高めるためである。

圧電体層５４１は、強誘電体により構成されている。この強誘電体の組成としては、ジルコニウム酸チタン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３：ＰＺＴ）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ_３）、ジルコニウム酸鉛ランタン（（Ｐｂ，Ｌａ）ＺｒＯ_３：ＰＬＺＴ）、マグネシウムニオブ酸チタン酸鉛（Ｐｂ（Ｍｇ、Ｎｂ）ＴｉＯ_３：ＰＭＮ−ＰＴ）、マグネシウムニオブ酸ジルコン酸チタン酸鉛（Ｐｂ（Ｍｇ、Ｎｂ）(Ｚｒ、Ｔｉ)Ｏ_３：ＰＭＮ−ＰＺＴ）、亜鉛ニオブ酸チタン酸鉛（Ｐｂ（Ｚｎ、Ｎｂ）ＴｉＯ_３：ＰＺＮ−ＰＴ）、スカンジウムニオブ酸チタン酸鉛（Ｐｂ（Ｓｃ、Ｎｂ）ＴｉＯ_３：ＰＳＮ−ＰＴ）、ニッケルニオブ酸チタン酸鉛（Ｐｂ（Ｎｉ、Ｎｂ）ＴｉＯ_３：ＰＮＮ−ＰＴ）、（Ｂａ_１−ｘＳｒ_ｘ）ＴｉＯ_３（０≦ｘ≦０．３）、Ｂｉ_４Ｔｉ_３Ｏ_１２、ＳｒＢｉ_２Ｔａ_２Ｏ_９、ＬｉＮｂＯ_３、ＬｉＴａＯ_３、ＫＮｂＯ_３のうちいずれかであることが好ましい。例えば、マグネシウムニオブ酸ジルコニウム酸チタン酸鉛であれば、Ｐｂ（Ｍｇ_１／３Ｎｂ_２／３）_０．１Ｚｒ_{０．５０４}Ｔｉ_{０．３９６}Ｏ_３という組成が好適である。

なお、圧電体層５４１はあまりに厚くすると、層全体の厚みが厚くなり、高い駆動電圧が必要となり、あまりに薄くすると、膜厚を均一にできず各圧電体素子の特性がばらついたり、製造工数が多くなり、妥当なコストで製造できなくなったりする。したがって、圧電体層５４１の厚みは５００ｎｍ〜２０００ｎｍ程度が好ましい。
上部電極５４２は、圧電体層に電圧を印加するための一方の電極となり、導電性を有する材料、例えば膜厚０．１μｍの白金、金等で構成されている。なお、表面弾性波素子やフィルタに用いる場合は、前記材料のほかに、強誘電体ではないが圧電体であるＺｎＯを用いても良い。

前記構成のインクジェット式記録ヘッド５０１では、圧電体素子５４０…として、先の実施形態の形成方法により得られる圧電体層（圧電体パターン）を具備するものが用いられている。したがって、簡便な製造工程により基板上に配列された圧電体素子５４０…を作製することができ、インクジェット式記録ヘッドを低コストにて提供することができる。また、圧電体層５４１（圧電体パターン）の形成に際してエッチングを要しないので、作製される圧電体素子にエッチングのダメージが生じることが無く、優れた圧電特性を有する圧電体素子を備えたインクジェット式記録ヘッド５０１を提供することができる。

次に、前記インクジェット式記録ヘッド５０１を備えたインクジェットプリンターについて説明する。なお、本発明においてインクジェットプリンターとは、紙等に印刷するものはもちろん、工業的に用いられる液滴吐出装置も含めたものとする。
図１５は、本発明のインクジェットプリンターを、紙等に印刷する一般的なプリンターに適用した場合の一実施形態を示す概略構成図であり、図１５中符号６００はインクジェットプリンターである。なお、以下の説明では、図１５中の上側を「上部」、下側を「下部」と言う。
インクジェットプリンター６００は、装置本体６２０を備えたもので、上部後方に記録用紙Ｐを設置するトレイ６２１を有し、下部前方に記録用紙Ｐを排出する排出口６２２を有し、上部面に操作パネル６７０を有したものである。

操作パネル６７０は、例えば液晶ディスプレイ、有機ＥＬディスプレイ、ＬＥＤランプ等で構成されたもので、エラーメッセージ等を表示する表示部（図示せず）と、各種スイッチ等で構成される操作部（図示せず）とを備えたものである。
装置本体６２０の内部には、主に、往復動するヘッドユニット６３０を備えた印刷装置６４０と、記録用紙Ｐを１枚ずつ印刷装置６４０に送り込む給紙装置６５０と、印刷装置６４０および給紙装置６５０を制御する制御部６６０とが設けられている。

制御部６６０の制御により、給紙装置６５０は、記録用紙Ｐを一枚ずつ間欠送りするようになっている。間欠送りされる記録用紙Ｐは、ヘッドユニット６３０の下部近傍を通過する。このとき、ヘッドユニット６３０が記録用紙Ｐの送り方向とほぼ直交する方向に往復移動し、記録用紙Ｐへの印刷を行うようになっている。すなわち、ヘッドユニット６３０の往復動と、記録用紙Ｐの間欠送りとが、印刷における主走査および副走査となり、インクジェット方式の印刷が行なわれるようになっている。

印刷装置６４０は、ヘッドユニット６３０と、ヘッドユニット６３０の駆動源となるキャリッジモータ６４１と、キャリッジモータ６４１の回転を受けて、ヘッドユニット６３を往復動させる往復動機構６４２とを備えたものである。
ヘッドユニット６３０は、その下部に、多数のノズル５１１を備える前記インクジェット式記録ヘッド５０と、このインクジェット式記録ヘッド５０にインクを供給するインクカートリッジ６３１と、インクジェット式記録ヘッド５０およびインクカートリッジ６３１を搭載したキャリッジ６３２とを有したものである。

なお、インクカートリッジ６３１として、イエロー、シアン、マゼンタ、ブラック（黒）の４色のインクを充填したものを用いることにより、フルカラー印刷が可能となる。この場合、ヘッドユニット６３０には、各色にそれぞれ対応したインクジェット式記録ヘッド５０１が設けられることになる。

往復動機構６４２は、その両端がフレーム（図示せず）に支持されたキャリッジガイド軸６４３と、キャリッジガイド軸６４３と平行に延在するタイミングベルト６４４とを有したものである。
キャリッジ６３２は、キャリッジガイド軸６４３に往復動自在に支持されるとともに、タイミングベルト６４４の一部に固定されたものである。
キャリッジモータ６４１の作動により、プーリを介してタイミングベルト６４４を正逆走行させると、キャリッジガイド軸６４３に案内されて、ヘッドユニット６３が往復動する。そして、この往復動の際に、インクジェット式記録ヘッド５０１から適宜インクが吐出され、記録用紙Ｐへの印刷が行われるようになっている。

給紙装置６５０は、その駆動源となる給紙モータ６５１と、給紙モータ６５１の作動により回転する給紙ローラ６５２とを有したものである。
給紙ローラ６５２は、記録用紙Ｐの送り経路（記録用紙Ｐ）を挟んで上下に対向する従動ローラ６５２ａと、駆動ローラ６５２ｂとで構成されたものであり、駆動ローラ６５２ｂは、給紙モータ６５１に連結されたものである。このような構成によって給紙ローラ６５２は、トレイ６２１に設置した多数枚の記録用紙Ｐを、印刷装置６４０に向かって１枚ずつ送り込めるようになっている。なお、トレイ６２１に代えて、記録用紙Ｐを収容する給紙カセットを着脱自在に装着し得るような構成としてもよい。

制御部６６０は、例えばパーソナルコンピュータやディジタルカメラ等のホストコンピュータから入力された印刷データに基づいて、印刷装置６４０や給紙装置６５０等を制御することにより印刷を行うものである。
この制御部６６０には、いずれも図示しないものの、主に各部を制御する制御プログラム等を記憶するメモリ、圧電素子（振動源）５４を駆動してインクの吐出タイミングを制御する圧電素子駆動回路、印刷装置６４０（キャリッジモータ６４１）を駆動する駆動回路、給紙装置６５０（給紙モータ６５１）を駆動する駆動回路、およびホストコンピュータからの印刷データを入手する通信回路と、これらに電気的に接続され、各部での各種制御を行うＣＰＵとが備えられている。

また、ＣＰＵには、例えば、インクカートリッジ６３１のインク残量、ヘッドユニット６３の位置、温度、湿度等の印刷環境等を検出可能な各種センサが、それぞれ電気的に接続されている。
制御部６６０は、通信回路を介して印刷データを入手してメモリに格納する。ＣＰＵは、この印刷データを処理し、この処理データおよび各種センサからの入力データに基づき、各駆動回路に駆動信号を出力する。この駆動信号により圧電素子５４、印刷装置６４０および給紙装置６５０は、それぞれ作動する。これにより、記録用紙Ｐに所望の印刷がなされる。

このようなインクジェットプリンター６００にあっては、前述した高効率、低コストで高品質に形成されたインクジェット式記録ヘッド５０１を備えているので、このインクジェットプリンター６００自体も低コストで高品質なものとなる。
なお、本発明のインクジェットプリンター６００は、前述したように工業的に用いられる液滴吐出装置とすることもできる。その場合に吐出するインク（液状材料）としては、各種の機能性材料を溶媒や分散媒によって適当な粘度に調整し、使用する。

前記実施形態では、本発明のデバイスの製造方法を、特に下部電極上に圧電体層を形成する、圧電体素子の製造方法に適用した場合について説明したが、本発明のデバイスの製造方法は、圧電体層に代えて強誘電体層を形成するようにしてもよい。
以下、本発明のデバイスの製造方法を、特に下部電極上に強誘電体層を形成する、強誘電体素子の製造方法に適用した場合の一実施形態について説明する。

（強誘電体素子の製造方法）
図１６、図１７は、本発明を強誘電体メモリ素子の製造方法に適用した場合の一実施形態を説明するための図である。ここで、強誘電体メモリ素子は、不揮発性半導体記憶装置である。情報の記憶の最小単位は、メモリセルであり、例えば一つのトランジスタと一つのキャパシタ部分が組み合わされてメモリセルが構成されている。このような複数のメモリセルが並べられてメモリアレイを構成することができる。この場合、複数のメモリセルは規則正しく、複数行被数列で並べることができる。

＜トランジスタ形成工程＞
図１６（ａ）に示すように、半導体ウエーハなどからなる基板１０に、強誘電体メモリ素子の制御を行うトランジスタ１２を形成する。この基板１０に、必要に応じてトランジスタのような機能デバイスを設けた構造物が本発明における基体となる。トランジスタ１２は、公知の構成を適用すればよく、薄膜トランジスタ（ＴＦＴ）であってもよい。ＭＯＳＦＥＴであれば、トランジスタ１２は、ドレイン又はソース１４、１６と、ゲート電極１８とを含む。ゲート電極１８は、ワード線４４（図１７参照）に接続されている。ドレイン又はソースの一方１４に接続される電極２０は、ビット線４２（図１７参照）に接続される。ドレイン又はソースの他方１６に接続される電極（プラグ）２２は、強誘電体メモリ素子のキャパシタ部分の下部電極３２（図１６（ｂ）参照）に接続される。なお、各メモリセルは、ＬＯＣＯＳ(Local Oxidation of Silicon) １７で分離され、トランジスタ１２上にはＳｉＯ_２等からなる眉間絶縁膜１９が形成されている。

＜キャパシタ部分の形成工程＞
次に、キャパシタ部分の形成を行う。
（凹凸パターン形成工程）
まず、図１６（ｂ）に示すように、絶縁膜からなる凸部パターンとしての絶縁部２１と、凹部パターンとなる下部電極、すなわち強誘電体メモリ素子のキャパシタ部分の下部電極３２とを、図１で説明した方法等によってそれぞれ所定位置に形成し、本発明における凹凸パターンを形成する。下部電極３２の形成方法としては、例えば気相法による成膜方法が採用可能である。気相法としては、ＣＶＤ、特にＭＯＣＶＤ (Metal Organic Chenical Vapor Deposition)を適用することが好ましい。この下部電極３２を構成する材料としては、前記圧電体素子の場合と同様に、Ｐｔ（白金）やＩｒ（イリジウム）、ＩｒＯ_ｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）等が好適とされる。

このようにして下部電極３２を形成したら、前記圧電体素子の製造方法と同様に、この下部電極３２上に所定平面形状の強誘電体層、すなわち強誘電体パターンを形成する。なお、これに先立ち、強誘電体パターンを形成する下部電極３２上、またはこれを囲む絶縁部２１上に、前述した表面修飾膜を形成し、これら下部電極３２または絶縁部２１の表面に、強誘電体パターンを形成するための強誘電体材料に対する選択性を付与し、強誘電体材料に対する親和性を調整するようにしてもよい。

（強誘電体層形成工程）
次に、図１７（ａ）に示すように、下部電極３２上に強誘電体材料を選択的に配置することで、強誘電体層３４を形成する。この強誘電体層の形成材料としては、強誘電性を示してキャパシタ絶縁膜として使用できれば、その組成は任意のものを適用することができる。例えば、ＰＺＴ系圧電材料の他、ニオブや酸化ニッケル、酸化マグネシウム等の金属酸化物を添加したもの等が適用できる。具体的には、チタン酸鉛（ＰｂＴｉＯ_３）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３）、ジルコン酸鉛（ＰｂＺｒＯ_３）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ_３）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ_３）又はマグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ_３）等を使用することができる。あるいは、Ｓｒ、Ｂｉ、Ｔａを構成元素として有するＳＢＴを使用することもできる。

前記強誘電体層３４の形成材料としては、基板１０上に例えば表面修飾膜からなる高親和性領域、低親和性領域をそれぞれ形成し、表面特性の選択性を形成した場合に、例えばＰＺＴでは、ＰｂについてはＰｂ（Ｃ_２Ｈ_５）_４、（Ｃ_２Ｈ_５）_３ＰｂＯＣＨ_２Ｃ（ＣＨ_３）_３、Ｐｂ（Ｃ_１１Ｈ_１９Ｏ_２）_２等を、Ｚｒについては、Ｚｒ（ｎ−ＯＣ_４Ｈ_９）_４、Ｚｒ（ｔ−ＯＣ_４Ｈ_９）_４、Ｚｒ（Ｃ_１１Ｈ_１９Ｏ_２）_４等を、ＴｉについてはＴｉ（ｉ−Ｃ_３Ｈ_７）_４等をそれぞれ形成材料として用いることができる。
下部電極３２表面への強誘電体材料の供給には、ＰＶＤ法やＣＶＤ法等の気相法、あるいはゾルゲル法等の液相法の、いずれも用いることができる。

なお、この強誘電体層３４を強誘電体パターンとして形成する場合に、高親和性領域（下部電極３２）及び低親和性領域（絶縁部２１）の大きさについては、前記圧電体素子の製造方法の場合と同様に、絶縁部２１の幅ｄ１を、隣接する下部電極３２の幅ｄ２と同じかこれより小さくするのが好ましく、特に、絶縁部２１の幅ｄ１を、隣接する下部電極３２の幅ｄ２の１／２以下にするのがより好ましい。
また、特に強誘電体層３４の形成を、強誘電体材料のミストを供給することで行う場合には、絶縁部２１と下部電極３２との間の段差を、前記ミストの径より大きくするのが好ましい。

（上部電極形成工程）
次いで、図１７（ｂ）に示すように、強誘電体謨３４上にＭＯＣＶＤ法等のＣＶＤ法やスパッタ法などによって上部電極３６を形成し、本発明のデバイスとしての強誘電体素子（強誘電体メモリ素子）を得る。この上部電極３４についても、前記下部電極３２と同様の材料、例えばＰｔ（白金）やＩｒ（イリジウム）、ＩｒＯ_ｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）等によって形成することができる。

なお、本発明では、必要に応じて、絶縁部２１又は下部電極３２上の表面修飾膜を除去してもよい。この工程は、気相法による成膜工程が完了してから行う。例えば、表面修飾膜の形成工程で説明した方法で、表面修飾膜を除去することができる。表面修飾膜を除去するときに、その上に付着した物質も除去することが好ましい。例えば、表面修飾膜上に、強誘電体層３４や上部電極３６の材料が付着したときに、これらを除去してもよい。
また、下部電極３２の側面に強誘電体層３４が形成されていたり、下部電極３２及び強誘電体層３４の少なくとも一方の側面に上部電極３６が形成されている場合には、これらを除去することが好ましい。除去工程では、例えば、ドライエッチングを適用することができる。

（強誘電体メモリ素子の構造）
以上の工程により、強誘電体メモリ素子を製造することができる。本実施の形態によれば、通常のマスクを介したエッチングを行うことなく、下部電極３２、強誘電体層３４及び上部電極３６を形成することができる。
この強誘電体メモリ素子は、下部電極３２と、下部電極３２上の所定位置に形成された強誘電体層３４と、強誘電体層３４上に形成された上部電極３６と、を有して構成されたものである。

図１８に、本発明の方法を適用してなる強誘電体メモリ素子を示す。この強誘電体メモリ素子のセル構造は、２Ｔ・２Ｃ(２トランジスタ・２キャパシタ）型である。
トランジスタ１２は、領域４０に形成されている。ドレイン又はソースの一方１４（図１７（ｂ）参照）に接続された電極２０は、図１８に示すビット線４２に接続されている。ゲート電極１８（図１７（ｂ）参照）は、図１８に示すワード線４４に接続されている。ドレイン又はソースの他方１６（図１７（ｂ）参照）に接続された電極２２は、図１８に示すドライブ線４６に接続されている。電極２２の上に、下部電極３２を介して強誘電体層３４が形成されている。

図１９は、本実施の形態に係る強誘電体メモリ素子の回路を示す図である。同図を参照して、強誘電体メモリ素子の作用を説明する。
強誘電体メモリ素子にデータを書き込む場合は、アドレス端子５１からアドレス信号が供給され、チップセレクト端子５２からは選択信号が供給され、書込制御端子５３から書込制御信号が供給される。複数（２つ）のビット線４２の一方をオンにし、他方のビット線４２をオフにした状態で、ワード線デコーダ及びドライパ５０は指定されたワード線４４をオンにする。ドライプ線デコーダ及びドライパ６０は、指定されたドライプ線４６に正のパルスを印加する。すると、強誘電体キャパシタには強誘電体層３４のヒステリシス特性による残留分極が残るため、電源を切っても情報は保持される。

強誘電体メモリ素子からデータを読み出す場合は、ビット線４２をフローティング状態とした後、ワード線４４をオンしてメモリセルを選択する。次に、ドライプ線４６に正電圧を印加し、強誘電体キャパシタの分極反転による変位電流をセンスアンブ７０で増幅する。センス・タイミング制御部８０は、センスタイミングを制御し、データをデータＩ／Ｏ９０に供給する。データＩ／Ｏ９０はＣＰＵや他のメモリ素子等の各種デバイス９２に接続されており、データのやり取りを制御する。

このような強誘電体メモリ素子（デバイス）の形成方法にあっては、エッチング工程を行うことなく下部電極３上に所定平面形状の強誘電体層３４を形成することができ、したがって極めて簡便に高精度でしかも高性能の強誘電体パターンを形成することができる。特に、サブミクロンオーダーの微小液滴であるミストにて強誘電体材料の供給を行えば、微細パターンを極めて高精度に、かつ低コストで形成することが可能である。

なお、本発明に係る圧電体層を備えたデバイスとして、圧電体層を挟んで下部電極と上部電極を備える構成を説明したが、センサ等に用いられる場合は上部電極がなくとも良い。
また、前記実施形態では、本発明に係る圧電体層を備えたデバイスとして液滴吐出ヘッドを、また、本発明に係る強誘電体層を備えたデバイスとして強誘電体メモリ素子について説明したが、本発明に係る圧電体層や強誘電体層の適用範囲はこれらに限定されず、例えば、透明電極でＰＺＴやＰＬＺＴなどからなる強誘電体層を挟んで構成され、電圧を印加することで透過光の光屈折率を変化させるスイッチング素子などに用いられる電気光学素子や、圧電素子、強誘電素子、圧電アクチュエータ、薄膜コンデンサ、表面弾性波センサ、周波数フィルタ、光学導波管、光学記憶装置、空間光変調器等のデバイスにも好適に用いることができる。

（ａ）〜（ｆ）は本発明に係る製造方法を説明するための要部側断面図。 （ａ）、（ｂ）は本発明に係る製造方法を説明するための要部側断面図。 （ａ）、（ｂ）は凸パターンにおける縮径部の形状を示す模式図。 （ａ）、（ｂ）は表面修飾膜形成の第１の方法を示す模式断面図。 （ａ）、（ｂ）は同、第２の方法を示す模式断面図。 （ａ）、（ｂ）は同、第３の方法を示す模式断面図。 （ａ）〜（ｃ）は自己組織化単分子膜の第１形成方法を示す模式断面図。 （ａ）、（ｂ）は同、第２形成方法を示す模式断面図。 （ａ）、（ｄ）は同、第３形成方法を示す模式断面図。 （ａ）、（ｂ）は圧電体パターンの形状を説明するための要部平面図。 （ａ）〜（ｅ）は本発明に係る製造方法を説明するための要部側断面図。 インクジェット式記録ヘッドの分解斜視構成図。 インクジェット式記録ヘッドの斜視構成図。 圧電体素子の積層構造を説明するための断面構成図。 プリンターの一実施形態を示す概略構成図。 （ａ）、（ｂ）は強誘電体素子の製造方法を示す側断面図。 （ａ）、（ｂ）は図１４に続く工程を示す側断面図。 強誘電体メモリ素子を示す平面図。 強誘電体メモリ素子の回路を示す図。

符号の説明

１、１０…基板（基体）、３、３２…下部電極、５、２１…絶縁部（凸部）、
６…圧電体層、７、３６…上部電極、８…圧電体素子、
９、９ａ、９ｂ…自己組織化単分子膜（表面修飾膜）、３４…強誘電体層、
１００…基体、１０１…レジスト、１０２…電子線・イオンビーム又は光、
１０３…スタンプ（転写型）、５０１…インクジェット式記録ヘッド、
６００…インクジェットプリンター

Claims (18)

1. 基体上に、下部電極を形成する工程と、
   前記基体上に、前記下部電極に隣接する凸部を形成する工程と、
   前記下部電極上に、強誘電体材料又は圧電体材料を供給し、強誘電体層又は圧電体層を形成する工程と、を含むことを特徴とするデバイスの製造方法。
2. 前記凸部形成工程において、前記基体上に前記凸部を絶縁材料で形成後、
   前記下部電極形成工程において、前記凸部に隣接させて前記下部電極を形成することを特徴とする請求項１に記載のデバイスの製造方法。
3. 前記下部電極形成工程において、複数の前記下部電極を形成後、
   前記凸部形成工程において、前記下部電極同士の間に、絶縁材料からなる前記凸部を形成することを特徴とする請求項１に記載のデバイスの製造方法。
4. 前記凸部形成工程において、前記下部電極上を埋めるように絶縁層を形成し、その後、前記下部電極上の前記絶縁層を除去することで前記凸部を形成することを特徴とする請求項３に記載のデバイスの製造方法。
5. 前記下部電極形成工程において、前記下部電極を形成後、
   前記凸部形成工程において、前記下部電極上に絶縁材料からなる凸部を形成することを特徴とする請求項１に記載のデバイスの製造方法。
6. 前記凸部の先端部を、先端方向に向けて徐々に細くなるように形成することを特徴とする請求項１〜５のいずれか一項に記載のデバイスの製造方法。
7. 前記強誘電体層又は圧電体層形成後、前記凸部上の前記強誘電体材料又は圧電体材料を除去するための研磨処理工程が含まれていることを特徴とする請求項１〜６のいずれか一項に記載のデバイスの製造方法。
8. 前記下部電極は、白金、イリジウム、酸化イリジウム、ルテニウム酸ストロンチウムのいずれかを用いて形成されていることを特徴とする請求項１〜７のいずれか一項に記載のデバイスの製造方法。
9. 前記強誘電体層又は圧電体層形成工程では、前記下部電極上にミスト状の前記強誘電体材料又は圧電体材料を供給することを特徴とする請求項１〜８のいずれか一項に記載のデバイスの製造方法。
10. 前記凸部と前記下部電極の表面との間の段差を、前記ミストの径より大きくすることを特徴とする請求項９に記載のデバイスの製造方法。
11. 前記強誘電体層又は前記圧電体層形成工程では、前記下部電極上にＣＶＤ法を用いて前記強誘電体材料又は圧電体材料を供給することを特徴とする請求項１〜８のいずれか一項に記載のデバイスの製造方法。
12. 前記凸部表面に、前記強誘電体材料又は圧電体材料に対する親和性が低い表面特性を有する表面修飾膜を形成する工程を備え、
    前記表面修飾膜形成後、前記強誘電体層又は前記圧電体層を形成することを特徴とする請求項１〜１１のいずれか一項に記載のデバイスの製造方法。
13. 前記下部電極表面に、前記強誘電体材料又は圧電体材料に対する親和性が高い表面特性を有する表面修飾膜を形成する工程を備え、
    前記表面修飾膜形成後、前記強誘電体層又は前記圧電体層を形成することを特徴とする請求項１〜１１のいずれか一項に記載のデバイスの製造方法。
14. 前記表面修飾膜として、自己組織化単分子膜を用いることを特徴とする請求項１２又は１３記載のデバイスの製造方法。
15. 前記凸部の幅を、隣接する前記下部電極の幅以下にすることを特徴とする請求項１〜１４のいずれか一項に記載のデバイスの製造方法。
16. 基体上に形成された下部電極と、
    前記下部電極の表面から突出した絶縁材料からなる凸部と、
    前記下部電極上に形成された強誘電体層又は圧電体層とを含むことを特徴とするデバイス。
17. 透明な基体上に形成された透明な下部電極と、
    前記下部電極の表面から突出した絶縁材料からなる凸部と、
    前記下部電極上に形成された透明な強誘電体層と、
    前記強誘電体層上に形成された透明な上部電極とを含むことを特徴とする電気光学素子。
18. 基体上に形成された下部電極と、前記下部電極の表面から突出した絶縁材料からなる凸部と、前記下部電極上に形成された圧電体層とを備えた液滴吐出ヘッドを有することを特徴とするプリンタ。
    
    

Images