JP2005327799A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005327799A
JP2005327799A JP2004142389A JP2004142389A JP2005327799A JP 2005327799 A JP2005327799 A JP 2005327799A JP 2004142389 A JP2004142389 A JP 2004142389A JP 2004142389 A JP2004142389 A JP 2004142389A JP 2005327799 A JP2005327799 A JP 2005327799A
Authority
JP
Japan
Prior art keywords
forming
metal layer
substrate
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004142389A
Other languages
English (en)
Inventor
Hiroyasu Ishida
裕康 石田
Hirotoshi Kubo
博稔 久保
Shoji Miyahara
正二 宮原
Masato Onda
全人 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004142389A priority Critical patent/JP2005327799A/ja
Priority to TW094110804A priority patent/TWI292221B/zh
Priority to CNA2005100674753A priority patent/CN1700430A/zh
Priority to KR1020050037401A priority patent/KR100697148B1/ko
Priority to US11/123,248 priority patent/US7439137B2/en
Publication of JP2005327799A publication Critical patent/JP2005327799A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＭＯＳＦＥＴでは素子領域形成後、バリアメタル層に連続して配線層を形成し、水素シンタを行っている。しかし、バリアメタル層の吸蔵特性のためｎチャネル型の場合、閾値電圧が下がってしまう。そのため、チャネル層の不純物濃度を上げており、オン抵抗の低減が進まない問題があった。
【解決手段】本発明は、バリアメタル層形成後、層間絶縁膜上のバリアメタル層に開口部を設け、配線層形成後に水素シンタ処理を行う。これにより、基板に達する水素量を更に増やし、閾値電圧の低下を抑制する。チャネル層の不純物濃度も低くできるので、オン抵抗が低減する。
【選択図】 図１

Description

本発明は半導体装置の製造方法に係り、特に水素シンタ処理において水素を十分に基板表面に到達させ、特性の改善を図る半導体装置の製造方法に関する。
図１１から図１３を参照して、従来の半導体装置についてｎチャネル型のトレンチ構造のＭＯＳＦＥＴを例に示す。
まず図１１を参照して、ＭＯＳＦＥＴ４０の構造を示す。ｎ＋型のシリコン半導体基板２１の上にｎ−型のエピタキシャル層２２を積層してドレイン領域を設け、その表面にｐ型のチャネル層２４を設ける。
チャネル層２４を貫通し、ドレイン領域２２まで到達するトレンチ２７を設け、トレンチ２７の内壁をゲート酸化膜３１で被膜し、トレンチ２７に充填されたポリシリコンよりなるゲート電極３３を設ける。トレンチ２７に隣接したチャネル層２４表面にはｎ＋型のソース領域３５が形成され、隣り合う２つのセルのソース領域３５間のチャネル層２４表面にはｐ＋型のボディ領域３４を設ける。さらにゲート電極３３にゲート電圧を印加時にはソース領域３５からトレンチ２７に沿ってチャネル領域（図示せず）が形成される。ゲート電極３３上は層間絶縁膜３６で覆い、ソース領域３５およびボディ領域３４にコンタクトするバリアメタル層３７を形成し、アルミニウム合金などによる配線層３８および表面保護膜４１を設ける。
次に、従来の半導体装置の製造方法について説明する。
図１２のごとく、ｎ＋型シリコン半導体基板２１にｎ−型のエピタキシャル層を積層してドレイン領域２２を形成する。表面に酸化膜（不図示）を形成した後、予定のチャネル層２４の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面にボロンを注入した後、拡散してｐ型のチャネル層２４を形成する。
次に、トレンチを形成する。全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のＣＶＤ酸化膜を生成し、レジスト膜によるマスクをトレンチ開口部となる部分を除いてかけて、ＣＶＤ酸化膜をドライエッチングして部分的に除去し、チャネル領域２４が露出したトレンチ開口部を形成する。
更に、ＣＶＤ酸化膜をマスクとしてトレンチ開口部のシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、チャネル層２４を貫通してドレイン領域２２まで達するトレンチ２７を形成する。
その後、ダミー酸化をしてトレンチ２７内壁とチャネル層２４表面にダミー酸化膜（不図示）を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とＣＶＤ酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ２７開口部に丸みをつけ、トレンチ２７開口部での電界集中を避ける効果もある。その後、ゲート酸化膜３１を形成する。すなわち、全面を熱酸化してゲート酸化膜３１を閾値に応じて例えば厚み約数百Åに形成する。
その後、全面にノンドープのポリシリコン層を堆積し、リンを高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ２７に埋設したゲート電極３３を残す。
次に、図１３のごとく、基板の電位安定化のためのボディ領域３４と、ソース領域３５を形成する。まずレジスト膜によるマスクにより選択的にボロンをイオン注入し、レジスト膜を除去する。更に、新たなレジスト膜で予定のソース領域３５およびゲート電極３３を露出する様にマスクして、砒素をイオン注入し、レジスト膜を除去する。その後、全面にＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層をＣＶＤ法により堆積して、不純物を拡散し、ボディ領域３４およびソース領域３５を形成する。レジスト膜をマスクにしてＢＰＳＧ膜をエッチングし、少なくともゲート電極３３上に層間絶縁膜３６を残す。
更に、図１１の如く配線層を形成するために、まずバリアメタル層３７を設ける。すなわち全面にＴｉ／ＴｉＮ等をスパッタしてバリアメタル層３７を形成し、それに引き続いて、配線層３８となるアルミニウム合金を全面にスパッタする。その後、金属とシリコン表面を安定させるために、熱処理を行う。この熱処理は、水素含有ガス中で、アルミニウム合金の融点を超えない３００〜５００℃（例えば４００℃程度）の温度で３０分程度行う。その後、表面保護膜として、ＳｉＮ等によるパッシベーション膜を形成する。その後更に、ダメージ除去のために３００〜５００℃（例えば４００℃）で３０分程度の熱処理を行い、図１１に示す最終構造を得る（例えば特許文献１参照。）。
特開平０８−３７２３６号公報
上述のごとく、シリコン基板の半導体装置の配線としてはアルミニウム合金など、アルミニウム系の金属材料が一般的に用いられ、またＡｌ（アルミニウム）とＳｉ（シリコン）基板界面をオーミック特性にするために熱処理を施す必要がある。
しかし、Ａｌ中のＳｉ拡散速度が速いため、ＡｌとＳｉが拡散し、ｐｎ接合を破壊するスパイクと呼ばれる現象が起こる。これを避けるためにＡｌにはあらかじめＳｉが含有されている。
一方、この熱処理により、Ａｌに含有されるＳｉが拡散、粒成長し基板との接触界面にＳｉノジュールとして析出することがある。このＳｉノジュールが微細な領域であるボディ領域と配線層とのコンタクト領域を塞いでコンタクト不良を起こす原因となる。また、Ｓｉノジュール自身が高抵抗であるので、接触抵抗を不安定にしたり上昇させたりする原因となってしまう。
これを防ぐために、配線層（Ａｌ）成膜前にチタン系金属によるバリアメタル層を形成している。
更に、素子領域形成工程の酸化などにより基板表面はＳｉ結合子が切れたダングリングボンドが存在する場合があり、この場合表面は、負の電荷が帯電していると考えられる。つまり電位の発生により表面に電場を印加したのと同じ状態となり、閾値電圧にばらつきが生じる。
このため、かかる従来のＭＯＳＦＥＴでは、素子領域形成後、配線層の形成工程において、バリアメタル層３７と配線層３８を連続して形成し、その後水素含有ガス中で熱処理を施していた。
つまり、Ａｌとシリコン基板界面をオーミック特性にする熱処理を水素含有ガス中で行うことにより、水素を基板界面等に到達させ、結合の切れたシリコンと水素を結合させ、基板界面の電荷を除去し、特性の向上（例えば暗電流の低減）や、特性の安定（例えば閾値電圧ＶGSOFFの安定）を図っていた。
しかし、バリアの種類によっては、水素含有ガス雰囲気における熱処理（以下水素シンタと称する）を行っても、所望の閾値電圧ＶGSOFFが得られない場合があった。
このように、ＶGSOFFがシフトする原因としては、バリアメタル層であるチタン系の金属が水素吸蔵性を有するため、水素シンタ工程で水素が半導体基板とゲート酸化膜との界面に到達する前に、バリアメタル層に吸蔵され、Ｓｉ界面に発生した電荷の消滅に寄与する水素が少なくなるためと考えられる。
一例として、ｎチャネル型のトレンチ構造のＭＯＳＦＥＴでは、ＶGSOFFが低い方へシフトする（閾値電圧が下がる）ため、所望の閾値を得るためにチャネル層に注入する不純物濃度を高くする必要があり、このため、オン抵抗が上昇してしまう問題があった。
つまり従来方法においては、スパイクの防止やＳｉノジュールによるコンタクト不良を回避するバリアメタル層により、基板の電荷を除去する水素シンタ処理の実質的な効果が得られていない問題があった。
本発明はかかる課題に鑑みてなされ、第１に、シリコン半導体基板上に所望の素子領域を形成する工程と、前記素子領域の一部を覆う絶縁膜を形成する工程と、前記基板上を覆い前記絶縁膜上の一部に開口部を有する第１金属層を形成する工程と、全面に第２金属層を形成する工程と、前記基板表面に水素を導入する工程と、を具備することにより解決するものである。
第２に、一導電型シリコン半導体基板上に逆導電型のチャネル層を形成する工程と、前記チャネル層と絶縁膜を介して接するゲート電極を形成する工程と、前記ゲート電極と隣接する前記チャネル層表面に一導電型領域を形成する工程と、前記ゲート電極上を覆う層間絶縁膜を形成する工程と、前記基板上を覆って前記一導電型領域とコンタクトし、前記層間絶縁膜上の一部に開口部を有する第１金属層を形成する工程と、全面に第２金属層を形成する工程と、前記基板表面に水素を導入する工程と、を具備することにより解決するものである。
第３に、ドレイン領域となる一導電型シリコン半導体基板上に逆導電型のチャネル層を形成する工程と、前記チャネル層を貫通するトレンチを形成する工程と、前記トレンチ内に絶縁膜を介してゲート電極を埋設する工程と、前記ゲート電極と隣接する前記チャネル層表面に一導電型のソース領域と、該ソース領域と隣り合う前記基板表面に逆導電型のボディ領域を形成する工程と、前記ゲート電極上を覆う層間絶縁膜を形成する工程と、前記基板上を覆って前記ソース領域およびボディ領域とコンタクトし、前記層間絶縁膜上の一部に開口部を有する第１金属層を形成する工程と、全面に第２金属層を形成する工程と、前記基板表面に水素を導入する工程と、を具備することにより解決するものである。
また、前記開口部は、前記第１金属層の形成以前の工程で用いたマスクを用いて、前記第１金属層の一部をエッチングして形成することを特徴とするものである。
また、前記開口部は、前記第１金属層を全面に形成した後、前記トレンチを形成したマスクを用いて、前記第１金属層の一部をエッチングして形成することを特徴とするものである。
また、前記第２金属層形成後、水素雰囲気で熱処理を行うことを特徴とするものである。
また、前記熱処理は水素ガス又は水素含有ガス雰囲気で３００〜８００℃で加熱することを特徴とするものである。
本発明の製造方法に依れば、第１に、シリコン基板表面の素子領域とバリアメタル層が接触する半導体装置において、バリアメタル層形成後、絶縁膜上のバリアメタル層に開口部を設け、配線層形成後に水素シンタ処理を行う。これにより、水素をシリコン基板表面に十分到達させ、ダングリングボンドを終端させることができる。
つまり、水素の拡散により基板表面に発生した電荷を除去することができるので、素子の特性の向上および特性の安定化を実現できる。具体的には、絶縁ゲート型の半導体装置であれば、所望のＶGSOFF値を得ることができる。
従って例えばｎチャネル型ＭＯＳＦＥＴであれば、所望のＶGSOFF値を得るためにチャネル層の不純物濃度を必要以上に高くする必要がなくなり、オン抵抗の低減に寄与できる。
また、バリアメタル層の開口部を絶縁膜上の一部に形成することにより素子領域はバリアメタル層で覆われ、配線層であるＡｌ層とシリコン基板が接触しないので、配線層形成後の熱処理による拡散の防止や、シリコンノジュールの析出を抑制できる。
特に、トレンチ構造のＭＯＳＦＥＴであれば、開口部は層間絶縁膜上に設けられ、ソース領域、ボディ領域はバリアメタル層で覆われる。すなわち、配線層であるＡｌ層とシリコン基板が接触しないので、シリコンノジュールの析出を抑制できる。従って、微小な領域であるボディ領域と配線層のコンタクト領域が塞がれることもなく、基板の電位が安定する。
第２に、絶縁膜上のバリアメタル層の一部をエッチングする工程を追加するのみで開口部を形成でき、水素を基板に十分到達させることができる。水素の拡散は開口部から等方性に進行するので、開口部を通過した水素は基板に十分到達させることができる。従って、従来と同様の水素シンタ条件で、水素の到達量を増加させることができる。
特にトレンチ構造のＭＯＳＦＥＴであれば、トレンチ形成のマスクを用いてバリアメタル層の開口部を形成できる。すなわち開口部のためのマスクを新たに作成することなく、層間絶縁膜上の一部のみ開口することができる。従って、マスク枚数の増加を防ぎ、所望のＶGSOFF値を得る半導体装置の製造方法を提供できる。
本発明の実施の形態を、ｎチャネル型のトレンチ構造のＭＯＳＦＥＴを例に図１から図１０を参照して詳細に説明する。
図１は、本発明のＭＯＳＦＥＴ１０の構造を示す断面図である。ＭＯＳＦＥＴ１０は、シリコン半導体基板１、２と、チャネル層４と、トレンチ７と、絶縁膜１１と、ゲート電極１３と、ソース領域１５と、ボディ領域１４と、層間絶縁膜１６と、第１金属層１７と、開口部２０と、第２金属層１８とから構成される。
ドレイン領域は、ｎ＋型のシリコン半導体基板１に、ｎ−型のエピタキシャル層２を積層するなどして構成される。
チャネル層４は、ｎ−型半導体層２表面にｐ型不純物を拡散した領域である。トレンチ７は、チャネル層４を貫通してドレイン領域２まで達する深さに設け、トレンチ７の内壁を、駆動電圧に応じた膜厚のゲート酸化膜１１で被覆し、トレンチ７に充填された導電材料よりなるゲート電極１３を設ける。
トレンチ７に隣接したチャネル層４表面に一導電型のソース領域１５を設け、隣り合うソース領域１５間のチャネル層４表面に逆導電型のボディ領域１４を設ける。ソース領域１５は、ゲート酸化膜１１を介してゲート電極１３と隣接する。
トレンチ７に囲まれた領域がＭＯＳＦＥＴの１つのセルとなり、このセルが多数配置されて素子領域２５を構成する。
層間絶縁膜１６は、少なくともゲート電極１３上を覆い、トレンチ７の開口部を覆って設けられる。
第１金属層１７は、ソース領域１５およびボディ領域１４にコンタクトする。第１金属層１７は、Ｔｉを含む金属層（例えばＴｉ、ＴｉＮ、ＴｉＯＮ、ＴｉＷ等）であり、本実施形態ではＴｉ／ＴｉＮの積層膜を例に説明する。第１金属層は、熱処理による拡散を防止し、シリコンノジュールの析出を抑制するバリアメタル層１７となる。バリアメタル層１７は、層間絶縁膜１６上も覆って設けられ、その一部に開口部２０を有する。
第２金属層１８は、Ａｌ等からなり、一般的にはスパイク防止のためシリコンを含有し、所望の配線形状にパターンニングされた配線層である。
本実施形態では、層間絶縁膜１６上のバリアメタル層１７に開口部２０を設けることにより、後述する配線層１８形成後の水素シンタ処理で、水素を開口部２０からシリコン基板（チャネル層４）表面に十分到達させることができる。一方、ソース領域１５およびボディ領域１４の表面は、バリアメタル層１７と確実にコンタクトすることができる。
従って、バリアメタル層１７により拡散防止やシリコンノジュールの析出を抑制しつつ、水素の基板表面への到達量を増加させることができ、所望のＶGSOFFを得ることができる。
これにより、チャネル層の不純物濃度を、例えばｎチャネル型であれば必要以上に高めなくても、所望のＶGSOFF値を得ることができるので、オン抵抗を低減することができる。
図２から図９には、本発明の製造方法をｎチャネル型のトレンチ構造のＭＯＳＦＥＴを例に説明する。
本発明の半導体装置の製造方法は、ドレイン領域となるシリコン半導体基板上に逆導電型のチャネル層を形成する工程と、前記チャネル層を貫通するトレンチを形成する工程と、前記トレンチ内に絶縁膜を介してゲート電極を埋設する工程と、前記ゲート電極と隣接する前記チャネル層表面に一導電型のソース領域と、該ソース領域と隣り合う前記基板表面に逆導電型のボディ領域を形成する工程と、前記ゲート電極上を覆う層間絶縁膜を形成する工程と、前記基板上を覆って前記ソース領域およびボディ領域とコンタクトし、前記層間絶縁膜上の一部に開口部を有する第１金属層を形成する工程と、全面に第２金属層を形成する工程と、前記基板表面に水素を導入する工程とから構成される。
第１工程（図２参照）：ドレイン領域となるシリコン半導体基板上に逆導電型のチャネル層を形成する工程。
ｎ＋型シリコン半導体基板１にｎ−型の半導体層（エピタキシャル層）２を積層するなどしてドレイン領域を形成する。表面に酸化膜（不図示）を形成した後、予定のチャネル層４の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面に所定のｐ型不純物（例えばボロン）を注入した後、拡散してチャネル層４を形成する。
第２工程（図３参照）：チャネル層を貫通するトレンチを形成する工程。
全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のＣＶＤ酸化膜５を生成し、トレンチ形成のためのレジストマスクＰＲを設け、ＣＶＤ酸化膜５をドライエッチングして部分的に除去し、チャネル領域４が露出したトレンチ開口部を形成する（図３（Ａ））。
更に、ＣＶＤ酸化膜５をマスクとしてトレンチ開口部のシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、チャネル層４を貫通してドレイン領域２まで達するトレンチ７を形成する（図３（Ｂ））。
第３工程（図４参照）：トレンチ内に絶縁膜を介してゲート電極を埋設する工程。
まず、ダミー酸化をしてトレンチ７内壁とチャネル層４表面にダミー酸化膜（不図示）を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とＣＶＤ酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ７開口部に丸みをつけ、トレンチ７開口部での電界集中を避ける効果もある。その後、ゲート酸化膜１１を形成する。すなわち、全面を熱酸化してゲート酸化膜１１を閾値に応じて数百Åの膜厚に形成する。
更に、全面にノンドープのポリシリコン層を堆積し、リン等を高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ７に埋設したゲート電極１３を残す。
第４工程（図５参照）：ゲート電極と隣接するチャネル層表面に一導電型のソース領域と、ソース領域と隣り合う基板表面に逆導電型のボディ領域を形成する工程。
まずレジストマスク（不図示）により選択的にボロン等の不純物をイオン注入しｐ＋型不純物領域１４ａを形成し、レジストマスクを除去する。更に、新たなレジストマスク（不図示）で予定のソース領域１５およびゲート電極１３を露出する様にマスクして、砒素等の不純物をイオン注入してｎ＋型不純物領域１５ａを形成し、レジスト膜を除去する。尚、ｎ型不純物をイオン注入した後、ｐ型不純物をイオン注入してもよい（図５（Ａ））。
その後、全面にＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層１６ａをＣＶＤ法により堆積し、ｐ型およびｎ型の不純物を基板表面に拡散し、トレンチ７に隣接するチャネル層４表面にｎ＋型のソース領域１５を形成し、隣り合うソース領域１５間の基板表面にｐ型のボディ領域１４を形成する（図５（Ｂ））。
第５工程（図６参照）：ゲート電極上を覆う層間絶縁膜を形成する工程。
ＢＰＳＧ膜１６ａをレジストマスクによりエッチングし、少なくともゲート電極１３上に層間絶縁膜１６を残す。層間絶縁膜１６は、トレンチ７開口部を覆って、８０００Å程度の厚みに設けられる。
第６工程（図７参照）：基板上を覆ってソース領域およびボディ領域とコンタクトし、層間絶縁膜上の一部に開口部を有する第１金属層を形成する工程。
層間絶縁膜１６以外の部分はシリコン基板が露出しており、配線層となるアルミニウム合金をスパッタするとアルミニウム合金中に含ませるシリコンの粒（シリコンノジュール）が、微細な領域であるボディ領域１４とのコンタクト領域を塞いでしまう場合がある。このシリコンノジュールを抑制し、また、スパイクと呼ばれる金属とシリコン基板との拡散を防止するために、配線層形成前に、全面にチタン系の材料（例えばＴｉ／ＴｉＮ等）を０．１μｍ程度堆積し、バリアメタル層１７を形成する（図７（Ａ））。
次に、図７（Ｂ）のごとく、開口部を形成する。ここでエッチングのマスクは、第２工程においてトレンチ７を形成したレジストマスクＰＲを用いる。レジストマスクＰＲから露出したバリアメタル層１７をエッチングにより除去し、レジストマスクＰＲを除去する。
これにより、層間絶縁膜１６上のバリアメタル層１７には開口部２０が形成される。開口部２０はトレンチ形成のレジストマスクＰＲを用いるためその開口幅は、トレンチ７の開口幅とほぼ同等となる（詳細には本工程では、トレンチ７のダミー酸化等により、トレンチ開口幅が若干大きくなっている）。トレンチ７形成用のレジストマスクＰＲを用いることで、シリコン基板（チャネル層４）表面は確実にバリアメタル層１７で覆われ、層間絶縁膜１６上のバリアメタル層１７に水素が透過する開口部２０を形成することができる。また、開口部２０形成のための新たなパターンのマスクを形成する必要がないので、コストの増大を防ぐことができる。
第７工程（図８参照）：全面に第２金属層を形成する工程。
全面に、配線層１８となる第２金属層（例えばＡｌ／Ｓｉ層）をスパッタする。膜厚は、２μｍ程度とする。金属層はバリアメタル層１７および開口部２０上を覆い、所望の配線形状にパターンニングされる。そして、エッチングストップ層１８ａは、配線層１８と一体化する。
第８工程（図９参照）：基板表面に水素を導入する工程。
その後水素ガスまたは水素含有ガス（例えば水素および窒素ガス）の雰囲気で３００〜５００℃（例えば４００℃程度）の熱処理を行う。これにより、配線層１８内の結晶ひずみを除去し、界面を安定化させる。
このとき、水素は、一部がバリアメタル層１７に吸蔵されるものの、バリアメタル層１７に形成された開口部２０を透過し、等方性で拡散する。すなわち水素はシリコン基板（チャネル層４）表面に十分到達し、基板表面の電荷を消滅させることができる。
その後、表面保護膜２１となるＳｉＮ等を形成し、図１に示す最終構造を得る。
次に、図１０を参照して水素シンタとＶGSOFFおよびオン抵抗（ＲDSON）の関係について説明する。
図１０（Ａ）は、各種条件においてＶGSOFFとＲDSONを測定した比較表である。
条件１はチャネル層の不純物濃度Ｄ１であり、バリアメタル層を設けて水素シンタ処理を行った場合である。
条件２は、チャネル層の不純物濃度Ｄ２（Ｄ２＜Ｄ１）であり、バリアメタル層を設けて水素シンタ処理を行った場合である。
条件３は、チャネル層の不純物濃度Ｄ２であり、バリアメタル層を設けずに水素シンタ処理を行った場合である。
尚、上記条件３のバリアメタル層を設けない場合とは、本実施形態の開口部を有する場合に相当する。前述の如く水素は開口部より等方性で拡散が進むので、トレンチ７の開口幅と同程度の開口部があれば基板表面まで十分到達するためである。また、各水素シンタ処理の条件は、同一である。
この結果、条件１ではＶGSOFF＝０．６７［Ｖ］、ＲDSON＝２０．７［ｍΩ］であり、条件２ではＶGSOFF＝０．４２［Ｖ］、ＲDSON＝１９．７［ｍΩ］、条件３ではＶGSOFF＝１．３６［Ｖ］、ＲDSON＝２１．８［ｍΩ］となった。
そして、図１０（Ｂ）は各条件におけるＶGSOFF−ＲDSON相関図を示す。
図において、条件１および条件２はチャネル層の不純物注入量が変えてあるので、これらを結んだ線がイオン注入量依存性ラインとなる。
ここで、閾値電圧ＶGSOFFは、ＶGSOFF＝（（２εＳｑＮＡ（２ψＢ）（１／２））／ＣＯ＋２ψＢ の式により得られる。ここで、εＳ：誘電率、ｑ：電荷、ＮＡ：チャネル層イオン注入量、ψＢ：静電ポテンシャル、ＣＯ：単位面積あたりの酸化膜容量、であり、ψＢはＮＡに比例することから、チャネル層の不純物注入量ＮＡとＶGSOFFは比例関係にあると言える。従って、条件１および条件２のイオン注入量依存性ラインを条件３まで平行移動し、太破線のイオン注入量依存性ラインを得ることができる。
太破線によれば、バリアメタル層を設けない（開口部を有する）構造において、イオン注入量を変動させた場合のＶGSOFF−ＲDSONの相関関係が判る。例えば条件３において、ＶGSOFF＝１．３６［Ｖ］であるが、所望のＶGSOFFが０．７Ｖ程度でよい場合、Ｘ点に移動させることができる。すなわちチャネル層の不純物濃度を条件３より十分低減することができ、
低い不純物濃度で所望のＶGSOFFを得ることができる。
この結果、ＲDSONを約２２［ｍΩ］から１９［ｍΩ］に低減することができる。
尚、本実施形態ではトレンチ構造のＭＯＳＦＥＴを例に説明したがこれに限らず、横型（プレーナー型）のＭＯＳＦＥＴでも同様に実施でき、その場合、基板表面に設けるゲート電極のパターニング用マスクを用いて、バリアメタル層の開口部を形成できる。但し、ゲート電極のパターンニングとは逆のレジストを採用し、例えばゲート電極のパターンニングにネガレジストを用いた場合は、開口部の形成用にはポジレジストを採用する。
更に、導電型を逆にしたＭＯＳＦＥＴでもよく、ＩＧＢＴ等の絶縁ゲート型のトランジスタにおいても同様に実施できる。また、これらに限らず、不純物を拡散して形成した素子領域と、素子領域の一部を覆う絶縁膜を有し、絶縁膜上に開口部を設けた金属層が形成される半導体装置であれば、適用可能であり、同様の効果が得られる。
本発明の半導体装置を説明する断面図である。 本発明の半導体装置の製造方法を説明する断面図である。 本発明の半導体装置の製造方法を説明する断面図である。 本発明の半導体装置の製造方法を説明する断面図である。 本発明の半導体装置の製造方法を説明する断面図である。 本発明の半導体装置の製造方法を説明する断面図である。 本発明の半導体装置の製造方法を説明する断面図である。 本発明の半導体装置の製造方法を説明する断面図である。 本発明の半導体装置の製造方法を説明する断面図である。 本発明の半導体装置を説明する特性図である。 従来の半導体装置を説明する断面図である。 従来の半導体装置の製造方法を説明する断面図である。 従来の半導体装置の製造方法を説明する断面図である。
符号の説明
１ ｎ＋型シリコン半導体基板
２ ｎ−型半導体層
４ チャネル層
７ トレンチ
１０ ＭＯＳＦＥＴ
１１ ゲート酸化膜
１３ ゲート電極
１４ ボディ領域
１５ ソース領域
１６ 層間絶縁膜
１７ バリアメタル層
１８ 配線層
２０ 開口部
２１ 表面保護膜
２１ ｎ＋型シリコン半導体基板
２２ ｎ−型半導体層
２４ チャネル層
２７ トレンチ
３１ ゲート酸化膜
３３ ゲート電極
３４ ボディ領域
３５ ソース領域
３６ 層間絶縁膜
３７ バリアメタル層
３８ 配線層
４０ ＭＯＳＦＥＴ
４１ 表面保護膜
ＰＲ レジストマスク

Claims (7)

  1. シリコン半導体基板上に所望の素子領域を形成する工程と、
    前記素子領域の一部を覆う絶縁膜を形成する工程と、
    前記基板上を覆い前記絶縁膜上の一部に開口部を有する第１金属層を形成する工程と、
    全面に第２金属層を形成する工程と、
    前記基板表面に水素を導入する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 一導電型シリコン半導体基板上に逆導電型のチャネル層を形成する工程と、
    前記チャネル層と絶縁膜を介して接するゲート電極を形成する工程と、
    前記ゲート電極と隣接する前記チャネル層表面に一導電型領域を形成する工程と、
    前記ゲート電極上を覆う層間絶縁膜を形成する工程と、
    前記基板上を覆って前記一導電型領域とコンタクトし、前記層間絶縁膜上の一部に開口部を有する第１金属層を形成する工程と、
    全面に第２金属層を形成する工程と、
    前記基板表面に水素を導入する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  3. ドレイン領域となる一導電型シリコン半導体基板上に逆導電型のチャネル層を形成する工程と、
    前記チャネル層を貫通するトレンチを形成する工程と、
    前記トレンチ内に絶縁膜を介してゲート電極を埋設する工程と、
    前記ゲート電極と隣接する前記チャネル層表面に一導電型のソース領域と、該ソース領域と隣り合う前記基板表面に逆導電型のボディ領域を形成する工程と、
    前記ゲート電極上を覆う層間絶縁膜を形成する工程と、
    前記基板上を覆って前記ソース領域およびボディ領域とコンタクトし、前記層間絶縁膜上の一部に開口部を有する第１金属層を形成する工程と、
    全面に第２金属層を形成する工程と、
    前記基板表面に水素を導入する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  4. 前記開口部は、前記第１金属層の形成以前の工程で用いたマスクを用いて、前記第１金属層の一部をエッチングして形成することを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
  5. 前記開口部は、前記第１金属層を全面に形成した後、前記トレンチを形成したマスクを用いて、前記第１金属層の一部をエッチングして形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記第２金属層形成後、水素雰囲気で熱処理を行うことを特徴とする請求項１から請求項３のいずれかに記載の半導体装置の製造方法。
  7. 前記熱処理は水素ガス又は水素含有ガス雰囲気で３００〜８００℃で加熱することを特徴とする請求項６に記載の半導体装置の製造方法。
JP2004142389A 2004-05-12 2004-05-12 半導体装置の製造方法 Pending JP2005327799A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004142389A JP2005327799A (ja) 2004-05-12 2004-05-12 半導体装置の製造方法
TW094110804A TWI292221B (en) 2004-05-12 2005-04-06 Manufacturing method of semiconductor device
CNA2005100674753A CN1700430A (zh) 2004-05-12 2005-04-25 半导体装置的制造方法
KR1020050037401A KR100697148B1 (ko) 2004-05-12 2005-05-04 반도체 장치의 제조 방법
US11/123,248 US7439137B2 (en) 2004-05-12 2005-05-06 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004142389A JP2005327799A (ja) 2004-05-12 2004-05-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005327799A true JP2005327799A (ja) 2005-11-24

Family

ID=35309987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004142389A Pending JP2005327799A (ja) 2004-05-12 2004-05-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7439137B2 (ja)
JP (1) JP2005327799A (ja)
KR (1) KR100697148B1 (ja)
CN (1) CN1700430A (ja)
TW (1) TWI292221B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003726A (ja) * 2009-06-18 2011-01-06 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2012256718A (ja) * 2011-06-09 2012-12-27 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
WO2015137420A1 (ja) * 2014-03-11 2015-09-17 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2017108074A (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018067624A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2020047676A (ja) * 2018-09-14 2020-03-26 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10847649B2 (en) 2018-04-17 2020-11-24 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345134B2 (en) * 2010-04-13 2013-01-01 Northrop Grumman Systems Corporation Indium tin oxide gate charge coupled device
CN102931086B (zh) * 2011-08-10 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8853776B2 (en) * 2011-09-21 2014-10-07 Infineon Technologies Austria Ag Power transistor with controllable reverse diode
US9725310B2 (en) * 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
US20160104669A1 (en) * 2014-10-08 2016-04-14 Infineon Technologies Ag Semiconductor structure with improved metallization adhesion and method for manufacturing the same
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232109A (ja) * 1999-02-10 2000-08-22 Nec Corp 半導体装置ならびにその製造方法
JP2003151917A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611713A (ja) 1992-06-25 1994-01-21 Toshiba Corp バックライト自動調整機能付きディスプレイ装置
JPH0837236A (ja) 1994-07-23 1996-02-06 Sony Corp 半導体装置とその製造方法
JP3123465B2 (ja) * 1997-06-09 2001-01-09 日本電気株式会社 Ｍｉｓトランジスタの製造方法
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6436723B1 (en) 1998-10-16 2002-08-20 Kabushiki Kaisha Toshiba Etching method and etching apparatus method for manufacturing semiconductor device and semiconductor device
JP3293792B2 (ja) * 1999-01-12 2002-06-17 日本電気株式会社 半導体装置及びその製造方法
JP2001351895A (ja) * 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
KR100385859B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 트렌치 게이트 mosfet 전력소자 제조방법
KR100485855B1 (ko) * 2001-02-01 2005-04-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US6586809B2 (en) 2001-03-15 2003-07-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6420189B1 (en) 2001-04-27 2002-07-16 Advanced Micro Devices, Inc. Superconducting damascene interconnected for integrated circuit
KR100465063B1 (ko) 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2005150398A (ja) * 2003-11-14 2005-06-09 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体の表面処理方法
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP2006066611A (ja) * 2004-08-26 2006-03-09 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232109A (ja) * 1999-02-10 2000-08-22 Nec Corp 半導体装置ならびにその製造方法
JP2003151917A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003726A (ja) * 2009-06-18 2011-01-06 Fuji Electric Systems Co Ltd 半導体装置の製造方法
US9601351B2 (en) 2011-06-09 2017-03-21 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2012256718A (ja) * 2011-06-09 2012-12-27 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8969951B2 (en) 2011-06-09 2015-03-03 Renesas Electronics Corporation Semiconductor device, and method of manufacturing the same
US10103059B2 (en) 2014-03-11 2018-10-16 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JPWO2015137420A1 (ja) * 2014-03-11 2017-04-06 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2015137420A1 (ja) * 2014-03-11 2015-09-17 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2017108074A (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107017288A (zh) * 2015-12-11 2017-08-04 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2018067624A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置およびその製造方法
US10847649B2 (en) 2018-04-17 2020-11-24 Kabushiki Kaisha Toshiba Semiconductor device
JP2020047676A (ja) * 2018-09-14 2020-03-26 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11063123B2 (en) 2018-09-14 2021-07-13 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7119814B2 (ja) 2018-09-14 2022-08-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US7439137B2 (en) 2008-10-21
TWI292221B (en) 2008-01-01
US20050255706A1 (en) 2005-11-17
TW200539446A (en) 2005-12-01
KR20060047720A (ko) 2006-05-18
CN1700430A (zh) 2005-11-23
KR100697148B1 (ko) 2007-03-20

Similar Documents

Publication Publication Date Title
US7439137B2 (en) Method for manufacturing semiconductor device
JP4829473B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
TWI381527B (zh) 超自對準構槽型雙擴散金屬氧化物半導體電晶體結構及其製造方法
US6872611B2 (en) Method of manufacturing transistor
JP3383377B2 (ja) トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
US8497551B2 (en) Self-aligned contact for trench MOSFET
US9614073B2 (en) Semiconductor device, and manufacturing method for same
JP3915180B2 (ja) トレンチ型ｍｏｓ半導体装置およびその製造方法
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
US7649222B2 (en) Semiconductor device
US20230139853A1 (en) Method of manufacturing semiconductor device
US7413954B2 (en) Insulated gate semiconductor device and manufacturing method of the same
JP2007294759A (ja) 半導体装置およびその製造方法
US7723784B2 (en) Insulated gate semiconductor device and method for manufacturing the same
JPH1197685A (ja) 縦型電界効果トランジスタ及びその製造方法
JP2001036074A (ja) 半導体装置およびその製造方法
JP3913530B2 (ja) 半導体装置の製造方法
JP4793840B2 (ja) 半導体装置の製造方法
JP5266829B2 (ja) 半導体装置及びその製造方法
US20230197827A1 (en) Semiconductor device and method of manufacturing the same
JP2005086140A (ja) 半導体装置およびその製造方法
JP2023170928A (ja) 半導体装置およびその製造方法
JP2023083120A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120131