JP2005311337A - 高周波パッケージ、送受信モジュールおよび無線装置 - Google Patents

Abstract

【課題】外部への高周波成分の漏洩を高周波パッケージ内で抑止するようにして、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールおよび無線装置を得ること。
【解決手段】多層誘電体基板２３に、高周波半導体４３のバイアス／制御信号用端子に接続され、電磁シールド部材２４，２５の内側に配設される信号ビア６５と、電磁シールド部材２４，２５の外側に配設され、バイアス／制御信号用の外部端子５１に接続される信号ビア６５と、信号ビア間を接続する内層信号線路６０と、信号ビア６５および内層信号線路６０の周囲に配される内層接地導体７０と、内層接地導体７０上であって、前記信号ビア６５および内層信号線路６０の周囲に配される複数のグランドビア７５とを備えるとともに、内層信号線路６０に、高周波半導体４３で使用する高周波信号の実効波長の略１／４の長さを有する先端開放線路８３を設ける。
【選択図】 図６

Description

本発明は、マイクロ波帯またはミリ波帯などの高周波帯で動作する高周波半導体を搭載する高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関し、さらに詳しくは高周波半導体から発生される高周波信号の外部への漏洩を抑止することが可能な高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関するものである。

従来の無線装置において、例えば車載ミリ波レーダでは、ミリ波帯の電磁波を使用し、前方の車両との距離、相対速度の検知によって、クルーズコントロールや衝突不可避時のドライバーへの被害軽減などの安全性対策に適用されている。このような車載ミリ波レーダでは、ミリ波帯の高周波送信信号を得るために、そのN分の１の周波数（Nは2以上の整数）から逓倍する方式が多いが、この場合、多くの周波数成分がモジュール内に存在するため、所望のＥＭＩ特性を満足するのが非常に困難となっている。

車載ミリ波レーダにおいて、送受信モジュールは、通常、レーダ装置用の高周波半導体が搭載された高周波パッケージ、この高周波パッケージにバイアス信号および制御信号を供給する制御／インタフェース基板、および導波管などを備えて構成されるが、上記のＥＭＩ特性を満足させるために、従来は、送受信モジュール全体を金属カバーで覆うように構成することが多い。

しかしながら、送受信モジュール全体を金属カバーで覆うように構成した場合、高価な筐体等が必要となるため、低コスト化のためにも、高周波パッケージ内で対策が望まれている。

特許文献１では、金属製のベース部材上に、高周波信号用集積回路部品および誘電体基板を実装し、誘電体基板上にマイクロスリップラインを形成し、これらを金属製のフレーム部材および蓋部材で覆うようにしており、ベース部材に実装される高周波信号用集積回路部品は、バイアス端子を介してバイアスが供給される。

特開２０００−３１８１２号公報

上記従来技術では、高周波パッケージを金属ベース、金属製フレーム部材、金属の蓋部材で囲むようにしているので、外部への高周波成分の漏洩はある程度は抑制されるが、バイアス端子を介して漏れる高周波成分に関しては、何の対策もされていない。このため、高周波パッケージ内の誘電体基板、バイアス端子に電磁結合した不要波である高周波成分がバイアス端子を介してそのまま外部に放射されてしまうという問題がある。

本発明は、上記に鑑みてなされたものであって、外部への高周波成分の漏洩を高周波パッケージ内で抑止するようにして、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールおよび無線装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、前記多層誘電体基板に、前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、第１の信号ビアと第２の信号ビアを接続する内層信号線路と、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、前記内層接地導体上であって、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアとを備えるとともに、前記内層信号線路に、前記高周波半導体で使用する高周波信号の実効波長の略１／４の長さを有する先端開放線路を設けるようにしている。

この発明では、バイアス／制御信号用の内層信号線路に、高周波半導体で使用する高周波信号の実効波長の略１／４の長さを有する先端開放線路を設けるようにしており、これにより多層誘電体基板の表層の誘電体層などから高周波成分が多層誘電体基板に進入してバイアス／制御信号用の信号ビアあるいは内層信号線路に電磁結合したとしても、この高周波成分は、先端開放線路の箇所で反射され、外部端子まで通過することを抑止することができる。

つぎの発明では、高周波半導体と、この高周波半導体を表層接地導体に載置するとともに前記表層接地導体に接続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、前記多層誘電体基板に、前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、第１の信号ビアと第２の信号ビアを接続する内層信号線路と、前記第１の信号ビアよりも高周波半導体に近い側に配設され、前記内層接地導体に接続される複数のグランドビアからなる第１のグランドビア列と、前記第１の信号ビアと前記第２の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第２のグランドビア列とを備え、前記第１のグランドビア列と第２のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とするとともに、前記第１および第２のグランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とするようにしている。

この発明によれば、第１のグランドビア列と第２のグランドビア列との間隔を高周波半導体で使用する高周波信号の実効波長の１／２未満とすることにより、多層誘電体基板内でのグランドビア列に沿った方向への高周波成分の進入を抑圧する。また、第１および第２のグランドビア列における各グランドビアの隣接間隔を、高周波半導体で使用する高周波信号の実効波長の１／２未満とすることにより、多層誘電体基板内でのグランドビア列に垂直な方向への高周波成分の進入を抑圧する。

この発明によれば、バイアス／制御信号用の内層信号線路に、高周波半導体で使用する高周波信号の実効波長の略１／４の長さを有する先端開放線路を設けるようにしており、多層誘電体基板内に進入した高周波成分は、先端開放線路の箇所で反射され、外部端子まで通過することを抑止することができるので、高周波成分の高周波パッケージ外部への漏洩を確実に抑止することができる。このように、高周波パッケージ内部で、高周波成分の高周波パッケージ外部への漏洩を抑止することができるので、製造コストを低減することができる。

次の発明によれば、第１のグランドビア列と第２のグランドビア列との間隔を高周波半導体で使用する高周波信号の実効波長の１／２未満とすることにより、多層誘電体基板内でのグランドビア列に沿った方向への高周波成分の進入を抑圧するとともに、第１および第２のグランドビア列における各グランドビアの隣接間隔を、高周波半導体で使用する高周波信号の実効波長の１／２未満とすることにより、多層誘電体基板内でのグランドビア列に垂直な方向への高周波成分の進入を抑圧するようにしている。これにより、この発明によれば、多層誘電体基板内の信号ビアあるいは内層信号線路への高周波信号の結合を抑圧することができ、これら信号ビア、内層信号線路、外部端子を経由して不要波が高周波パッケージの外部に放射されることを抑止することができる。

以下に、本発明にかかる高周波パッケージ、送受信モジュールおよびレーダ装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１〜図１８に従って本発明の実施の形態１について説明する。図１は本発明を適用する無線装置を構成するレーダ装置１の機能ブロック図を示すものである。まず図１に従って、レーダ装置１の機能的な内部構成について説明する。

このレーダ装置１は、ミリ波帯（例えば７６ＧＨｚ）の電磁波を使用し、前方の目標物（車両など）との距離および相対速度を検知する機能を有するＦＭ−ＣＷレーダである。ＦＭ−ＣＷレーダは、周波数変調された高周波信号（送信信号）を目標に照射し、目標から反射した信号（受信信号）と送信信号の周波数の差を検出し、その周波数を使って目標までの距離および相対速度を算出するものである。

図１において、レーダ装置１は、高周波パッケージ２、高周波パッケージ２内の各種高周波半導体素子を駆動制御する制御回路３、変調回路４を含む送受信モジュール６と、送受信アンテナが形成されたアンテナ７と、外部機器と接続されて各種信号処理を行う信号処理基板８とを備えている。

信号処理基板８は、本レーダ装置１の全体の制御を行う機能を有するとともに、送受信モジュール６から得られるビデオ信号に基づいてＦＦＴ（高速フーリエ変換）等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。

変調回路４は、信号処理基板８からの制御信号にあわせ、送信用の周波数変調電圧を出力する。制御回路３は、入力される制御信号（同期クロックなど）に従って動作し、パッケージ２に対しバイアス電圧、ＭＭＩＣ（Monolithic Microwave IC）の制御信号、変調信号などを出力する。

高周波パッケージ２は、電圧制御発振器（ＶＣＯ）３０と、電力分配器３２と、逓倍器３３と、増幅器３４と、導波管端子などで構成される送信端子３５と、受信端子３６と、低雑音増幅器（ＬＮＡ）３８と、ミクサ（ＭＩＸ）３９とを備えている。なお、高周波パッケージ２の大きさは、例えば、１０〜４０ｍｍ角である。

つぎに、動作について説明する。電圧制御発振器３０は周波数変調された高周波信号を出力する。電力分配器３２は、電圧制御発振器３０の出力を２方向に電力分配する。逓倍器３３は、この電力分配器３２の一方の出力を受け、その周波数をＮ倍（Ｎ≧２の整数）に逓倍し、出力する。増幅器３４は、逓倍器３３の出力を電力増幅し、送信端子３５に向けて送信信号を出力する。この送信信号は、例えば導波管などの導波路を介してアンテナ７に送られ、空間に照射される。

アンテナ７は、目標から反射してくる受信波を受信する。アンテナ７から出力された受信波は受信端子３６を介して増幅器３８に入力される。増幅器３８はアンテナ７からの出力を低雑音増幅する。ミクサ３９は、電力分配器３２から入力される高周波信号のＮ倍周波数の信号と増幅器３８の出力周波数の和及び差の周波数を有するビデオ信号を信号処理基板８に出力する。信号処理基板８はビデオ信号に基づいてＦＦＴ（高速フーリエ変換）等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。演算された目標物との距離及び相対速度は、外部機器に送信される。

レーダ装置１は、送受信モジュール６と、信号処理基板８と、信号処理基板８への電源供給線、入出力信号線などを含むケーブル１３などを備えている。

図２は、送受信モジュール６の構成を示す断面図である。送受信モジュール６は、図２に示すように、図１の送信端子３５，受信端子３６に接続される導波管１６が形成された導波管プレート１７を備える。導波管プレート１７の下面にはアンテナ７が接続される。また、送受信モジュール６は、導波管プレート１７の上面に搭載される高周波パッケージ２と、図１の制御回路３あるいは変調回路４などを構成する電子回路１９などが搭載されるモジュール制御基板（制御／インタフェース基板ともいう）２１とを備えている。図２においては、高周波パッケージ２の構成要素として、接地されている金属製のキャリア２２，多層誘電体基板２３およびシールリング２４、カバー２５などが示されている。

図３は高周波パッケージ２の斜視図、図４はカバーを外した状態での高周波パッケージ２の斜視図である。図において、多層誘電体基板２３の側面は棚段形状を成しており、棚段の上面には外部端子５１が形成されている。図４において、多層誘電体基板２３の上面側にはカバー２５の取り付け面Ｘ１が形成される。また、多層誘電体基板２３の上面に面してキャビティ（空洞）Ｘ２、Ｘ３が形成されている。このキャビティＸ２、Ｘ３内に、更に小さい凹形状のキャビティ４０が設けられている。キャビティ４０内には、ＭＭＩＣ３７が収容され、装着される。

つぎに、図５はカバー２５を除去した状態での高周波パッケージ２を示す平面図である。図２および図５に示すように、導波管１６が形成された導波管プレート１７上には、接地されている金属製のキャリア２２と、制御回路３および変調回路４などを構成する電子回路１９などが搭載されるモジュール制御基板２１とが搭載されている。キャリア２２にも導波管２７が形成され、キャリア２２は、フランジ２８に形成されたネジ孔２６ａにネジ２６を挿入することによって導波管プレート１７に固定されている。キャリア２２上には、多層誘電体基板２３が搭載されており、この多層誘電体基板２３の中央部には、１〜複数（この場合２個）の凹部、すなわちキャビティ４０が形成されている。

キャビティ４０の底面（上面）４１上には、図１の高周波パッケージ２内に含まれる復数の高周波半導体（ＭＭＩＣ）４３が収容されている。ここで云う高周波半導体４３は、図１の高周波パッケージ２内に含まれる電圧制御発振器（ＶＣＯ）３０、電力分配器３２、逓倍器３３、増幅器３４、低雑音増幅器（ＬＮＡ）３８、またはミクサ（ＭＩＸ）３９の総称である。

図５に示すように、一方の（図示上側）キャビティ４０には、低雑音増幅器（ＬＮＡ）３８、またはミクサ（ＭＩＸ）３９などの受信系高周波半導体が収容され、他方の（図示下側）キャビティ４０には、電圧制御発振器（ＶＣＯ）３０、電力分配器３２、逓倍器３３，増幅器３４などの送信系高周波半導体が収容されている。

多層誘電体基板２３上には、高周波半導体４３から外部への不要放射をシールドする金属製の枠形状のシールリング２４が搭載され、さらにシールリング２４上にはカバー２５が設けられている。シールリング２４およびカバー２５によって、多層誘電体基板２３の表層の一部および高周波半導体４３を覆う電磁シールド部材を構成している。

図５に示すように、２つのキャビティ４０を画成するためのシールリング２４´には、フィードスルー４２が設けられており、上側のキャビティ４０に収容されたミクサ（ＭＩＸ）３９と下側のキャビティ４０に収容された電力分配器３２との間はフィードスルー４２およびマイクロストリップ線路４５によって接続されている。フィードスルー４２は、信号ピンあるいはマイクロストリップ線路を誘電体で覆うように構成され、これにより各キャビティ４０では気密状態を保持したまま、２つのキャビティ４０間で高周波信号が伝送される。図５において、符号４６は、マイクロストリップ−導波管変換器である。

また、多層誘電体基板２３側には、高周波半導体４３にバイアス電圧を供給したり、あるいは高周波半導体４３との間で制御信号を入出力するための導体パッド（以下、バイアス／制御信号用パッドという）５０が設けられている。高周波半導体４３側にも、導体パッド（バイアス／制御信号用端子）４９が設けられている。バイアス／制御信号用パッド５０と高周波半導体４３の導体パッド４９との間、あるいは高周波半導体４３とマイクロストリップ線路４５との間などは、金などで構成されるワイヤ４４によってワイヤボンディング接続されている。なお、ワイヤ４４による接続に代えて、金属バンプあるいはリボンによってこれらの接続をとるようにしてもよい。

シールリング２４の外側の多層誘電体基板２３上には、外部端子５１が設けられている。外部端子５１は、図６に示すように、多層誘電体基板２３内に形成された信号ビア６５（信号スルーホール）及び内層信号線路６０を介してシールリング２４の内側の多層誘電体基板２３上に設けられたバイアス／制御信号用パッド５０と電気的に接続されている。これらの外部端子５１は、図２に示すように、ワイヤ４１を介してモジュール制御基板２１上に形成された外部端子５２などに接続されている。図２に示すように、内層信号線路６０には、抵抗膜８０が付着されており、この抵抗膜８０によって、内層信号線路６０を介した高周波成分（不要波）の外部への漏洩を抑制するようにしている。この抵抗膜８０に関しては、後で詳述する。

図６は、高周波パッケージ２の多層誘電体基板２３内のビア構造（スルーホール構造）を詳細に示す図である。図６においては、バイアス／制御信号用ビア（以下信号ビアという）６５は、白抜きで示し、グランドビア７５はハッチング付きで示している。この場合、多層誘電体基板２３は、多層誘電体基板２３の第１層の中央部が削除されることによって、キャビティ４０が形成されている。キャビティ４０の底面、すなわち第３層の表面には、表層接地導体としてのグランド面５３が形成されており、このグランド面５３に半田または導電性接着剤５４を介して高周波半導体４３が搭載される。高周波半導体４３の下に配置されるグランド面５３には、グランド面５３およびキャリア２２間を接続する複数のグランドビア７５ａが設けられている。

キャビティ４０の側壁（多層誘電体基板２３の第１層の側壁面）５５は、この場合、誘電体が露出された状態にある。多層誘電体基板２３の第１層の表層（上面層）には、１〜複数のバイアス／制御信号用パッド５０が設けられているが、これらバイアス／制御信号用パッド５０の周囲の誘電体が露出された部分５６以外は、表層接地導体としてのグランドパターン５７が形成されており、表層を介して多層誘電体基板２３の内部に高周波信号が進入することを防止している。

多層誘電体基板２３の第１層におけるシールリング２４の直下近傍には、高周波半導体４３から発生する高周波成分をシールドするためのＲＦシールドビア７５ｂが設けられている。なお、ＲＦシールドビア７５ｂは、紙面に垂直な方向にも複数個並べられている。多層誘電体基板２３の第１層中で、キャビティ４０の側壁５５からＲＦシールドビア７５ｂが設けられている箇所までの領域をキャビティ側縁部７１と呼称する。また、キャビティ側縁部７１の表層に設けられるグランドパターン５７を側縁部表層グランドパターンと呼ぶこととする。ＲＦシールドビア７５ｂは、側縁部表層グランドパターン５７および多層誘電体基板２３の内層に形成された内層接地導体７０に接続されている。

シールリング２４の内側に配置されるバイアス／制御信号用パッド５０は、１〜複数の信号ビア６５および１〜複数の内層信号線路６０を介してシールリング２４の外側に配置される外部端子５１と接続されている。信号ビア６５の周囲には、誘電体を挟んで複数のグランドビア７５ｃが配されており、これら複数のグランドビア７５ｃによって信号ビア７５からの電界をシールドしている。

図６においては、内層接地導体７０を簡略化して示しているが、内層接地導体は７０は、基本的には、図７−１〜図７−４および図８に示すように、ベタグランド層として全ての層間に設けられている。

図７−１〜図７−４は、図６において左側に配置された２つの信号ビア６５の周辺の様子を各層間において示したものである。図７−１（面Ａ）は第１層と第２層との間の状況を示すもので、図７−２（面Ｂ）は第３層と第４層との間の状況を示すもので、図７−３（面Ｃ）は、第４層と第５層との間の状況を示すもので、図７−４（面Ｄ）は、第５層とキャリア２２との間の状況を示すものである。

図７−１（面Ａ）および図７−２（面Ｂ）においては、２つの信号ビア６５の周りには、誘電体６１を挟んで複数のグランドビア７５および内層接地導体７０が配置されている。図７−３（面Ｃ）においては、２つの信号ビア６５と、これら２つの信号ビア６５間を接続する内層信号線路６０とが配置されており、これら信号ビア６５および内層信号線路６０の周りには、誘電体６１を挟んで複数のグランドビア７５さらには内層接地導体７０が配置されている。さらに、内層信号線路６０には、外部への高周波成分の漏洩を抑制するための抵抗膜８０が付着されており、また内層信号線路６０には、先端開放線路８３が形成されている。図７−４（面Ｄ）においては、信号ビア６５および内層信号線路６０が配置されておらず、グランドビア７５および内層接地導体７０のみが配置されている。

図８は、任意の層の配線パターンの一例を示すものである。図８に示すように、信号ビア６５の周りには、誘電体６１を挟んで複数のグランドビア７５さらには内層接地導体７０が配置されている。また、内層信号線路６０が存在する箇所では、信号ビア６５に接続された内層信号線路６０の周囲には、誘電体６１を挟んで、複数のグランドビア７５さらには内層接地導体７０が配置されている。図８においても、内層信号線路６０には、外部への高周波成分の漏洩を抑制するための抵抗膜８０が付着されている。

ここで、図２〜図８に示す本高周波パッケージ２は、以下に示す３つの特徴的な構成（ａ）〜（ｃ）を備えている。

（ａ）図２，図６〜図８に示すように、内層信号線路６０の上面および下面のうちの少なくとも一方の面に、抵抗膜８０を設ける。これにより、キャビティ４０の側壁５５あるいはバイアス／制御信号用パッド５０の周囲の誘電体５６を介して進入して信号ビア６５あるいは内層信号線路６０に結合した高周波信号を表皮効果により抵抗体で吸収させるとともに、バイアス用のＤＣ電圧あるいは制御信号用の低中周波信号は電圧降下なく通過させる。このような構成により、信号ビア６５あるいは内層信号線路６０、外部端子５１を経由して高周波信号が高周波パッケージ２の外部に放射されることを抑止する。

（ｂ）キャビティ側縁部７１における側壁５５の近傍に、複数のグランドビア（側壁グランドビアともいう）８１が側壁５５に沿った方向（図６の紙面に垂直な方向、以下、奥行き方向という）に並べられて形成される１列の側壁グランドビア列８２を設ける。そして、この側壁グランドビア列８２と、信号ビア６５を挟んで最短距離にあるＲＦシールドビア列８４（信号ビアから最短距離にあるＲＦシールドビア７５ｂからなるビア列）との間隔を、高周波パッケージ２内にて使用する高周波信号の実効波長λgの１／２未満の値として設定している。また、各グランドビア列８２，８４における各グランドビアの隣接間隔もλg／２未満の値として設定している。これにより、キャビティ４０の側壁５５への高周波信号の進入を抑圧するとともに、高周波信号の奥行き方向への通過を抑圧する。このため、キャビティ側縁部７１内に高周波成分が結合することを抑圧することができ、たとえバイアス／制御信号用パッド５０の周囲の誘電体５６さらにはキャビティ４０の側壁５５などを介して高周波信号が多層誘電体基板２３内に進入したとしても、奥行き方向への通過量が小さくなるため、信号ビア６５あるいは内層信号線路６０への高周波信号の結合を抑圧することができる。したがって、これら信号ビア６５、内層信号線路６０、外部端子５１を経由して高周波信号が高周波パッケージ２の外部に放射されることを抑止することができる。

（ｃ）図６および図７−３に示すように、内層信号線路６０には、高周波パッケージ２内にて使用する高周波信号の実効波長λgの１／４±１０％の長さを有する先端開放線路８３を設ける。このような先端開放線路８３を設けるようにしているので、キャビティ４０の側壁５５あるいはバイアス／制御信号用パッド５０の周囲の誘電体５６を介して信号ビア６５あるいは内層信号線路６０に結合した高周波信号を先端開放線路８３の箇所で反射することができ、これにより高周波信号が先端開放線路８３より先まで通過することを抑圧し、外部端子５１を介した外部への高周波成分の漏洩を抑止することができる。

このように本高周波パッケージ２においては、上記した特徴的な構成（ａ）〜（ｃ）を備えることにより、本高周波パッケージ２における不要波の外部への放射を抑制するようにしている。

以下、図９〜図１８を用いて、本発明の要部である上記特徴的な構成（ｂ）（ｃ）について詳述する。図９は、図３〜図５に示した高周波パッケージ２を簡単化して示したものであり、図４，図５に示した２つのキャビティ４０のうちの一方のキャビティ４０を有する高周波パッケージ２を示している。図１０は、図１９のＡ−Ａ線で切断した状態を示したものである。図９では、カバー２５を取り去った状態を示している。

図９において、高周波パッケージ２は、前述したように、接地されている金属製のキャリア２２、多層誘電体基板２３、シールリング２４、キャビティ４０、フィードスルー４２、高周波半導体４３、ワイヤ４４、マイクロストリップ線路４５、バイアス／制御信号用パッド５０、外部端子５１、バイアス／制御信号用パッド５０の周囲の誘電体５６、多層誘電体基板２３の表面に形成されたグランド５７などを備えている。

高周波パッケージ２には外部端子５１が設けられ、外部端子５１は信号ビア６５及び内層信号線路６０を経由して、バイアス／制御信号用パッド５０と電気的に接続されている。高周波パッケージ２の表層においては、マイクロストリップ線路４５、バイアス／制御信号用パッド５０及びその周囲の誘電体５６以外は、バイアスまたは制御信号に、高周波信号が結合するのを抑圧するため、グランドパターン（図９では、側縁部表層グランドパターン５７のみが示されている）を設けている。側縁部表層グランドパターン５７は、グランドビア８１，７５ｂなどを介して内層接地導体７０（図６参照）に接続されている。ここで、この高周波パッケージ２においては、前述したように、キャビティ４０の側壁５５は、多層誘電体基板２３の誘電体が露出されている。

高周波半導体４３で使用された高周波信号は、例えばワイヤ４４によってマイクロストリップ線路４５に接続され、フィードスルー４２等によって他のキャビティ４０内の高周波半導体４３に伝送される。高周波半導体４３を駆動あるいは制御するためのバイアス／制御信号は、外部端子５１から信号ビア６５及び内層信号線路６０を経由してバイアス／制御信号用パッド５０を通り、このバイアス／制御信号用パッド５０からワイヤ４４を経由して高周波半導体４３に印加される。高周波パッケージ２に設けられたグランドパターンやグランドビアは、高周波半導体４３あるいはマイクロストリップ線路４５から空間に放射される高周波信号成分が、バイアス／制御信号に結合するのを抑圧する。

つぎに、上述した特徴的な構成（ｂ）について詳述する。図１０および図１１に示すように、多層誘電体基板２３内におけるキャビティ４０の側壁５５の近傍に、複数の側壁グランドビア８１が奥行き方向Ｋに並べられている１列の側壁グランドビア列８２を設ける。そして、この側壁グランドビア列８２と、信号ビア６５を挟んで側壁グランドビア列８２から最短距離にある複数のグランドビア７５ｂで構成されるグランドビア列８４との間隔を、高周波パッケージ２内にて使用する高周波信号の実効波長λgの１／２未満の値として設定している。また、各グランドビア列８２，８４における隣接するグランドビアの間隔ｔもλg／２未満の値として設定している。

これに対し、図１２は、キャビティ４０を構成する側壁５５の付近に側壁グランドビア列８２を設けない場合の構成を示すものである。図１２のように、側壁グランドビア列８２を設けない場合、側壁５５が高周波的には磁気壁として動作するため、磁気壁を最大電界値の対称軸とした図１２に示したような電界分布が発生する。ここで、側壁５５からグランドビア列８４までの距離をＬａとすると、半波長が２Ｌａ以下の波長成分は奥行き方向Ｋに通過可能となり、半波長が２Ｌａより長い波長成分のみ奥行き方向Ｋに通過不可能となる。

したがって、図１２のように、Ｌａ≧λg／４である場合は、実効波長λgの高周波成分は奥行き方向Ｋに通過可能となる。このため、図１２に示すように、側壁５５の付近に側壁グランドビア列８２を設けずかつ側壁５５からグランドビア列８４までの距離が、上記実効波長λgの１／４以上ある場合は、側壁５５あるいはバイアス／制御信号用パッド５０の周囲の誘電体５６などを介して進入した高周波成分がキャビティ側縁部７１内で結合し、これが奥行き方向Ｋに通過してバイアス／制御信号に結合し、信号ビア６５、内層信号線路６０、外部端子５１を介して漏洩することになる。

しかし、図１０および図１１に示す構成では、まずグランドビア列８２，８４における隣接するグランドビアの間隔ｔをλg／２未満の値として設定している。これにより、隣接するグランドビア８１，８１（あるいは７５ｂ，７５ｂ）がそれぞれカットオフ導波管として働き、側壁５５からの高周波成分の進入を抑制することができる。

さらに、図１０および図１１に示す構成では、側壁グランドビア列８２とグランドビア列８４との間隔を、上記実効波長λgの１／２未満の値として設定している。このため、側壁グランドビア列８２とグランドビア列８４との間の部分がカットオフ導波管として働き、その通過特性は、図１３の曲線ｂで示すように、ハイパスフィルタのような特性を示し、周波数ｆ０の付近およびｆ０より低い周波数領域での通過量を少なくすることができる。

図１３は、図１１の構成において、側壁グランドビア列８２とグランドビア列８４との間隔を高周波信号の実効波長λgの１／２未満の値とした場合と、１／２以上にした場合、さらに図１２に示すように、側壁グランドビア列８２を配設しない場合であってかつＬａ≧λg／４である場合と、Ｌａ＜λg／４とした場合における、キャビティ側縁部７１での奥行き方向Ｋへの高周波信号成分の通過特性を示すものである。破線で示す曲線ａは、図１１の構成において側壁グランドビア列８２とグランドビア列８４との間隔を実効波長λgの１／２以上にした場合、あるいは図１２に示すように側壁グランドビア列８２を配設しない場合であってかつＬａ≧λg／４である場合に対応している。実線で示す曲線ｂは、図１１の構成において、側壁グランドビア列８２とグランドビア列８４との間隔を高周波信号の実効波長λgの１／２未満の値とした場合、あるいは図１２に示すように側壁グランドビア列８２を配設しない場合であってかつＬａ＜λg／４である場合（図２２に示す構成）に対応している。

図１３において、ｆ０は高周波パッケージ２内にて使用する高周波信号の実効波長λgに対応する周波数であり、レーダ装置１から送信される送信波の周波数が７６ＧＨｚであるとすると、ｆ０＝７６ＧＨｚである。図１３の曲線ａに示すように、側壁グランドビア列８２を配設せずかつＬａ≧λg／４である場合、あるいは図１１に示すように側壁グランドビア列８２を配設するが側壁グランドビア列８２とグランドビア列８４との間隔が実効波長λgの１／２以上ある場合は、高周波信号の実効波長λgに対応する周波数ｆ０での奥行き方向Ｋへの通過量は大きい。

しかし、図１０あるいは図１１に示すように、側壁グランドビア列８２とグランドビア列８４との間隔を高周波信号の実効波長λgの１／２未満の値とした場合は、前述したように、その奥行き方向Ｋへの通過特性は、図１３の曲線ｂで示すように、ハイパスフィルタのような特性を示し、周波数ｆ０の付近およびｆ０より低周波領域での通過量が少なくすることができる。したがって、バイアス／制御信号用パッド５０の周囲の誘電体５６さらにはキャビティ４０の側壁５５などを介して不要波が多層誘電体基板２３内に進入したとしても、キャビティ側縁部７１での奥行き方向への通過量が小さくなるため、信号ビア６５あるいは内層信号線路６０への高周波信号の結合量を抑圧することができる。よって、これら信号ビア６５、内層信号線路６０、外部端子５１を経由して高周波パッケージ２の外部に放射される不要波を抑圧することができる。因みに、図１１には、側壁グランドビア列８２を配設した場合の、電界分布を示している。

また、この種のレーダ装置においては、発振信号を逓倍して送信信号を作ることが多いため、送信周波数が７６ＧＨｚの場合は、３８ＧＨｚ、１９ＧＨｚ、…などの周波数成分が混在しているが、これらの周波数成分を含めて信号ビア６５あるいは内層信号線路６０への結合を抑制することができる。

なお、図１１に示すように、バイアス／制御信号用パッド５０の周囲には、誘電体５６が露出されているが、この露出箇所における側壁５５側に近い箇所には、側縁部表層グランドパターン５７および側壁グランドビア８１を形成しないようにしている。これは、この箇所に側縁部表層グランドパターン５７および側壁グランドビア８１を形成した場合、バイアス／制御信号用パッド５０へのワイヤ４４のワイヤボンディングの際、誤ってワイヤ４４がこれらのグランドに接触する可能性があるためである。勿論、このような点を考慮しない場合は、バイアス／制御信号用パッド５０の全周囲を側縁部表層グランドパターン５７で覆いかつ側壁グランドビア８１を設けるようにしたほうが、高周波成分の外部漏洩を抑制する面では好ましい。

また、図９に示す高周波パッケージ２においては、奥行き方向Ｋに延びるマイクロストリップ線路４５が設けられており、マイクロストリップ線路４５の両側に位置するキャビティ側縁部７１ａでは、奥行き方向Ｋに垂直なＪ方向への高周波成分の通過量を抑制する必要がある。この場合、マイクロストリップ線路４５の両側には、グランドビア列７４を形成することによって、Ｊ方向への高周波成分の漏れを抑えるようにしているので、キャビティ側縁部７１ａのＫ方向についての長さｄを、実効波長λgによって特に規定する必要はない。

（特徴的な構成（ｂ）の変形態様１）
図１４は図１１の構成の変形態様１を示すものである。図１４においては、複数の側壁グランドビア８１は、縦に半割りしたような形状を呈し、キャビティ４０を構成する側壁５５に接して配置されている。

図１４の場合においても、複数の側壁グランドビア８１から成る側壁グランドビア列８２と、グランドビア列８４との間隔を、上記実効波長λgの１／２未満の値として設定し、かつ各グランドビア列８２，８４における隣接するグランドビアの間隔ｔもλg／２未満の値として設定している。したがって、この図１４の構成においても、キャビティ４０の側壁５５への不要波の進入を抑圧するとともに、不要波の奥行き方向Ｋへの通過を抑圧することができ、たとえバイアス／制御信号用パッド５０の周囲の誘電体５６さらにはキャビティ４０の側壁５５などを介して不要波がキャビティ側縁部７１内に進入したとしても信号ビア６５あるいは内層信号線路６０への高周波信号の結合を抑圧できる。このため、これら信号ビア６５、内層信号線路６０、外部端子５１を経由して不要波が高周波パッケージ２の外部に放射されることを抑圧することができる。

（特徴的な構成（ｂ）の変形態様２）
図１５は図１０の構成の変形態様２を示すものである。この図１５の構成においては、キャビティ４０を構成する側壁５５をグランドパターン８５で全面メタライズするようにしている。また、このグランドパターン８５とグランドビア列８４との間隔を、上記実効波長λgの１／２未満の値として設定し、かつ各グランドビア列８４における隣接するグランドビアの間隔ｔをλg／２未満の値として設定している。したがって、この図１５に示す構成においては、キャビティ４０の側壁５５への不要波の進入を完全に抑圧することができる。また、バイアス／制御信号用パッド５０の周囲の誘電体５６などを介して不要波が多層誘電体基板２３内に進入したとしても信号ビア６５あるいは内層信号線路６０への高周波信号の結合量を抑圧でき、これら信号ビア６５、内層信号線路６０、外部端子５１を経由して不要波が高周波パッケージ２の外部に放射されることを抑圧することができる。

つぎに、上述した特徴的な構成（ｃ）について詳述する。図１０および図１６に示すように、バイアス／制御信号用パッド５０に接続される内層信号線路６０には、上記実効波長λgの１／４±１０％の長さを有する先端開放線路８３を設けるようにしている。このような先端開放線路８３を設けることにより、キャビティ４０の側壁５５あるいはバイアス／制御信号用パッド５０の周囲の誘電体５６などを介して信号ビア６５あるいは内層信号線路６０に結合した高周波線分が先端開放線路８３より先の内層信号線路６０まで通過することを抑圧し、これにより外部端子５１を介した外部への高周波成分の漏洩を抑圧する。

これに対し、図１７に示すように、内層信号線路６０に先端開放線路８３を設けないようにした場合、信号ビア６５あるいは内層信号線路６０に結合した高周波線分が内層信号線路６０を通過して外部端子５１から外部へ漏洩することになる。

図１８は、バイアス／制御信号用パッド５０〜外部端子５１間における高周波成分の通過特性を示しており、曲線ｃが図１７のように先端開放線路８３を設けない場合を、曲線ｄが図１６に示すように実効波長λgの１／４±１０％の長さを有する先端開放線路８３を設ける場合を示している。図１８の曲線ｃからも判るように、先端開放線路８３を設けない場合は、全周波数帯域亘って通過量が多くなるため、信号ビア６５あるいは内層信号線路６０に高周波成分が結合した場合、外部までその高周波成分が漏洩する事になる。

これに対し、実効波長λgの１／４±１０％の長さを有する先端開放線路８３を設けた場合は、図１８の曲線ｄからも判るように、バンドストップフィルタの機能が働き、高周波信号の実効波長λgに対応する周波数ｆ０の近傍帯域において、通過量を極端に減らすことができる。このため、信号ビア６５あるいは内層信号線路６０に結合した高周波線分が先端開放線路８３より先の内層信号線路６０まで通過することを抑止することができ、これにより外部への高周波成分の漏洩を抑圧する事が可能となる。

このようにこの実施の形態１によれば、上記した特徴的な構成（ａ）〜（ｃ）を備えるようにしているので、高周波パッケージ２の内部で高周波成分のシールド処理を行うことができ、これにより高周波パッケージの外部への高周波成分の漏洩を抑圧する事ができる。したがって、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールさらには無線装置を実現することができる。

なお、上記実施の形態１では、多層誘電体基板２３内に形成したキャビティ４０内に高周波半導体４３を収容する構成の高周波パッケージ２に本発明を適用するようにしたが、上記した特徴的な構成（ａ）〜（ｃ）は、キャビティ４０を持たない多層誘電体基板２３の表層に高周波半導体４３を搭載するような構成の高周波パッケージ２にも適用することができる。

実施の形態２．
この発明の実施の形態２を図１９にしたがって説明する。実施の形態２においては、実施の形態１で用いた先端開放線路８３を、複数の先端開放線路の組み合わせから成る低域通過フィルタ（ローパスフィルタ）８６に変更している。図２０は、この低域通過フィルタ８６の通過特性を示すものであり、この低域通過フィルタ８６によれば、高周波信号の実効波長λgに対応する周波数ｆ０より低い所定の周波数ｆ１以上の周波数成分をカットするようにしている。この低域通過フィルタ８６は、実効波長λgに近い値の複数の波長成分が多く存在する場合に有効である。

この実施の形態２によれば、内層信号線路６０に低域通過フィルタ８６を設けるようにしているので、信号ビア６５あるいは内層信号線路６０に結合した高周波線分が低域通過フィルタ８６より先の内層信号線路６０まで通過することを抑圧することができ、これにより外部への高周波成分の漏洩を抑圧する事が可能となる。

実施の形態３．
この発明の実施の形態３を図２１および図２２にしたがって説明する。図２１は実施の形態３の高周波パッケージ２´を示すものであり、この高周波パッケージ２´においては、先の図６に示した高周波パッケージ２の構成要素と同じ機能を達成する構成要素に関しては、同一符号を付しており、重複する説明は省略する。

図２１に示す高周波パッケージ２´は、両面実装を行っており、多層誘電体基板２３の裏面にも高周波半導体（または高周波半導体に関連する電子回路部品）６６を搭載している。高周波半導体６６は、キャリア２２および裏面カバー６７によってシールドされている。

この実施の形態３の高周波パッケージ２´においては、キャビティ４０を構成する側壁５５の近傍には、図１１に示した側壁グランドビア８１あるいは図１５に示したグランドパターン８５を設けてはおらず、側壁５５は誘電体が露出された非接地状態にある。そして、実施の形態３の高周波パッケージ２´においては、図２１及び図２２に示すように、側壁５５と、信号ビア６５を挟んで側壁５５から最短距離にある複数のグランドビア７５ｂで構成されるグランドビア列８４との間隔を、高周波パッケージ２内にて使用する高周波信号の実効波長λgの１／４未満の値として設定している。

この構成の場合、側壁５５は、先の図１２の場合と同様、磁気壁として動作し、図１２に示したものと同様の電界分布をもつ。しかし、この構成の場合、側壁５５とグランドビア列８４との間隔Ｌｂを、上記実効波長λgの１／４未満として設定しているので、実効波長λgの高周波成分は奥行き方向Ｋには通過不可能となる。すなわち、実効波長λgの高周波信号については、先の図１３にも示したように、奥行き方向Ｋにカットオフとなる。

このように、この実施の形態３においては、高周波信号は側壁５５を介して多層誘電体基板２３内に進入することはできるが、奥行き方向Ｋへの通過は抑制することができる。このため、信号ビア６５あるいは内層信号線路６０への高周波信号の結合量を抑圧することができ、信号ビア６５、内層信号線路６０、外部端子５１を経由して不要波が高周波パッケージ２の外部に放射されることを抑圧することができる。

実施の形態４．
この発明の実施の形態４を図２３にしたがって説明する。この実施の形態４は、先の実施の形態３の変形であり、多層誘電体基板２３のキャビティ側縁部７１の上面に形成した側縁部表層グランドパターン５７の一部を抜き、このグランド抜き部分８７では誘電体を露出するようにした点のみが実施の形態３と異なる。誘電体が露出された側壁５５とグランドビア列８４との間隔Ｌｂは、実効波長λgの１／４未満として設定されている。

グランド抜き部分８７を設けるようにしているので、キャビティ側縁部７１の内部で結合した高周波成分をグランド抜き部分８７を介してシールリング２４およびカバー２５で囲まれた内部空間に放出することができる。すなわち、この場合はキャビティ側縁部７１の内部に進入してきた高周波成分をグランド抜き部分８７を介して上に抜くようにしている。このように、実施の形態４では、キャビティ側縁部７１の内部で結合した高周波成分を内部空間に放出することが可能となるため、バイアスまたは制御信号への結合量をさらに減少させることができる。したがって、不要波が高周波パッケージの外部に放射されることをさらに抑圧することができる。

なお、グランド抜き部分８７を先の実施の形態１の高周波パッケージ２のキャビティ側縁部７１に設けるようにしてもよい。

実施の形態５．
この発明の実施の形態５を図２４、図２５−１〜図２５−４にしたがって説明する。実施の形態５は、フリップチップ実装の高周波半導体（ＭＭＩＣ）９０を搭載する高周波パッケージ９１に、実施の形態１で説明した特徴的な構成（ｂ）の発明を適用するようにしている。

図２４に示すフリップチップ実装の高周波半導体９０は、その底面に多数のバンプ９２を有しており、これらバンプ９２を介して高周波半導体９０と多層誘電体基板２３との間を接続する。図２５−１は、高周波半導体９０の裏面すなわちバンプ９２の配列例を示すもので、この場合、白抜きで示す信号バンプ９２ａの周りに黒塗りで示すグランドバンプ９２ｂが配置されている。

接地されたキャリア２２上には、多層誘電体基板２３が形成されている。多層誘電体基板２３上には、前述のシールリング２４およびカバー２５が形成されており、これらシールリング２４およびカバー２５によって高周波半導体９０がシールドされている。高周波半導体９０は、多層誘電体基板２３表層に設けられた導体パッド９４にフリップチップ実装される。多層誘電体基板２３の各層には、実施の形態１で示した図６の高周波パッケージ２と同様、表層接地導体９３、内層接地導体７０および内層信号線路６０が適宜形成されており、内層接地導体７０、表層接地導体９３およびキャリア２２などの間をグランドビア７５で接続している。また信号バンプ９２ａと外部端子５１との間は、信号ビア６５および内層信号線路６０によって接続されている。

図２５−２（面Ａ）は、高周波半導体９０の直下における第１層表層のビア構造の一部を示すもので、信号バンプ９２ａおよびグランドバンプ９２ｂの配置に対応して信号ビア６５およびグランドビア７５が配置されている。図２５−３（面Ｂ）は、高周波半導体９０の直下における第２層表層のビア構造の一部を示すもので、また図２５−４（面Ｃ）は、高周波半導体９０の直下における第３層表層のビア構造の一部を示すもので、面Ｃとして示す第３層表層には、内層信号線路６０が形成されている。

このような高周波半導体９０を実装するに当たっては、図２４および図２５−２に示すように、信号ビア６５を挟んだグランドビア７５（グランドビア列）間の間隔Ｄ１，Ｄ２が、高周波パッケージ９１に搭載される高周波半導体９０の実効波長λgの１／２未満となるように設定している。

これにより、実施の形態５においては、信号ビア６５さらには内層信号線路６０に高周波成分が結合することを抑圧することができ、信号ビア６５、内層信号線路６０、外部端子５１を経由して高周波成分が高周波パッケージ２の外部に放射されることを抑止することができる。

なお、フリップチップ実装の高周波パッケージに、上記した特徴的な構成（ａ）、（ｃ）を適用するようにしてもよい。

以上のように、本発明にかかる高周波パッケージ、送受信モジュールおよびレーダ装置は、ミリ波帯、マイクロ波帯の電磁波を使用した無線装置に使用し、その低価格化に有用である。

この発明を適用するＦＭ−ＣＷレーダの機能ブロック図である。 送受信モジュールの構成を示す断面図である。 実施の形態１の高周波パッケージの斜視図である。 実施の形態１の高周波パッケージのカバーを外した状態の斜視図である。 実施の形態１の高周波パッケージの平面図である。 高周波パッケージの多層誘電体基板のビア構造を詳細に示す断面図である。 図６の多層誘電体基板の面Ａの状態を示す図である。 図６の多層誘電体基板の面Ｂの状態を示す図である。 図６の多層誘電体基板の面Ｃの状態を示す図である。 図６の多層誘電体基板の面Ｄの状態を示す図である。 内層信号線路、内層接地導体、グランドビア、信号ビアなどの配置パターン例を示す平面図である。 高周波パッケージの簡略内部構成を示す斜視図である。 図９の一部拡大図である。 図１０の一部拡大図である。 従来技術を示す図である。 高周波成分の奥行き方向への通過特性を示す図である。 実施の形態１の変形形態を示す斜視図である。 実施の形態１の他の変形形態を示す斜視図である。 図１０の一部拡大図である。 従来技術を示す図である。 バイアスパッド〜外部端子間の通過特性を示す図である。 実施の形態２の高周波パッケージの一部拡大図である。 実施の形態２のＬＰＦの通過特性を示す図である。 実施の形態３の高周波パッケージを示す断面図である。 実施の形態３の高周波パッケージの一部拡大図である。 実施の形態４の高周波パッケージの一部拡大図である。 実施の形態５の高周波パッケージを示す断面図である。 実施の形態５の高周波パッケージに搭載される高周波半導体の裏面を示す図である。 図２４の多層誘電体基板の面Ａの状態を示す図である。 図２４の多層誘電体基板の面Ｂの状態を示す図である。 図２４の多層誘電体基板の面Ｃの状態を示す図である。

符号の説明

１ レーダ装置
２，２´，９１ 高周波パッケージ
３ 制御回路
４ 変調回路
６ 送受信モジュール
７ アンテナ
８ 信号処理基板
１０ ケーシング
１２ レドーム
１３ ケーブル
１４ コネクタ
１６ 導波管
１７ 導波管プレート
１９ 電子回路
２１ モジュール制御基板
２２ キャリア
２３ 多層誘電体基板
２４ シールリング
２５ カバー
３０ 発振器
３２ 電力分配器
３３ 逓倍器
３５ 送信導波管端子
３６ 受信導波管端子
３７ ＭＭＩＣ
３９ ミクサ
４０ キャビティ
４２ フィードスルー
４３，６６，９０ 高周波半導体
４１，４４ ワイヤ
４５ マイクロストリップ線路
５０ バイアス／制御信号用パッド
５１，５２ 外部端子
５３ グランド面
５５ 側壁
５６，６１ 誘電体
５７ 側縁部表層グランドパターン
６０ 内層信号線路
６５ 信号ビア
７０ 内層接地導体
７１，７１ａ キャビティ側縁部
７５，７５ａ，７５ｂ，７５ｃ グランドビア
８０ 抵抗膜
８１ 側壁グランドビア
８２ 側壁グランドビア列
８３ 先端開放線路
８４ グランドビア列（シールドビア列）
８５ グランドパターン
８６ 低域通過フィルタ
８７ グランド抜き部分
９２ バンプ
９２ａ 信号バンプ
９２ｂ グランドバンプ
９３ 表層接地導体
９４ 導体パッド
λg 実効波長

Claims (13)

1. 高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
   前記多層誘電体基板に、
   前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、
   前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、
   第１の信号ビアと第２の信号ビアを接続する内層信号線路と、
   前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、
   前記内層接地導体上であって、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアと、
   を備えるとともに、
   前記内層信号線路に、前記高周波半導体で使用する高周波信号の実効波長の略１／４の長さを有する先端開放線路を設けるようにしたことを特徴とする高周波パッケージ。
2. 高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
   前記多層誘電体基板に、
   前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、
   前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、
   第１の信号ビアと第２の信号ビアを接続する内層信号線路と、
   前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、
   前記内層接地導体上であって、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアと、
   を備えるとともに、
   前記内層信号線路に、前記高周波半導体で使用する高周波信号の通過を抑えるローパスフィルタを設けるようにしたことを特徴とする高周波パッケージ。
3. 高周波半導体と、この高周波半導体を表層接地導体に載置するとともに前記表層接地導体に接続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
   前記多層誘電体基板に、
   前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、
   前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、
   第１の信号ビアと第２の信号ビアを接続する内層信号線路と、
   前記第１の信号ビアよりも高周波半導体に近い側に配設され、前記内層接地導体に接続される複数のグランドビアからなる第１のグランドビア列と、
   前記第１の信号ビアと前記第２の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第２のグランドビア列と、
   を備え、
   前記第１のグランドビア列と第２のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とするとともに、
   前記第１および第２のグランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とすることを特徴とする高周波パッケージ。
4. 高周波半導体と、キャビティが形成され、前記高周波半導体をキャビティの底面に形成された表層接地導体に載置するとともにこの表層接地導体に接続された内層接地導体を有し、前記キャビティを形成する側壁が非接地である多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
   前記多層誘電体基板に、
   前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、
   前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、
   第１の信号ビアと第２の信号ビアを接続する内層信号線路と、
   前記第１の信号ビアよりも高周波半導体に近い側であってかつ前記キャビティを形成する前記多層誘電体基板の側壁近傍に配設され、前記内層接地導体に接続される複数のグランドビアからなる第１のグランドビア列と、
   前記第１の信号ビアと前記第２の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第２のグランドビア列と、
   を備え、
   前記第１のグランドビア列と第２のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とするとともに、
   前記第１および第２のグランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とすることを特徴とする高周波パッケージ。
5. 前記第１のグランドビア列の各グランドビアは、ビアの一部が多層誘電体基板の側壁に露出していることを特徴とする請求項４に記載の高周波パッケージ。
6. 高周波半導体と、キャビティが形成され、前記高周波半導体をキャビティの底面に形成された表層接地導体に載置するとともにこの表層接地導体に接続された内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
   前記多層誘電体基板に、
   前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、
   前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、
   第１の信号ビアと第２の信号ビアを接続する内層信号線路と、
   前記キャビティを形成する多層誘電体基板の側壁に形成される側壁グランドパターンと、
   前記第１の信号ビアと前記第２の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなるグランドビア列と、
   を備え、
   前記側壁グランドパターンとグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とするとともに、
   前記グランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とすることを特徴とする高周波パッケージ。
7. 高周波半導体と、キャビティが形成され、前記高周波半導体をキャビティの底面に形成された表層接地導体に載置するとともにこの表層接地導体に接続された内層接地導体を有し、前記キャビティを形成する側壁が非接地である多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
   前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、
   前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、
   第１の信号ビアと第２の信号ビアを接続する内層信号線路と、
   前記第１の信号ビアと前記第２の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなるグランドビア列と、
   を備え、
   前記側壁とグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／４未満とするとともに、
   前記グランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とすることを特徴とする高周波パッケージ。
8. 前記多層誘電体基板の表面における前記電磁シールド部材から前記側壁までの部分に、誘電体が露出された領域を形成したことを特徴とする請求項４〜７のいずれか一つに記載の高周波パッケージ。
9. 前記第２のグランドビア列またはグランドビア列は、前記電磁シールド部材が前記多層誘電体基板と当接する箇所の直下に配置されることを特徴とする請求項３〜８のいずれか一つに記載の高周波パッケージ。
10. 前記第１の信号ビアは、多層誘電体基板の表層に形成された導体パッドに接続され、導体パッドは、誘電体が露出された領域を挟んで周囲の一部または全てを表層接地導体で囲まれることを特徴とする請求項１〜９のいずれか一つに記載の高周波パッケージ。
11. 裏面にグランド端子およびバイアス／制御信号用端子を有する高周波半導体と、この高周波半導体が表層にフリップチップ実装される複数の導体パッド、前記グランド端子が接続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
    前記多層誘電体基板に、
    前記高周波半導体のバイアス／制御信号用端子に接続される複数の信号ビアと、
    前記複数の信号ビア間を接続する内層信号線路と、
    前記内層接地導体に接続され、前記信号ビアを囲む複数のグランドビア列と、
    を備え、
    信号ビアを挟むグランドビア列間の間隔を、前記高周波半導体で使用する高周波信号の実効波長の１／２未満とすることを特徴とする高周波パッケージ。
12. 請求項１〜１１のいずれか一つに記載の高周波パッケージであって、前記高周波半導体は、周波数変調された高周波信号を目標に向けて照射する送信系回路および目標から反射した受信信号を受信する受信系回路を備える高周波パッケージと、
    高周波パッケージとの前記高周波半導体との間で送信信号および受信信号を入出力する導波管端子と、
    高周波パッケージの高周波半導体にバイアス信号を供給し、高周波半導体との間で制御信号を授受し、高周波半導体から出力される送信波を変調制御する制御回路と、
    を備えることを特徴とする送受信モジュール。
13. 請求項１２に記載の送受信モジュールと、
    前記送受信モジュールの導波管端子を介して入出力される高周波信号を送受信するアンテナと、
    前記高周波パッケージの受信系回路の出力を低周波信号に変換する電子回路と、
    該電子回路で変換された低周波信号に基づいて目標までの距離、相対速度を演算する信号処理基板と、
    を備えることを特徴とする無線装置。

Images