CN115642148A - 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片 - Google Patents

磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片 Download PDF

Info

Publication number
CN115642148A
CN115642148A CN202211654973.8A CN202211654973A CN115642148A CN 115642148 A CN115642148 A CN 115642148A CN 202211654973 A CN202211654973 A CN 202211654973A CN 115642148 A CN115642148 A CN 115642148A
Authority
CN
China
Prior art keywords
magnetic
array
microarray
structures
magnetic shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211654973.8A
Other languages
English (en)
Other versions
CN115642148B (zh
Inventor
赵东艳
梁英宗
陈燕宁
邵瑾
付振
潘成
邵亚利
王帅鹏
刘芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202211654973.8A priority Critical patent/CN115642148B/zh
Publication of CN115642148A publication Critical patent/CN115642148A/zh
Application granted granted Critical
Publication of CN115642148B publication Critical patent/CN115642148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及封装技术领域，公开了一种磁屏蔽装置、磁屏蔽装置的制备方法以及MRAM芯片，所述磁屏蔽装置包括：磁屏蔽片；以及多个微阵列结构，该多个微阵列结构位于所述磁屏蔽片上的边缘区域内，所述多个微阵列结构围成的内部区域与MRAM芯片的尺寸相匹配，用于对所述MRAM芯片进行磁屏蔽，由此，本发明通过一种具有微阵列结构的新型抗磁封装结构来更有效地降低MRAM芯片周围的外部环境磁场。

Description

磁屏蔽装置、磁屏蔽装置的制备方法以及MRAM芯片
技术领域
本发明涉及封装技术领域，具体地涉及一种磁屏蔽装置、磁屏蔽装置的制备方法以及MRAM芯片。
背景技术
在工业芯片的存储介质设计中，会使用磁性随机存储器（Magnetic RandomAccess Memory，MRAM）芯片进行数据的读写和存储。原理上MRAM芯片依赖于两个铁磁层的（相对）磁化状态来存储二进制信息；同时兼顾着静态随机存储器（SRAM）的高速读写能力以及动态随机存储器（DRAM）的高集成度，并且基本上可以无限次地重复写入。但由于MRAM芯片自身的磁敏感特性，很容易受到外部环境磁场的影响，从而导致数据读写和存储的错误。
目前，为了避免外部环境磁场对MRAM芯片产生干扰，在芯片封装环节通过磁屏蔽片来对MARM芯片进行抗磁加固，但抗磁效果较差。
发明内容
本发明的目的是提供一种磁屏蔽装置、磁屏蔽装置的制备方法以及MRAM芯片，其通过一种具有微阵列结构的新型抗磁封装结构来更有效地降低MRAM芯片周围的外部环境磁场。
为了实现上述目的，本发明一方面提供一种磁屏蔽装置，所述磁屏蔽装置包括：磁屏蔽片；以及多个微阵列结构，该多个微阵列结构位于所述磁屏蔽片上的边缘区域内，所述多个微阵列结构围成的内部区域与MRAM芯片的尺寸相匹配，用于对所述MRAM芯片进行磁屏蔽。
优选地，所述微阵列结构包括多个阵列单元，其中，所述阵列单元的几何形状包括：立方体、半球、圆柱、圆台或者圆锥。
优选地，所述阵列单元的几何结构为实心结构或者空心结构。
优选地，在所述阵列单元的几何形状为立方体或圆柱的情况下，所述空心结构包括过孔结构。
优选地，所述多个微阵列结构通过冲压成型方式形成。
优选地，所述多个微阵列结构包括四个微阵列结构，以及所述微阵列结构的中心在所述内部区域的对角线上。
优选地，所述多个微阵列结构包括四个微阵列结构，以及所述微阵列结构的中心在所述内部区域的对称轴上。
优选地，所述多个微阵列结构可包括十二个微阵列结构，其中，每三个微阵列结构中位于中间位置的微阵列结构的中心在所述内部区域的对角线上，以及所述每三个微阵列结构之间的间距大于所述每三个微阵列结构中的相邻两个微阵列结构之间的间距。
优选地，所述微阵列结构包括多个阵列单元，其中，所述多个阵列单元的分布呈现预设分布规律。
优选地，所述预设分布规律包括：均匀分布；距所述内部区域的中心越远，行间距逐渐增大；或者距所述内部区域的中心越远，列间距逐渐增大。
优选地，所述微阵列结构包括MxN个阵列单元，以及所述阵列单元的最大横向尺寸为所述边缘区域的横向尺寸的1/M倍，其中，M与N均大于或等于1。
优选地，所述微阵列结构包括多个阵列单元，其中，所述阵列单元的高度为所述磁屏蔽片的厚度的0.5倍至1.5倍。
优选地，所述磁屏蔽片的厚度为0.10-0.35 mm。
优选地，所述微阵列结构的材料为软磁材料。
优选地，所述软磁材料包括以下至少一项：金属类软磁材料、合金类软磁材料以及纳米晶软磁材料。
优选地，所述金属类软磁材料包括纯铁。
优选地，所述合金类软磁材料包括以下至少一项：铁硅系合金、铁铝系合金、铁硅铝系合金、镍铁系合金以及铁钴系合金。
优选地，所述镍铁系合金包括1J34、1J50、1J79或者1J85。
优选地，所述纳米晶软磁材料包括以下至少一项：非晶态软磁材料、纳米晶软磁材料以及软磁复合材料。
通过上述技术方案，本发明创造性地在屏蔽片上的边缘区域内设置多个微阵列结构来形成磁屏蔽装置，通过该磁屏蔽装置可更有效地降低MRAM芯片周围的外部环境磁场。
本发明第二方面还提供一种MRAM芯片，所述MRAM芯片配合根据所述的磁屏蔽装置中的磁屏蔽片的内部区域的位置进行设置，且所述MRAM芯片位于所述磁屏蔽装置中的设置有多个微阵列结构的一侧，其中，所述MRAM芯片与所述磁屏蔽片之间的间距在预设范围内。
优选地，所述预设范围的最小值为0且最大值为4mm。
优选地，所述预设范围的最大值与所述磁屏蔽片的厚度相关联。
通过上述技术方案，本发明创造性地将MRAM芯片配合所述的磁屏蔽装置中的磁屏蔽片的内部区域的位置进行设置，并且所述MRAM芯片位于所述磁屏蔽装置中的设置有多个微阵列结构的一侧，其中，所述MRAM芯片与所述磁屏蔽片之间的间距在预设范围内，由此，MRAM芯片周围的外部环境磁场可通过所述磁屏蔽装置得到更有效的屏蔽效果。
本发明第三方面提供一种磁屏蔽装置的制备方法，所述制备方法包括：提供磁屏蔽片；以及在所述磁屏蔽片上的边缘区域内形成多个微阵列结构，该多个微阵列结构围成的内部区域与MRAM芯片的尺寸相匹配。
优选地，所述微阵列结构包括多个阵列单元，其中，所述阵列单元的几何形状包括：立方体、半球、圆柱、圆台或者圆锥。
优选地，所述阵列单元的几何结构为实心结构或者空心结构。
优选地，在所述阵列单元的几何形状为立方体或圆柱的情况下，所述空心结构包括过孔结构。
优选地，所述在所述磁屏蔽片上的边缘区域内形成多个微阵列结构包括：通过冲压成型方式在所述磁屏蔽片上的边缘区域内形成多个微阵列结构。
有关本发明实施例提供的磁屏蔽装置的制备方法的具体细节及益处可参阅上述针对磁屏蔽装置的描述，于此不再赘述。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图1B是本发明一实施例提供的使用磁屏蔽装置的磁屏蔽片后的外部环境磁场的变化关系图；
图1C是本发明一实施例提供的磁屏蔽装置的结构示意图；
图1D是永磁体与磁屏蔽片的空间位置关系图；
图1E是本发明一实施例提供的使用磁屏蔽片后的外部环境磁场的变化关系图；
图2A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图2B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图3A是本发明一实施例提供的磁屏蔽装置的结构示意图；以及
图3B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图4A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图4B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图5A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图5B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图6A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图6B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图7A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图7B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图8A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图8B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图8C是本发明一实施例提供的磁屏蔽装置的结构示意图；
图8D是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图9A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图9B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图9C是本发明一实施例提供的磁屏蔽装置的结构示意图；
图9D是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图10A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图10B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；
图11A是本发明一实施例提供的磁屏蔽装置的结构示意图；
图11B是本发明一实施例提供的使用磁屏蔽装置后的外部环境磁场的变化关系图；以及
图12是本发明一实施例提供的任意阵列单元到内部区域的中心的距离的示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明一实施例提供一种磁屏蔽装置（例如，图1A所示），所述磁屏蔽装置可包括：磁屏蔽片（例如，图1A中的磁屏蔽片10）；以及多个微阵列结构（例如，图1A中的四个微阵列结构20），该多个微阵列结构位于所述磁屏蔽片上的边缘区域（例如，图1A中的虚线区域之外的边缘区域O）内，所述多个微阵列结构围成的内部区域（例如，图1A中的虚线区域之内的内部区域I）与MRAM芯片的尺寸相匹配（例如，图1C所示），用于对所述MRAM芯片进行磁屏蔽。
其中，所述磁屏蔽装置与所述MRAM芯片（例如，可为封装前的裸片）为两个独立的结构，所述磁屏蔽装置的制备过程不需要所述MRAM芯片的参与。
对于所述磁屏蔽片，图1D表示了永磁体与磁屏蔽片的空间位置关系（磁屏蔽片位于永磁体的正上方2mm处）；图1E的横轴表示磁屏蔽片到永磁体表面中心的距离，及其纵轴表示磁屏蔽片的中心与永磁体表面中心的连线及其延长线上各位置处的磁通密度模，其中，所述磁屏蔽片的面积大小为4*4mm2且厚度为0.2mm，该磁屏蔽片的前部、后部的外部环境磁场发生明显变化，其中实线表示未使用磁屏蔽片的磁通密度模变化，虚线表示使用磁屏蔽片后的磁通密度模变化。也就是说，磁通密度模在经过磁屏蔽片后迅速下降至0.147T。这表明可将所述磁屏蔽片的一侧与所述MRAM芯片之间的外界磁场搬移至所述磁屏蔽片的另一侧，以降低所述磁屏蔽片的一侧与所述MRAM芯片之间的外界磁场（如图1D或图1E所示）。对于所述多个微阵列结构，其可用于将磁屏蔽片未屏蔽的外界磁场集中在所述磁屏蔽片上的边缘区域，以进一步地降低所述磁屏蔽片的一侧与所述MRAM芯片之间的外界磁场（如图1B所示）。与未设置微阵列结构的磁屏蔽片相比，本实施例中的设置有微阵列结构的磁屏蔽装置的屏蔽效果明显增强（磁屏蔽片后方的中心位置的外部环境磁场的磁通密度模进一步从0.147 T下降到0.143 T，约2.7%），如图1B所示。
经仿真和实验得出：对于未设置微阵列结构的磁屏蔽片而言，当所述磁屏蔽片的厚度分别为0.15 mm、0.2 mm和0.35 mm时，磁通密度模分别从未使用磁屏蔽片的0.198 T衰减至0.148 T、0.147 T和0.145 T。也就是说，磁屏蔽片的厚度对抗磁效果的影响较小。相比增加磁屏蔽片的厚度，在磁屏蔽片上设置微阵列结构，使得在衰减外部环境磁场上的效果更显著。沿微阵列结构一侧的方向来看，随着远离磁屏蔽片的距离增加磁屏蔽效果逐渐减弱，其屏蔽效果的有效距离在磁屏蔽片后方2.4 mm内（如图1B所示），由此，在磁屏蔽片后的4 mm范围内均可用于放置MRAM芯片。
也就是说，磁屏蔽片放置于外部环境磁场（用永磁体表示）与MRAM芯片之间，如图1C所示，磁屏蔽片与MRAM芯片之间的距离越小越好，例如，磁屏蔽片贴附在MRAM芯片上方（有功能器件的一侧）的抗磁效果最佳。
其中，所述微阵列结构包括多个阵列单元，以及所述微阵列结构的体积处于预设体积范围内和/或所述阵列单元的高宽比处于预设高宽比范围内。
在上述实施例的基础上，所述微阵列结构可包括多个阵列单元。具体地，所述多个阵列单元可包括MxN个阵列单元，其中，M、N均大于或等于1，M可等于或者不等于N。例如，如图1A、图4A、图5A、图6A、图9A、图11A所示，M=N=4；如图8A、图8C所示，M=N=2；如图9C所示，M=2，N=8。当然，M和N的其他合理数值也是可行的。
其中，在磁屏蔽片的尺寸是4mm（长）*4mm（宽）（或芯片的尺寸是2mm（长）*2mm（宽））的情况下，所述预设体积范围的最大值可为192*1.28π×10-3mm3，最小值可为64*8π×10- 5mm3，这个范围内的微阵列结构的加工工艺难度小，并且可便于芯片（裸片）的布局设置，还可显著增强磁屏蔽效果。当所述预设体积太小时，增加加工难度，并且无法显著增强磁屏蔽效果，而当所述预设体积太大时，影响MRAM芯片在磁屏蔽片后方的布局。
其中，所述预设高宽比范围的最大值为10，最小值为0.227。这个范围内的阵列单元的机械强度大不易发生断裂，并且可显著增强磁屏蔽效果。因为当所述预设高宽比太小时，微阵列结构磁屏蔽效果减弱，而当所述预设高宽比太大时，磁屏蔽片的微阵列结构机械强度不够易发生断裂。
实施例一：图1A示出了一种微阵列结构（即4x4，“标准”结构），其中阵列单元的直径（在本文中将直径视为宽度）为160 µm，微阵列结构/阵列单元的高度为0.2 mm，由此，阵列单元的高宽比为1.25，多个微阵列结构的体积为64*1.28π×10-3mm3。
如图1B所示，实施例一中的标准结构可将磁通密度模从0.147 T下降到0.143 T。
实施例二：图2A示出了一种微阵列结构，其中阵列单元的直径为标准结构中的阵列单元的直径的1/2倍，其中微阵列结构/阵列单元的高度为标准结构的高度的4倍。即，图2A所示的微阵列结构中的阵列单元的高宽比（即，10）是图1A所示的标准结构中的阵列单元的高宽比（即，1.25）的8倍，而图2A所示的多个微阵列结构的体积与多个标准结构的体积相同（即，64*1.28π×10-3）。
对于图2A所示的微阵列结构与图1A所示的标准结构而言，图2A所示的多个微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果明显更好，如图2B与1B所示。
如图2B所示，实施例二中的微阵列结构可将磁通密度模从0.147 T下降到0.105T。
实施例三：图3A示出了一种微阵列结构，其中阵列单元的直径为标准结构中的阵列单元的直径的1/2倍，其中微阵列结构/阵列单元的高度为标准结构的高度的1/2倍，由此，两种类型的阵列单元的高宽比相同（即，1.25），而图3A所示的多个微阵列结构的体积（即，64*1.6π×10-4mm3）是多个标准结构的体积（即，64*1.28π×10-3）的1/8倍。
对于图3A所示的微阵列结构与图1A所示的标准结构而言，图3A所示的多个微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果较差，如图3B与1B所示。
如图3B所示，实施例二中的微阵列结构可将磁通密度模从0.147 T下降到0.146T。
实施例四（即4x4，异形）：图4A示出了一种微阵列结构，其内部4个圆柱的高度为0.3 mm，位于四个角的4个圆柱的高度为0.1 mm，其他8个圆柱的高度为0.2 mm。图4A所示的微阵列结构中的阵列单元的直径与图1A所示的标准结构中的阵列单元的直径相同，图4A所示的阵列单元的等效高度为0.2mm，由此，图4A所示的阵列单元的等效高宽比与标准结构中的阵列单元的高宽比相同（即，1.25），图4A所示的多个微阵列结构的等效体积与多个标准结构的体积相同（即，64*1.28π×10-3mm3）。
对于图4A所示的微阵列结构（4x4，即异形）与图1A所示的标准结构而言，需要考虑微阵列结构的中心距内部区域的中心的距离对磁屏蔽效果的影响（详见下文的描述），具体为：由于图4A所示的微阵列结构中的位于中间位置的阵列单元的高度较大，这相当于微阵列结构的中心距内部区域的中心的等效距离更小，由此图4A所示的异形结构对MRAM芯片周围的外界磁场的屏蔽效果更好，如图4B与1B所示。
如图4B所示，实施例四中的微阵列结构可将磁通密度模从0.147 T下降到0.140T。
因此，根据上述实施例一至实施例四可知，不同的微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果与微阵列结构的体积和高宽比两个因素均成正相关。在微阵列结构的高宽比一定的情况下，体积越大，微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果越好，如图3B所示；或者在微阵列结构的体积一定的情况下，高宽比越大，微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果越好，如图2B所示。
为了验证上述结论，还对实施例一进行了变型得到下述实施例。
实施例一的变型（标准结构的变型）：实施例一种的微阵列结构为图1A所示的阵列单元的直径为160 µm，微阵列结构/阵列单元的高度为0.2 mm。在保持阵列单元的形状不变的情况下，可将直径设计为另两种更小的直径。具体地，变型一：微阵列结构中的阵列单元（未示出）的直径为80 µm（即小直径）；变型二：微阵列结构中的阵列单元的直径为40 µm（即超小直径）。由此，变型一与变型二中的多个微阵列结构的体积分别为64*3.2π×10-4mm3与64*8π×10-5mm3；变型一与变型二中的微阵列结构中的阵列单元的高宽比分别为2.5与5。
对于上述标准结构、变型一与变型二而言，虽然变型一中的多个微阵列结构的体积是多个标准结构的体积的1/4倍，但变型一中的微阵列结构中的阵列单元的高宽比是标准结构中的阵列单元的高宽比的2倍，由于宽高比对磁屏蔽效果的影响更大，由此，变型一与标准结构对MRAM芯片周围的外界磁场的屏蔽效果基本持平，如图1B所示。在变型一的基础上，继续减小直径得到变型二，与标准结构相比，变型二中的多个微阵列结构的体积为多个标准结构的体积的1/16（变型二的多个微阵列结构的体积非常小），尽管变型二中的微阵列结构中的阵列单元的高宽比为标准结构中的阵列单元的高宽比的4倍（变型二的阵列单元的高宽比较大），但非常小的体积消除了宽高比对磁屏蔽效果的更大影响，故所述变型二对MRAM芯片周围的外界磁场的屏蔽效果较差，如图1B所示。
具体地，所述阵列单元的几何形状可包括：立方体、半球、圆柱、圆台或者圆锥。
如图1A、图4A、图5A、图6A、图8A、图8C、图9C、图11A所示，所述阵列单元的几何形状可为圆柱；如图5A所示，所述阵列单元的几何形状可为圆锥；如图7A所示，所述阵列单元的几何形状可为立方体；其他几何结构未示出。
实施例五：图1A示出的标准结构中的阵列单元的形状为圆柱；图5A示出的微阵列结构的阵列单元的形状为圆锥。其中，所述圆锥的底面上的圆的直径与圆柱的直径相同（即，160 µm），且所述圆锥的高度与所述圆柱的高度相同（即，0.2 mm）。由此，图5A所示的多个微阵列结构的体积为64*1.34π×10-3mm3；图5A所示的微阵列结构中的阵列单元的有效高宽比为0.94。
对于图5A示出的微阵列结构与图1A所示的标准结构而言，图5A示出的多个微阵列结构的体积为多个标准结构的体积的1/3，圆柱的有效高宽比是圆锥的高宽比的1.33倍，虽然圆锥体积减少到只有原来的1/3。由此，所述圆锥结构对MRAM芯片周围的外界磁场的屏蔽效果较差，如图5B所示。
如图5B所示，实施例四中的微阵列结构可将磁通密度模从0.147 T下降到0.145T。
具体地，所述阵列单元的几何结构可为实心结构或者空心结构。
如图1A、图4A、图5A、图8A、图8C、图9A、图9C、图11A所示，所述阵列单元的几何结构可为实心结构；或者如图6A所示，所述阵列单元的几何结构可为空心结构。
具体地，可通过电镀、化学腐蚀、沉积或冲压成型等方式制备所述多个微阵列结构。
对于电镀方式的具体过程可包括：在基底上溅射种子层；厚胶光刻出阵列图形；配制电镀液；设置电源参数，连接电路；调整电镀时间以及均匀搅拌设备进行电镀；用丙酮去光刻胶；用冰醋酸和双氧水去种子层；在真空室内进行退火。例如，可直接将多个微阵列结构直接制备在磁屏蔽片上，或者在其他基底上制备好多个微阵列结构之后，再将所述多个微阵列结构转移到磁屏蔽片上。
对于化学腐蚀方式的具体过程可包括：对磁屏蔽片表面进行疏水性处理；在磁屏蔽片的固液界面上生成纳米气泡；将化学腐蚀液或电解液通入磁屏蔽片所处的水中，以纳米气泡作为掩膜进行化学或电化学腐蚀加工；达到微结构加工要求后，停止化学或电化学腐蚀加工，取出工件，清洗、干燥。
对于沉积方式的具体过程可包括：首先通过掩模曝光的方法，将设计的图案“写”入均匀涂敷于硅表面的光刻胶中，继而通过显影步骤，精确去除曝光部分的光刻胶，获得图案化的光刻胶硅基底。后续的金属沉积方法可以有很多，例如利用物理气相沉积(PCD)、金属有机化学气相沉积(MOCVD)和电沉积(ECD)等方法在除去光刻胶处沉积微结构，最后除去光刻胶得到在硅表面金属图案化。该方法还可在去除曝光部分的光刻胶后，先对硅进行刻蚀，然后在进行沉积步骤，使得沉积的金属填充在刻蚀的硅沟道中。在硅基底上制备好多个微阵列结构之后，再将所述多个微阵列结构转移到磁屏蔽片上。
对于冲压成型的具体过程可包括：通过具有预设微阵列的冲压模具对位于工作台上的磁屏蔽片的预设区域进行快速冲压，以直接且快速地使磁屏蔽片的相应位置处的软磁材料被冲压出磁屏蔽片所在的平面，以形成具有过孔结构的微阵列结构。其中，所述预设微阵列的形状、几何结构、尺寸、布局可与所述微阵列结构的形状、几何结构、尺寸、布局相同。
具体地，在所述阵列单元的几何形状为立方体或圆柱的情况下，所述空心结构包括过孔结构。
更进一步地，在所述阵列单元的几何结构为过孔结构的情况下，所述多个微阵列结构通过冲压成型方式形成。
实施例六：图1A所示的微阵列结构中的阵列单元的几何结构为实心结构（标准）；图6A所示的微阵列结构中的阵列单元的几何结构为过孔结构，其中过孔结构的孔壁厚度为40μm，其他参数与标准结构的参数相同。其中，图6A所示的多个微阵列结构的体积为64*3.0×10-3mm3，阵列单元的有效高宽比为1.875。
虽然图6A所示的多个微阵列结构的体积较小，但其阵列单元的有效高宽比（即深宽比，高度与有效直径的比值）远大于实心结构中的阵列单元的高宽比，由此所述过孔结构对MRAM芯片周围的外界磁场的屏蔽效果更好，如图6B所示。
如图6B所示，实施例四中的微阵列结构可将磁通密度模从0.147 T下降到0.140T。
并且，通过实验证明，无论图6A所示的空心圆柱的底表面是否被压穿（即无论底表面的覆盖面积多大，例如，底表面的一半被压穿且另一半被保留；或者底表面都被压穿形成与外界连通的通孔），基本上对磁屏蔽效果没有影响。
实施例七：图7A所示的微阵列结构中的阵列单元的几何结构为实心结构的正方体，其与图6A所示的两种类型结构的外边缘围成的面积相同。其中，四个正方体的体积为4*0.155mm3，正方体的高宽比为0.227。
图7A所示的正方体的体积远大于图6A所示的多个微阵列结构的体积，由此图7A所示的正方体对MRAM芯片周围的外界磁场的屏蔽效果更好，如图7B所示。
如图7B所示，实施例四中的微阵列结构可将磁通密度模从0.147 T下降到0.138T。
根据上述实施例一中的多个微阵列结构（图1A所示的实心结构）与实施例六中的多个微阵列结构（图6A所示的过孔结构）的对比结果可知，过孔结构的屏蔽效果更好；虽然根据上述实施例六描述的多个微阵列结构（图6A所示的过孔结构）与实施例七中的多个微阵列结构（图7A所示的正方体结构）的对比结果可知，过孔结构的屏蔽效果稍差，但其采用冲压成型方式可在磁屏蔽片的基础上直接形成微阵列结构，从而无需额外的软磁材料，进而节约磁屏蔽装置的制作成本。由于磁屏蔽装置被安装在例如电表等内部，故实际上强烈期望能够在提高磁屏蔽效果的情况下，还能够尽可能地降低磁屏蔽装置的制备成本）。
综合上述七个实施例及其变型可知，图6A所示的过孔结构无论在制备工艺、生产成本，还是在磁屏蔽效果等方面均具有突出的优势。
除了对多个微阵列结构进行形状与结构进行设计之外，还可对微阵列结构的具体布局进行设计。在实际应用中，在所述磁屏蔽片上的边缘区域上通常会设置一些辅助结构（例如，管脚等）来配合芯片完成不同的功能，由此，可选择在磁屏蔽上的内部区域的对角线或对称轴附近来设置多个微阵列结构，从而避开上述辅助结构（例如，管脚等）。
具体地，所述多个微阵列结构可包括四个微阵列结构，以及所述微阵列结构的中心在所述内部区域的对角线上，如图1A、图4A、图5A、图6A、图8A、图8C所示。
实施例一描述了图1A所示的位于内部区域的对角线上的微阵列结构（4x4），根据下式表示的距离公式，可确定微阵列结构的中心距内部区域的中心（即芯片的中心）的等效距离（或平均距离）d：
Figure 557197DEST_PATH_IMAGE001
，
其中，(x c , y c )为内部区域的中心（即芯片的中心），(x i , y i )为任意阵列单元i的坐标（如图12所示），n为微结构阵列中的矩阵单元的数目。
实施例八：图8A示出了一种位于内部区域的对角线上的微阵列结构（2x2），其中的四个阵列单元对应于图1A所示的十六个阵列单元中的四个角处的单元。其中的阵列单元与图1A所示的标准结构中的阵列单元的直径和高度均相同（圆柱的直径为160 µm，高度为0.2mm），由此，两种微阵列结构的阵列单元的高宽比相同（即，1.25），图8A所示的多个微阵列结构中的阵列单元的数目（即，16）小于图1A所示的微阵列结构中的阵列单元的数目（即，64），故图8A所示的多个微阵列结构的体积（即，16*1.28π×10-3mm3）较小；再根据上式表示的等效距离公式可知，微阵列结构的中心距内部区域的中心的距离大于图1A所示的微阵列结构的中心距内部区域的中心的距离，由此，图8A所示的多个微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果较差，如图8B与图1B 所示。
如图8B所示，实施例八中的微阵列结构可将磁通密度模从0.147 T下降到0.142T。
实施例八的变型：图8C是图8A的简单变型，图8C示出了一种微阵列结构（2x2），其阵列单元的直径为520μm，高度为0.2 mm，由此，图8C所示的微阵列结构中的阵列单元的高宽（即，0.38）比较小，图8C所示的微阵列结构中的阵列单元的数目等于图8A所示的微阵列结构中的阵列单元的数目（即，16），故图8C所示的多个微阵列结构的体积（16*1.352π×10- 2mm3）明显更大；虽然根据上式表示的等效距离公式可知，微阵列结构的中心距内部区域的中心的距离大于图1A所示的微阵列结构的中心距内部区域的中心的距离，但图8C所示的多个微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果明显更好，如图8D与8B所示。
具体地，所述多个微阵列结构可包括四个微阵列结构，以及所述微阵列结构的中心在所述内部区域的对称轴上，如图9A与图9C所示。
实施例九：图9A示出了位于所述内部区域的对称轴上的微阵列结构（中心4x4），其中，所述微阵列结构与图1A所示的微阵列结构（4x4，即“标准”结构）相同。由此，图9A所示的微阵列结构与图1A所示的标准结构仅存在具体分布位置的区别。由于根据上式表示的等效距离公式可知，图9A所示的微阵列结构的中心距内部区域的中心的距离大于图1A所示的微阵列结构的中心距内部区域的中心的距离，故图9A所示的多个微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果明显更好，如图9B与1B所示。
如图9B所示，实施例九中的多个微阵列结构可将磁通密度模从0.147 T下降到0.134 T。
此外，在实施例九的基础上，还可结合上文各个实施例中描述的关于形状和/或尺寸（例如，高宽比/高度）的相关设计，来优化微阵列结构，从而获得磁屏蔽效果更优的磁屏蔽装置。
实施例九的变型：图9C是图9A的简单变型，图9C示出了一种微阵列结构（中心2x8），其中所述微阵列结构中的阵列单元的尺寸与数目同图9A所示的微阵列结构中的阵列单元的尺寸与数目相同。与图9A所示的微阵列结构相比，根据上式表示的等效距离公式可知，图9C所示的微阵列结构的中心距内部区域的中心的距离小于图9A所示的微阵列结构的中心距内部区域的中心的距离。由此，图9D所示的多个微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果明显更好，如图9D与9B所示。
如图9D所示，实施例九中的多个微阵列结构可将磁通密度模从0.147 T下降到0.132 T。
此外，在实施例九的基础上，还可结合上文各个实施例中描述的关于形状和/或尺寸（例如，高宽比/高度）的相关设计，来优化微阵列结构，从而获得磁屏蔽效果更优的磁屏蔽装置。
上述两类实施例相比，所述实施例一（或实施例八）中的微阵列结构的中心到所述内部区域的中心的距离大于所述实施例九中的微阵列结构的中心到所述内部区域的中心的距离，由此，所述实施例九中的微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果更好。
具体地，所述多个微阵列结构可包括十二个微阵列结构，其中，每三个微阵列结构中位于中间位置的微阵列结构的中心在所述内部区域的对角线上，以及所述每三个微阵列结构之间的间距大于所述每三个微阵列结构中的相邻两个微阵列结构之间的间距，如图10A所示。
实施例十：图10A示出了一种微阵列结构（4x4x3），其中所述微阵列结构与图1A所示的标准结构相同（即，两种结构的阵列单元的高宽比相同），但图10A所示的多个微阵列结构的数目为12，由此多个微阵列结构的体积（即，192*1.28π×10-3 mm3）明显更大，故图10A所示的多个微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果明显更好，如图10B与1B所示。
如图10B所示，实施例十中的多个微阵列结构可将磁通密度模从0.147 T下降到0.124 T。
此外，在实施例十的基础上，还可结合上文各个实施例中描述的关于形状和/或尺寸（例如，高宽比/高度）的相关设计，来优化微阵列结构，从而获得磁屏蔽效果更优的磁屏蔽装置。
上述多个微阵列结构关于所述内部区域的中心对称，如图1A、图4A、图5A、图6A、图8A、图8C、图9A、图9C、图11A所示。当然，所述多个微阵列结构也可关于所述内部区域的中心不对称（未示出）。
除了对微阵列结构的具体分布进行设计之外，还可对阵列单元的分布进行设计。在一实施例中，所述多个阵列单元的分布呈现预设分布规律。其中，所述预设分布规律可为均匀分布；距所述内部区域的中心越远，行间距逐渐增大；或者距所述内部区域的中心越远，列间距逐渐增大。
具体地，所述多个阵列单元（例如，MxN个阵列单元）的行间距与列间距均相等（即，均匀分布，例如，如图1A、图4A、图5A、图6A、图8A、图9A、图9C所示）；距所述内部区域的中心越远，所述MxN个阵列单元的M行阵列单元的行间距逐渐增大（未示出）；以及距所述内部区域的中心越远，所述MxN个阵列单元的N列阵列单元的列间距逐渐增大（如图11A所示）。
实施例十一：图11A是图1A的简单变型，图11A示出了一种微阵列结构（4x4，疏），其中所述微阵列结构与图1A所示的标准结构相同（即，两种结构的阵列单元的高宽比相同，体积也相同），但其越远离内部区域的中心的列间距越大。与图1A所示的标准结构相比，图11A所示的微阵列结构的等效中心距内部区域的中心的距离更近，故图11A所示的多个微阵列结构对MRAM芯片周围的外界磁场的屏蔽效果更好，如图11B与1B所示。
在上述各个实施例中，所述阵列单元的最大横向尺寸可为所述边缘区域的横向尺寸的1/M倍。例如，所述阵列单元的横向尺寸为20-1000 µm。
具体地，所述阵列单元的高度为所述磁屏蔽片的厚度的0.5倍至1.5倍。优选地，所述阵列单元的高度为所述磁屏蔽片的厚度的0.5倍至1倍。其中，所述磁屏蔽片的厚度为0.10-0.35 mm。
根据上文内容可知：对于未设置微阵列结构的磁屏蔽片而言，当所述磁屏蔽片的厚度分别为0.15 mm、0.2 mm和0.35 mm时，磁通密度模分别从未使用磁屏蔽片的0.198 T衰减至0.148 T、0.147 T和0.145 T。也就是说，磁屏蔽片的厚度对抗磁效果的影响较小。
在上述各个实施例中，所述微阵列结构的材料可为软磁材料。
其中，所述软磁材料可包括以下至少一项：金属类软磁材料、合金类软磁材料以及纳米晶软磁材料。
具体地，所述金属类软磁材料可包括纯铁；所述合金类软磁材料可包括以下至少一项：铁硅系合金、铁铝系合金、铁硅铝系合金、镍铁系合金（又称为坡莫合金）以及铁钴系合金；或者所述纳米晶软磁材料可包括以下至少一项：非晶态软磁材料、纳米晶软磁材料以及软磁复合材料。其中，所述镍铁系合金可包括1J34、1J50、1J79或者1J85。
优选地，所述镍铁系合金可包括高导磁率镍铁系合金（如1J50，1J79或者1J85）。由于高导磁率镍铁系合金的导磁率更高，故通过高导磁率镍铁系合金制备的微阵列结构的磁屏蔽效果更好。
导磁率衡量材料在磁场的影响下传输磁通量的能力。具有导磁率材料能够使磁性材料的微型结构通过磁畴的对齐磁化而传导磁场。包括磁畴的材料是铁磁材料。铁磁材料容易被磁化，因此表现为一种非常有效的磁屏蔽材料。
因此，根据上述各个实施例可知，通过冲压成型方式，并利用高导磁率镍铁系合金，可在内部区域的对称轴上制备具有过孔结构的微阵列结构。并且，包括上述微阵列结构的磁屏蔽装置的各个方面的性能都非常优异，并且制备工艺简单、制备成本低。
与现有的磁屏蔽片的抗磁封装方式相比，本发明的上述各个实施例进一步增强了磁屏蔽效果，可以在原有基础上进一步衰减外部环境磁场2%以上；并且，这种抗磁方式降低了MRAM芯片封装的难度，减少抗磁材料的用量并带来了生产成本的降低。
综上所述，本发明创造性地在屏蔽片上的边缘区域内设置多个微阵列结构来形成磁屏蔽装置，通过该磁屏蔽装置可更有效地降低MRAM芯片周围的外部环境磁场。
本发明一实施例还提供一种MRAM芯片，所述MRAM芯片配合根据所述的磁屏蔽装置中的磁屏蔽片的内部区域的位置进行设置，且所述MRAM芯片位于所述磁屏蔽装置中的设置有多个微阵列结构的一侧，其中，所述MRAM芯片与所述磁屏蔽片之间的间距在预设范围内。
在一实施例中，所述预设范围与所述磁屏蔽片的厚度相关联。具体地，所述磁屏蔽片的厚度越大，所述预设范围的最大值越大。
例如，在所述磁屏蔽片的厚度为3 mm的情况下，所述预设范围为[0，4mm]，即所述预设范围的最大值为4 mm；在所述磁屏蔽片的厚度为0.2 mm的情况下，所述预设范围为[0，2.6mm]，即所述预设范围的最大值为2.6 mm；在所述磁屏蔽片的厚度为0.15mm的情况下，所述预设范围为[0，1.6mm]，即所述预设范围的最大值为1.6 mm。
综上所述，本发明创造性地将MRAM芯片配合所述的磁屏蔽装置中的磁屏蔽片的内部区域的位置进行设置，并且所述MRAM芯片位于所述磁屏蔽装置中的设置有多个微阵列结构的一侧，其中，所述MRAM芯片与所述磁屏蔽片之间的间距在预设范围内，由此，MRAM芯片周围的外部环境磁场可通过所述磁屏蔽装置得到更有效的屏蔽效果。
本发明一实施例还提供一种磁屏蔽装置的制备方法，所述制备方法包括：提供磁屏蔽片；以及在所述磁屏蔽片上的边缘区域内形成多个微阵列结构，该多个微阵列结构围成的内部区域与MRAM芯片的尺寸相匹配。
其中，所述微阵列结构包括多个阵列单元，以及所述微阵列结构的体积处于预设体积范围内和/或所述阵列单元的高宽比处于预设高宽比范围内。
优选地，所述阵列单元的几何形状包括：立方体、半球、圆柱、圆台或者圆锥。
优选地，所述阵列单元的几何结构为实心结构或者空心结构。
优选地，在所述阵列单元的几何形状为立方体或圆柱的情况下，所述空心结构包括过孔结构。
优选地，所述在所述磁屏蔽片上的边缘区域内形成多个微阵列结构包括：通过冲压成型方式在所述磁屏蔽片上的边缘区域内形成多个微阵列结构。
有关本发明实施例提供的磁屏蔽装置的制备方法的具体细节及益处可参阅上述针对磁屏蔽装置的描述，于此不再赘述。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器（processor）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (27)

1.一种磁屏蔽装置，其特征在于，所述磁屏蔽装置包括：
磁屏蔽片；以及
多个微阵列结构，该多个微阵列结构位于所述磁屏蔽片上的边缘区域内，所述多个微阵列结构围成的内部区域与MRAM芯片的尺寸相匹配，用于对所述MRAM芯片进行磁屏蔽。
2.根据权利要求1所述的磁屏蔽装置，其特征在于，所述微阵列结构包括多个阵列单元，其中，所述阵列单元的几何形状包括：立方体、半球、圆柱、圆台或者圆锥。
3.根据权利要求2所述的磁屏蔽装置，其特征在于，所述阵列单元的几何结构为实心结构或者空心结构。
4.根据权利要求3所述的磁屏蔽装置，其特征在于，在所述阵列单元的几何形状为立方体或圆柱的情况下，所述空心结构包括过孔结构。
5.根据权利要求4所述的磁屏蔽装置，其特征在于，所述多个微阵列结构通过冲压成型方式形成。
6.根据权利要求1-5中任一项所述的磁屏蔽装置，其特征在于，所述多个微阵列结构包括四个微阵列结构，以及所述微阵列结构的中心在所述内部区域的对角线上。
7.根据权利要求1-5中任一项所述的磁屏蔽装置，其特征在于，所述多个微阵列结构包括四个微阵列结构，以及所述微阵列结构的中心在所述内部区域的对称轴上。
8.根据权利要求1-5中任一项所述的磁屏蔽装置，其特征在于，所述多个微阵列结构包括十二个微阵列结构，其中，每三个微阵列结构中位于中间位置的微阵列结构的中心在所述内部区域的对角线上，以及所述每三个微阵列结构之间的间距大于所述每三个微阵列结构中的相邻两个微阵列结构之间的间距。
9.根据权利要求1所述的磁屏蔽装置，其特征在于，所述微阵列结构包括多个阵列单元，其中，所述多个阵列单元的分布呈现预设分布规律。
10.根据权利要求9所述的磁屏蔽装置，其特征在于，所述预设分布规律包括：均匀分布；距所述内部区域的中心越远，行间距逐渐增大；或者距所述内部区域的中心越远，列间距逐渐增大。
11.根据权利要求1所述的磁屏蔽装置，其特征在于，所述微阵列结构包括MxN个阵列单元，以及所述阵列单元的最大横向尺寸为所述边缘区域的横向尺寸的1/M倍，其中，M与N均大于或等于1。
12.根据权利要求1所述的磁屏蔽装置，其特征在于，所述微阵列结构包括多个阵列单元，其中，所述阵列单元的高度为所述磁屏蔽片的厚度的0.5倍至1.5倍。
13.根据权利要求12所述的磁屏蔽装置，其特征在于，所述磁屏蔽片的厚度为0.10-0.35 mm。
14.根据权利要求1所述的磁屏蔽装置，其特征在于，所述微阵列结构的材料为软磁材料。
15.根据权利要求14所述的磁屏蔽装置，其特征在于，所述软磁材料包括以下至少一项：金属类软磁材料、合金类软磁材料以及纳米晶软磁材料。
16.根据权利要求15所述的磁屏蔽装置，其特征在于，所述金属类软磁材料包括纯铁。
17.根据权利要求15所述的磁屏蔽装置，其特征在于，所述合金类软磁材料包括以下至少一项：铁硅系合金、铁铝系合金、铁硅铝系合金、镍铁系合金以及铁钴系合金。
18.根据权利要求17所述的磁屏蔽装置，其特征在于，所述镍铁系合金包括1J34、1J50、1J79或者1J85。
19.根据权利要求15所述的磁屏蔽装置，其特征在于，所述纳米晶软磁材料包括以下至少一项：非晶态软磁材料、纳米晶软磁材料以及软磁复合材料。
20.一种MRAM芯片，其特征在于，所述MRAM芯片配合根据权利要求1-19中任一项所述的磁屏蔽装置中的磁屏蔽片的内部区域的位置进行设置，且所述MRAM芯片位于所述磁屏蔽装置中的设置有多个微阵列结构的一侧，
其中，所述MRAM芯片与所述磁屏蔽片之间的间距在预设范围内。
21.根据权利要求20所述的MRAM芯片，其特征在于，所述预设范围的最小值为0且最大值为4mm。
22.根据权利要求20所述的MRAM芯片，其特征在于，所述预设范围的最大值与所述磁屏蔽片的厚度相关联。
23.一种磁屏蔽装置的制备方法，其特征在于，所述制备方法包括：
提供磁屏蔽片；以及
在所述磁屏蔽片上的边缘区域内形成多个微阵列结构，该多个微阵列结构围成的内部区域与MRAM芯片的尺寸相匹配。
24.根据权利要求23所述的制备方法，其特征在于，所述微阵列结构包括多个阵列单元，其中，所述阵列单元的几何形状包括：立方体、半球、圆柱、圆台或者圆锥。
25.根据权利要求24所述的制备方法，其特征在于，所述阵列单元的几何结构为实心结构或者空心结构。
26.根据权利要求25所述的制备方法，其特征在于，在所述阵列单元的几何形状为立方体或圆柱的情况下，所述空心结构包括过孔结构。
27.根据权利要求26所述的制备方法，其特征在于，所述在所述磁屏蔽片上的边缘区域内形成多个微阵列结构包括：
通过冲压成型方式在所述磁屏蔽片上的边缘区域内形成多个微阵列结构。
CN202211654973.8A 2022-12-22 2022-12-22 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片 Active CN115642148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211654973.8A CN115642148B (zh) 2022-12-22 2022-12-22 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211654973.8A CN115642148B (zh) 2022-12-22 2022-12-22 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片

Publications (2)

Publication Number Publication Date
CN115642148A true CN115642148A (zh) 2023-01-24
CN115642148B CN115642148B (zh) 2024-04-12

Family

ID=84948795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211654973.8A Active CN115642148B (zh) 2022-12-22 2022-12-22 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片

Country Status (1)

Country Link
CN (1) CN115642148B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041218A1 (en) * 2002-08-30 2004-03-04 Manish Sharma Magnetic shielding for reducing magnetic interference
JP2005311337A (ja) * 2004-03-26 2005-11-04 Mitsubishi Electric Corp 高周波パッケージ、送受信モジュールおよび無線装置
JP2010010393A (ja) * 2008-06-26 2010-01-14 Nec Corp 磁気ランダムアクセスメモリ
US20150084141A1 (en) * 2013-09-24 2015-03-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN106298741A (zh) * 2016-08-11 2017-01-04 国网辽宁省电力有限公司电力科学研究院 一种射频多芯片电路电磁屏蔽结构
CN108878382A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种具有电磁屏蔽的封装结构及其工艺方法
CN109427750A (zh) * 2017-09-01 2019-03-05 三星电子株式会社 半导体封装件
CN109817589A (zh) * 2018-12-29 2019-05-28 华进半导体封装先导技术研发中心有限公司 对芯片实现电磁屏蔽的封装结构及方法
DE102019110686A1 (de) * 2018-06-18 2019-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. SCHUTZ EINES MRAM GEGEN EIN ÄUßERES MAGNETFELD UNTER VERWENDUNG EINER MAGNETFELD-ABSCHIRMSTRUKTUR
CN111435704A (zh) * 2019-01-14 2020-07-21 恩智浦有限公司 用于mram阵列的磁屏蔽结构
CN111933636A (zh) * 2020-09-27 2020-11-13 立讯电子科技（昆山）有限公司 一种半导体封装结构以及封装方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041218A1 (en) * 2002-08-30 2004-03-04 Manish Sharma Magnetic shielding for reducing magnetic interference
JP2005311337A (ja) * 2004-03-26 2005-11-04 Mitsubishi Electric Corp 高周波パッケージ、送受信モジュールおよび無線装置
JP2010010393A (ja) * 2008-06-26 2010-01-14 Nec Corp 磁気ランダムアクセスメモリ
US20150084141A1 (en) * 2013-09-24 2015-03-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN106298741A (zh) * 2016-08-11 2017-01-04 国网辽宁省电力有限公司电力科学研究院 一种射频多芯片电路电磁屏蔽结构
CN109427750A (zh) * 2017-09-01 2019-03-05 三星电子株式会社 半导体封装件
CN108878382A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种具有电磁屏蔽的封装结构及其工艺方法
DE102019110686A1 (de) * 2018-06-18 2019-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. SCHUTZ EINES MRAM GEGEN EIN ÄUßERES MAGNETFELD UNTER VERWENDUNG EINER MAGNETFELD-ABSCHIRMSTRUKTUR
CN109817589A (zh) * 2018-12-29 2019-05-28 华进半导体封装先导技术研发中心有限公司 对芯片实现电磁屏蔽的封装结构及方法
CN111435704A (zh) * 2019-01-14 2020-07-21 恩智浦有限公司 用于mram阵列的磁屏蔽结构
CN111933636A (zh) * 2020-09-27 2020-11-13 立讯电子科技（昆山）有限公司 一种半导体封装结构以及封装方法

Also Published As

Publication number Publication date
CN115642148B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
US7545662B2 (en) Method and system for magnetic shielding in semiconductor integrated circuit
US8269319B2 (en) Collective and synergistic MRAM shields
US7219426B2 (en) Method of manufacturing protruding-volute contact
US8363459B2 (en) Magnetic tunnel junction device and fabrication
KR101341216B1 (ko) 광 리소그래피에 기초한 극저밀도 3차원 박막 구조체의 제조방법
CN106676532A (zh) 金属刻蚀装置及方法
US20110233696A1 (en) Perpendicular Magnetic Tunnel Junction Structure
CN109638473B (zh) 透镜天线及透镜天线制作方法
US20050130456A1 (en) Spiral terminal and method of manufacturing the same
CN101665902B (zh) 镍有序多孔阵列薄膜及其制备方法
CN101098980A (zh) 溅射装置和成膜方法
EP1411525B1 (en) Magnetic memory array, its fabrication and write/read methods
CN115642148B (zh) 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片
US7026673B2 (en) Low magnetization materials for high performance magnetic memory devices
US6757192B2 (en) Magnetic recording element, magnetic memory, magnetic recording method, method for fabricating a magnetic recording element, and method for fabricating a magnetic memory
US20030090930A1 (en) Narrow gap cladding field enhancement for low power programming of a mram device
CN100468528C (zh) 连续逆压印图型直接转移式制造图案化磁记录介质的方法
US8125057B2 (en) Magnetic shielding for integrated circuit
CN1405848A (zh) 表面处理装置
KR20120080171A (ko) 패터닝된 자기 비트 데이터 저장 매체 및 이를 제조하기 위한 방법
KR20130025341A (ko) 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법
CN106920673B (zh) 一种制备集成电感多元复合磁芯层的方法
JP2006100423A (ja) 磁気記憶装置
JP7186115B2 (ja) 磁気メモリ
KR102669160B1 (ko) 자기 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant