JP2005303573A - 薄膜圧電共振器及びその製造方法 - Google Patents

Abstract

【課題】 高配向の圧電膜を有し、スプリアス振動を起こす等の不具合を生ずることのない薄膜圧電共振器を得る。
【解決手段】 薄膜圧電共振器中の下部電極３、圧電膜４を連続的に形成し、かつ圧電膜４表面のシリコン基板１からの高さを圧電膜側面に形成されたスペーサとなる絶縁膜６表面の高さと同等にし、上部電極７が一平面形状となるよう形成する。
【選択図】 図１

Description

本発明は，高周波フィルタや高周波発振器として応用が可能な、圧電体薄膜の厚み縦振動を用いた薄膜圧電共振器の作成方法に関する。

移動体通信機器におけるＲＦおよびＩＦフィルターとして、弾性表面波(Surface Acoustic Wave: SAW)素子が一般に使用されてきた。しかしながらＳＡＷ素子の共振周波数は櫛型電極間距離と反比例するという関係にあるため、１ＧＨｚを超える周波数領域では櫛型電極間距離が１μｍ以下となり、近年求められている利用周波数の高周波数化に対応が難しくなっている。

代わりに注目を集めているのが、圧電薄膜の厚み縦振動モードを利用した薄膜圧電共振器であり、ＦＢＡＲ(Film Bulk Acoustic Resonator)、あるいはＢＡＷ(Bulk Acoustic Wave)などとも呼ばれている。薄膜圧電共振器では、共振周波数は圧電体の音速と膜厚によって決まり、通常１〜２μｍの膜厚で２ＧＨｚに、また０．４〜０．８μｍの膜厚で５ＧＨｚに対応し、数十ＧＨｚまでの高周波数化が可能である。

従来の代表的な薄膜圧電共振器の構造を図２８に示す（特許文献１参照）。また、その工程断面図を図２９乃至３５に示す。まず、図２９に示すように、シリコン基板１１１上に異方性エッチングにより溝１１２を形成する。次に、図３０に示すように、基板上にエッチングしやすい犠牲層１１４（例えばホウ素やリンをボープしたシリケートガラス、ＢＰＳＧ）を形成する。そして図３１に示すように、その表面をシリコン基板面まで研磨する。

次に、図３２に示すように、犠牲層１１４上に下部電極１１５を堆積しパターニングし、図３３に示すように圧電膜１１６を堆積しパターニングする。さらに図３４に示すように上部電極１１７を堆積しパターニングし、図３５に示すように下部電極１１５、上部電極１１７それぞれに電極パッド１１８を形成する。最後に、犠牲層に達するまで穴（図示せず）をあけて、選択エッチングにより犠牲層を除去しキャビティ１１８を形成する。このようなプロセスにより図２８の薄膜共振器は完成する。

薄膜圧電共振器の性能は、電気機械結合係数k_t ²と、品質係数Ｑ値で表すことができる。そして、ＡｌＮ圧電膜を使用したＦＢＡＲでは、ＡｌＮのＣ軸配向半値幅と電気機械結合係数との間に強い相関があることが知られている（例えば、非特許文献１参照）。非特許文献１によれば、電気機械結合係数が大きいほど広帯域のフィルタや、広帯域のＶＣＯを作成することができる。電気機械結合係数を上げるには、結晶固有の電気機械結合係数の大きいものを使用し、かつ結晶の分極軸を膜の厚み方向に揃えて共振器とすることが重要である。

圧電膜１１６の材料としては、ＡｌＮやＺｎＯなどのウルツ鉱型の結晶構造を持つ圧電結晶を使用することが多い。構成元素数の少ない２元系であり高絶縁性の圧電結晶が得られやすく、ＡｌＮやＺｎＯなどの六方晶系の結晶は本来Ｃ軸配向しやすい性質を持っており、分極方向であるＣ軸、すなわち（０００１）方向に単一配向させることによって分極軸をそろえ、圧電膜としての電気機械結合係数やＱ値を確保しやすいからである。
特開２０００−６９５９４公報 IEEE Transactions on ultrasonics, ferroelectrics, and frequency control, Vol. 47, No. 1, p.292, January 2000

図２８の構造は、以下の問題点がある。すなわち、圧電膜１１６のうち、下部電極１１５上にある部分は、下地である下部電極１１５の結晶の高配向性を受け継ぎ、（０００１）方向に単一配向するが、その他の部分は（０００１）方向に配向せず、全体として（０００１）方向への高配向性が得られず、所望の共振特性を得ることができない。

また、上部電極１１７は下部電極１１５の厚さ分の圧電膜１１６の表面段差上に形成されるため、上部電極１１７自身にも段差ができることになる。そのため、場合によっては段切れを起こしてしまう可能性が高く、共振器自体がスプリアス振動を起こす可能性が高い。

本発明は上記の問題点を解決すべくなされたもので、高配向の圧電膜を有し、スプリアス振動を起こす等の不具合を生ずることのない薄膜圧電共振器を得ることを目的とする。

上記の課題を解決するために本発明の薄膜圧電共振器の製造方法は、基板表面に、下部電極となる第一導電膜、圧電膜をこの順に積層する工程と、前記第一導電膜、圧電膜を同時にパターニングし、下部電極を形成する工程と、前記基板表面に絶縁膜を堆積する工程と、前記絶縁膜の表面が前記圧電膜の表面と同一表面を形成するよう、前記絶縁膜を平坦化する工程と、前記圧電膜、絶縁膜上に上部電極となる第二導電膜を積層する工程と、前記第二導電膜をパターニングし、上部電極を形成する工程とを具備することを特徴とするを特徴とする。

また、上記の課題を解決するために本発明の薄膜圧電共振器は、表面、裏面を貫通するように形成された貫通孔を有する基板と、前記貫通孔上に一平面状に形成された下部電極と、前記下部電極上に一平面状に形成された圧電膜と、前記下部電極、圧電膜側面に形成され、その表面が前記圧電膜の表面と同一平面をなす絶縁膜と、前記圧電膜上に形成された上部電極とを具備することを特徴とする。

さらに、本発明の別の薄膜圧電共振器は、表面に溝が形成された基板と、前記溝上に一平面状に形成された下部電極と、前記下部電極上に一平面状に形成された圧電膜と、前記下部電極、圧電膜側面に形成され、その表面が前記圧電膜の表面と同一平面をなす絶縁膜と、前記圧電膜上に形成された上部電極とを具備することを特徴とする。

本発明によれば、下部電極の高配向性を受け継ぐことが可能になり、配向性の高い圧電膜が形成できる。また、平坦な共振器構造の作成が可能になるため、段切れなどの問題を回避することができ、機械的な強度が増すとともに、不要なスプリアス振動も生じにくくなる。

以下、図面を参照しつつ本発明の実施の形態について説明する。

図１は、本発明の実施例１における薄膜圧電共振器の断面図である。シリコン基板１表面には深さ１μｍ程度の溝１０が形成されている。この溝１０の内部空間と後述の上部電極上の空間とでなす空間中で薄膜圧電共振器が受信信号波と共振を起こす。そのため、前記溝１０の内部空間と上部電極上の空間とは同じ気圧に調整されている必要がある。

上記溝の上部には、Ａｌ_0.5Ｔａ_0.5等からなる非晶質金属膜２が形成されている。この非晶質金属膜２は、直上に形成される下部電極３の結晶配向を一方向に揃えるためのものである。この非晶質金属膜２上には、モリブデン（Ｍｏ）等からなる下部電極３が形成され、下部電極３上には、窒化アルミニウム（ＡｌＮ）等からなる圧電膜４が形成される。これら非晶質金属膜２、下部電極３、圧電膜４はほぼ同一平面形状となるよう加工されており、下部電極３において非晶質金属膜２に接していない部分はなく、かつ圧電膜４において下部電極３に接していない部分は存在していない。従って、下部電極３はその表面の結晶方位が（１１０）面となっており、圧電膜４はその結晶方位が（０００１）方向に単一配向している。

そして、これら非晶質金属膜２、下部電極３、圧電膜４の側面には酸化シリコン（ＳｉＯ₂）等からなる絶縁膜６が形成されている。この絶縁膜６表面のシリコン基板１からの高さは、圧電膜４の表面のシリコン基板１からの高さとほぼ同一である。

圧電膜４、絶縁膜６上には、Ｍｏ等からなる上部電極７が形成されている。上述より、圧電膜４の表面、絶縁膜６の表面は同一平面を構成するため、上部電極７は一平面状に形成される。上部電極７の、絶縁膜６上に形成されている部分上には、電極パッド８が形成されている。

上述した薄膜圧電共振器によれば、圧電膜４は、その表面が（１１０）面となっている下部電極３上にのみ形成されているため、その結晶方位は（０００１）に単一配向している。従って、Ｑ値の高い、共振特性の優れた圧電膜となっている。また、上部電極７はその下地に段差が存在しないため、一平面状に形成されている。従って段切れ等の問題が生じず、機械的な強度が増し、スプリアス振動が発生しにくい。

次に、本発明の実施例１の薄膜圧電共振器の製造方法について説明する。図２乃至９は、本発明の実施例１における薄膜圧電共振器の工程断面図である。

まず、図２乃至４に示すように、シリコン基板１に溝１０を形成し、シリコン基板１表面に酸化膜９を形成後、溝１０中に犠牲層１１を形成する。これらの工程は従来の工程（図２０乃至２２）と同一である。

次に、図５に示すように、 シリコン基板１の表面に厚さ１００ｎｍのＡｌ_0.5Ｔａ_0.5からなる非晶質金属膜２、厚さ２５０ｎｍのＭｏからなる下部電極３、厚さ１３００ｎｍのＡｌＮからなる圧電膜４、厚さ３００ｎｍのタングステンからなる研磨停止層５を真空中から大気中に出さずに連続スパッタ法により形成する。このため、非晶質金属膜２の上にｂｃｃ構造で高配向の下部電極３が形成でき、さらに下部電極３の上に圧電膜４が選択エピタキシャル成長することで、下部電極３の配向性を受け継いだ高配向の圧電膜４を形成することができる。

図６に示すように、既知のリソグラフィーおよび反応性イオンエッチング（ＲＩＥ）により、研磨停止層５、圧電膜４のパターニングを行い、連続して、既知のリソグラフィーおよびＲＩＥにより、下部電極３、及び非晶質金属膜２のパターニングを行う。その後、図７に示すように、化学気相成長（ＣＶＤ）法により酸化シリコンを全面に堆積させ、図８に示すように、既知の化学的機械的研磨法（ＣＭＰ）により、研磨停止層５が露出するまで酸化シリコンの研磨を行い、平坦化することで、絶縁膜６を作成する。

そして、図９に示すように、ＲＩＥ法により研磨停止層５の表面および絶縁層６の表面を選択エッチングによりエッチバックする。エッチバックにより、平坦になったシリコン基板１上面に、厚さ３００ｎｍのＭｏからなる上部電極７およびＡｕからなる電極パッド８をそれぞれスパッタによる成膜で積層し、パターニングを行う。最後に犠牲層１４をウェットエッチング等の方法で除去する。以上の工程により、図１の薄膜圧電共振器が完成する。

本実施例の薄膜圧電共振器の製造方法では、下部電極３を非晶質金属膜２上に選択成長させ、圧電膜４を下部電極３上に選択成長させることで非晶質金属膜２、下部電極３、圧電膜４を連続的に形成する。従って、下地である下部電極３の高配向性を受け継いで、（０００１）方向に高い配向性を示す圧電膜４を得ることができ、薄膜圧電共振器として高い共振周波数、高い電気機械結合係数、高い品質係数（Ｑ値）を有するものを形成することが可能となる。

また、シリコン基板１上面をエッチバック後、上部電極７を形成するため、上部電極７が途中で段切れを起こすことがない。従って、薄膜圧電共振器として、機械的な強度がおおきく、スプリアス振動が発生しにくいものを形成することが可能となる。

次に本発明の他の薄膜圧電共振器の実施例について、図１０を用いて説明する。

シリコン基板１には、後述する下部電極３、上部電極７が圧電膜４を介して対向する領域において、その表面、裏面を貫通する貫通孔１１が形成されている。この貫通孔１１の内部空間、及び後述の上部電極上の空間とでなす空間中で薄膜圧電共振器が受信信号波と共振を起こす。そのため、前記貫通孔１１の内部空間と上部電極上の空間とは同じ気圧に調整されている必要がある。

貫通孔１１の上部には、Ａｌ_0.5Ｔａ_0.5等からなる非晶質金属膜２が形成されている。この非晶質金属膜２は、直上に形成される下部電極３の結晶配向を一方向に揃えるためのものである。この非晶質金属膜２上には、モリブデン（Ｍｏ）等からなる下部電極３が形成され、下部電極３上には、窒化アルミニウム（ＡｌＮ）等からなる圧電膜４が形成される。これら非晶質金属膜２、下部電極３、圧電膜４はほぼ同一平面形状となるよう加工されており、下部電極３において非晶質金属膜２に接していない部分はなく、かつ圧電膜４において下部電極３に接していない部分は存在していない。従って、下部電極３はその表面の結晶方位が（１１０）面となっており、圧電膜４はその結晶方位が（０００１）方向に単一配向している。

そして、これら非晶質金属膜２、下部電極３、圧電膜４の側面には酸化シリコン（ＳｉＯ₂）等からなる絶縁膜６が形成されている。この絶縁膜６表面のシリコン基板１からの高さは、圧電膜４の表面のシリコン基板１からの高さとほぼ同一である。

圧電膜４、絶縁膜６上には、Ｍｏ等からなる上部電極７が形成されている。上述より、圧電膜４の表面、絶縁膜６の表面は同一平面を構成するため、上部電極７は一平面状に形成される。上部電極７の、絶縁膜６上に形成されている部分上には、電極パッド８が形成されている。

このようにして作成した薄膜圧電共振器の周波数特性を測定したところ、共振周波数は2.1GHzであり、電気機械結合係数は6.5%、品質係数Ｑは700と大変特性に優れた共振器が作成されていることが確認された。

上述した薄膜圧電共振器によれば、実施例１と同様、圧電膜４は、その表面が（１１０）面となっている下部電極３上にのみ形成されているため、その結晶方位は（０００１）に単一配向している。従って、Ｑ値の高い、共振特性の優れた圧電膜となっている。また、上部電極７はその下地に段差が存在しないため、一平面状に形成されている。従って段切れ等の問題が生じず、機械的な強度が増し、スプリアス振動が発生しにくい。

次に、本発明の実施例３の薄膜圧電共振器の製造方法について説明する。図１１乃至１６は、本発明の実施例４における薄膜圧電共振器の工程断面図である。

まず、図１１に示すように、 シリコン基板１の表面に厚さ０．１μｍのＡｌ_0.5Ｔａ_0.5からなる非晶質金属膜２、厚さ０．２５μｍのＭｏからなる下部電極３、厚さ１．３μｍのＡｌＮからなる圧電膜４、厚さ０．３μｍのタングステンからなる研磨停止層５を真空中から大気中に出さずに連続スパッタ法により形成する。このため、非晶質金属膜２の上にｂｃｃ構造で高配向の下部電極３が形成でき、さらに下部電極３の上に圧電膜４が選択エピタキシャル成長することで、下部電極３の配向性を受け継いだ高配向の圧電膜４を形成することができる。

次に、図１２に示すように、既知のリソグラフィーおよび反応性イオンエッチング（ＲＩＥ）により、まず研磨停止層５および圧電膜４のパターニングを行い、連続して既知のリソグラフィーおよびＲＩＥにより下部電極３と非晶質金属膜２のパターニングを行う。

パターニング後、図１３に示すように、化学気相成長（ＣＶＤ）法により酸化シリコンを全面に堆積させ、図１４に示すように、既知の化学的機械的研磨法（ＣＭＰ）により、研磨停止層５が露出するまで酸化シリコンの研磨を行い、平坦化することで、絶縁膜６を作成する。

そして、図１５に示すように、ＲＩＥ法により研磨停止層５の表面および絶縁層６の表面を選択エッチングによりエッチバックする。本実施例では、エッチバック法を用いているが、ＣＭＰによって平坦化することも可能である。ただし、その際には、研磨終了点に注意する必要がある。エッチバックにより、平坦になったシリコン基板１上面に、図１６に示すように、厚さ３００ｎｍのＭｏからなる上部電極７およびＡｕからなる電極パッド８をそれぞれスパッタによる成膜で積層し、パターニングを行う。

最後に、図１０に示すように、シリコン基板１の裏面からＲＩＥ法により非晶質金属膜１２に達する貫通孔１１を形成する。以上の工程により、図１０の薄膜圧電共振器が完成する。

本実施例の薄膜圧電共振器の製造方法では、実施例２と同様、下部電極３を非晶質金属膜２上に選択成長させ、圧電膜４を下部電極３上に選択成長させることで非晶質金属膜２、下部電極３、圧電膜４を連続的に形成する。従って、下地である下部電極３の高配向性を受け継いで、（０００１）方向に高い配向性を示す圧電膜４を得ることができ、薄膜圧電共振器として高い共振周波数、高い電気機械結合係数、高い品質係数（Ｑ値）を有するものを形成することが可能となる。

また、シリコン基板１上面をエッチバック後、上部電極７を形成するため、上部電極７が途中で段切れを起こすことがない。従って、薄膜圧電共振器として、機械的な強度が大きく、スプリアス振動が発生しにくいものを形成することが可能となる。

次に、本願の実施例５である薄膜圧電共振器の製造方法について説明する。図１７乃至図２０は、本発明の実施例５における薄膜圧電共振器の工程断面図である。

まず、シリコン基板１上に溝１０を形成するまでは、実施例２と同様の工程で形成する。次に、図１７に示すように、溝１０が形成されたシリコン基板１の表面に厚さ０．１μｍのＡｌ_0.5Ｔａ_0.5からなる非晶質金属膜２、厚さ０．２５μｍのＭｏからなる下部電極３、厚さ１．３μｍのＡｌＮからなる圧電膜４を真空中から大気中に出さずに連続スパッタ法により形成する。本工程は実施例２の図６の工程に対応するが、研磨停止層５を形成しない点が異なる。本工程により非晶質金属膜２の上にｂｃｃ構造で高配向の下部電極３が形成でき、さらに下部電極３の上に圧電膜４が選択エピタキシャル成長することで、下部電極３の配向性を受け継いだ高配向の圧電膜４を形成することができる。

次に、図１８に示すように、基板５０の上にスピン塗布法などにより絶縁膜５１を形成し、ハーフベーク（プリベーク）した後にシリコン基板１の上方より圧着する。

圧着後、図１９に示すように、絶縁膜５１を基板５０より剥離する。このとき絶縁膜５１は基板５０の剥離面が平坦になっている。この時点でハードベーク（ホストベーク）を行う。

ホストベーク後、図２０に示すように、絶縁膜５１の表面（前記剥離面）をＲＩＥ等の方法により選択的にエッチバックを行い、圧電膜４の表面を露出する。本実施例では、エッチバック法を用いているが、ＣＭＰによって平坦化することも可能である。ただし、その際には、研磨終了点に注意する必要がある。

エッチバック後、図９に示すように電極パッドを形成する領域の絶縁膜５１を除去する。その後、厚さ３００ｎｍのＭｏからなる上部電極７およびＡｕからなる電極パッド８をそれぞれスパッタによる成膜で積層し、パターニングを行う。最後に犠牲層１４をウェットエッチング等の方法で除去する。以上の工程により、図１の薄膜圧電共振器が完成する。

本実施例の薄膜圧電共振器の製造方法では、実施例２と同様、下地である下部電極３の高配向性を受け継いで、（０００１）方向に高い配向性を示す圧電膜４を得ることができ、薄膜圧電共振器として高い共振周波数、高い電気機械結合係数、高い品質係数（Ｑ値）を有するものを形成することが可能となる。また、薄膜圧電共振器として、機械的な強度が大きく、スプリアス振動が発生しにくいものを形成することが可能となる。

さらに、実施例２の工程と異なり、上部電極の平坦化のための絶縁膜を別基板で形成、圧着するのみで形成することが可能となるため、ＣＶＤ等による堆積工程が不要となる。従って、プロセスが一部簡便となり、安価に薄膜圧電共振器を形成することが可能となる。

次に、本願の実施例６である薄膜圧電共振器の製造方法について説明する。図２１乃至図２５は、本発明の実施例６における薄膜圧電共振器の工程断面図である。

まず、図２１に示すように、 シリコン基板１の表面に厚さ０．１μｍのＡｌ_0.5Ｔａ_0.5からなる非晶質金属膜２、厚さ０．２５μｍのＭｏからなる下部電極３、厚さ１．３μｍのＡｌＮからなる圧電膜４を真空中から大気中に出さずに連続スパッタ法により形成する。本工程は実施例４の図１１の工程に対応するが、研磨停止層５を形成しない点が異なる。本工程により非晶質金属膜２の上にｂｃｃ構造で高配向の下部電極３が形成でき、さらに下部電極３の上に圧電膜４が選択エピタキシャル成長することで、下部電極３の配向性を受け継いだ高配向の圧電膜４を形成することができる。

次に、図２２に示すように、基板５０の上にスピン塗布法などにより絶縁膜５１を形成し、ハーフベーク（プリベーク）した後にシリコン基板１の上方より圧着する。

圧着後、図２３に示すように、絶縁膜５１を基板５０より剥離する。このとき絶縁膜５１は基板５０の剥離面が平坦になっている。この時点でハードベーク（ホストベーク）を行う。

ホストベーク後、図２４に示すように、絶縁膜５１の表面（前記剥離面）をＲＩＥ等の方法により選択的にエッチバックを行い、圧電膜４の表面を露出する。本実施例では、エッチバック法を用いているが、ＣＭＰによって平坦化することも可能である。ただし、その際には、研磨終了点に注意する必要がある。

エッチバック後、図２５に示すように、厚さ３００ｎｍのＭｏからなる上部電極７およびＡｕからなる電極パッド８をそれぞれスパッタによる成膜で積層し、パターニングを行う。本工程は実施例４の図１６の工程と同様である。

最後に、図１０に示すように、シリコン基板１の裏面からＲＩＥ法により非晶質金属膜１２に達する貫通孔１１を形成する。以上の工程により、図１０の薄膜圧電共振器が完成する。

本実施例の薄膜圧電共振器の製造方法では、実施例４と同様、下地である下部電極３の高配向性を受け継いで、（０００１）方向に高い配向性を示す圧電膜４を得ることができ、薄膜圧電共振器として高い共振周波数、高い電気機械結合係数、高い品質係数（Ｑ値）を有するものを形成することが可能となる。また、薄膜圧電共振器として、機械的な強度が大きく、スプリアス振動が発生しにくいものを形成することが可能となる。

さらに、実施例４の工程と異なり、上部電極の平坦化のための絶縁膜を別基板で形成、圧着するのみで形成することが可能となるため、ＣＶＤ等による堆積工程が不要となる。従って、プロセスが一部簡便となり、安価に薄膜圧電共振器を形成することが可能となる。

次に、以上の実施例により作成された薄膜圧電共振器のアプリケーションについて、図２６、２７を用いて説明する。

薄膜圧電共振器１０１は、図２６に示すように直列ないし並列に複数個並べて梯子型フィルタ１０２を形成することにより、移動体通信機のＲＦフィルタとして利用することができる。

また、図２７に示すように、薄膜圧電共振器１０１、バリアブルキャパシタ１０４および増幅器１０５を組合せることで、移動体通信機の電圧制御発振器（Voltage Controlled Oscillator: VCO）１０３として 利用することができる。

なお、上述した各実施例は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を実施例に開示されたもののみに特定するものではない。本発明はその要旨を逸脱しない範囲で、種々変形して実施することができるものである。

本発明の実施例１の薄膜圧電共振器の断面図である。 本発明の実施例２の薄膜圧電共振器の工程断面図である。 本発明の実施例２の薄膜圧電共振器の工程断面図である。 本発明の実施例２の薄膜圧電共振器の工程断面図である。 本発明の実施例２の薄膜圧電共振器の工程断面図である。 本発明の実施例２の薄膜圧電共振器の工程断面図である。 本発明の実施例２の薄膜圧電共振器の工程断面図である。 本発明の実施例２の薄膜圧電共振器の工程断面図である。 本発明の実施例２の薄膜圧電共振器の工程断面図である。 本発明の実施例３の薄膜圧電共振器の断面図である。 本発明の実施例４の薄膜圧電共振器の工程断面図である。 本発明の実施例４の薄膜圧電共振器の工程断面図である。 本発明の実施例４の薄膜圧電共振器の工程断面図である。 本発明の実施例４の薄膜圧電共振器の工程断面図である。 本発明の実施例４の薄膜圧電共振器の工程断面図である。 本発明の実施例４の薄膜圧電共振器の工程断面図である。 本発明の実施例５の薄膜圧電共振器の工程断面図である。 本発明の実施例５の薄膜圧電共振器の工程断面図である。 本発明の実施例５の薄膜圧電共振器の工程断面図である。 本発明の実施例５の薄膜圧電共振器の工程断面図である。 本発明の実施例６の薄膜圧電共振器の工程断面図である。 本発明の実施例６の薄膜圧電共振器の工程断面図である。 本発明の実施例６の薄膜圧電共振器の工程断面図である。 本発明の実施例６の薄膜圧電共振器の工程断面図である。 本発明の実施例６の薄膜圧電共振器の工程断面図である。 本発明の実施例７である、薄膜圧電共振器をＲＦフィルタに用いたときの回路構成図である。 本発明の実施例７である、薄膜圧電共振器を電圧制御発振器に用いたときの回路構成図である。 従来の薄膜圧電共振器の断面図である。 従来の薄膜圧電共振器の工程断面図である。 従来の薄膜圧電共振器の工程断面図である。 従来の薄膜圧電共振器の工程断面図である。 従来の薄膜圧電共振器の工程断面図である。 従来の薄膜圧電共振器の工程断面図である。 従来の薄膜圧電共振器の工程断面図である。 従来の薄膜圧電共振器の工程断面図である。

符号の説明

１、１１１ … シリコン基板
２ … 非晶質金属膜
３、１１５ … 下部電極
４、１１６ … 圧電膜
５ … 研磨停止層
６、５１ … 絶縁膜
７、１１７ … 上部電極
８ … 電極パッド
９ … 酸化膜
１０、１１２ … 溝
１１ … 貫通孔
５０ … 基板
１４、１１４ … 犠牲層
１０１ … 薄膜圧電共振器
１０２ … 梯子型フィルタ
１０３ … 電圧制御発振器
１０４ … バリアブルキャパシタ
１０５ … 増幅器
１１８ … キャビティ

Claims (13)

1. 表面、裏面を貫通するように形成された貫通孔を有する基板と、
   前記貫通孔上に一平面状に形成された下部電極と、
   前記下部電極上に一平面状に形成された圧電膜と、
   前記下部電極、圧電膜側面に形成され、その表面が前記圧電膜の表面と同一平面をなす絶縁膜と、
   前記圧電膜上に形成された上部電極と
   を具備することを特徴とする薄膜圧電共振器。
2. 表面に溝が形成された基板と、
   前記溝上に一平面状に形成された下部電極と、
   前記下部電極上に一平面状に形成された圧電膜と、
   前記下部電極、圧電膜側面に形成され、その表面が前記圧電膜の表面と同一平面をなす絶縁膜と、
   前記圧電膜上に形成された上部電極と
   を具備することを特徴とする薄膜圧電共振器。
3. 基板表面に、下部電極となる第一導電膜、圧電膜をこの順に積層する工程と、
   前記第一導電膜、圧電膜をパターニングし、下部電極を形成する工程と、
   前記基板表面に絶縁膜を堆積する工程と、
   前記絶縁膜の表面が前記圧電膜の表面と同一表面を形成するよう、前記絶縁膜を平坦化する工程と、
   前記圧電膜、絶縁膜上に上部電極となる第二導電膜を積層する工程と、
   前記第二導電膜をパターニングし、上部電極を形成する工程と
   を具備することを特徴とする薄膜圧電共振器の製造方法。
4. 前記第一導電膜、圧電膜の積層工程前に、前記基板表面に非晶質金属膜を形成する工程をさらに具備することを特徴とする請求項３に記載の薄膜圧電共振器の製造方法。
5. 前記第一導電膜、圧電膜の積層工程の後、エッチングストッパ層を形成する工程と、
   前記絶縁膜を平坦化する工程の後、前記エッチングストッパ層を除去する工程と
   をさらに具備することを特徴とする請求項３に記載の薄膜圧電共振器の製造方法。
6. 前記基板裏面をエッチングし、少なくとも下部電極、上部電極が積層されている前記基板の領域に貫通孔を設ける工程をさらに具備することを特徴とする請求項３乃至５に記載の薄膜圧電共振器の製造方法。
7. 基板表面に溝を形成する工程と、
   前記基板表面に、下部電極となる第一導電膜、圧電膜をこの順に積層する工程と、
   前記第一導電膜、圧電膜をパターニングし、前記溝の上部に下部電極を形成する工程と、
   前記基板表面に絶縁膜を堆積する工程と、
   前記絶縁膜の表面が前記圧電膜の表面と同一表面を形成するよう、前記絶縁膜を平坦化する工程と、
   前記圧電膜、絶縁膜上に上部電極となる第二導電膜を積層する工程と、
   前記第二導電膜をパターニングし、上部電極を形成する工程と
   を具備することを特徴とする薄膜圧電共振器の製造方法。
8. 前記第一導電膜、圧電膜の積層工程前に、前記基板表面に非晶質金属膜を形成する工程をさらに具備することを特徴とする請求項７に記載の薄膜圧電共振器の製造方法。
9. 前記第一導電膜、圧電膜の積層工程の後、エッチングストッパ層を形成する工程と、
   前記絶縁膜を平坦化する工程の後、前記エッチングストッパ層を除去する工程と
   をさらに具備することを特徴とする請求項７に記載の薄膜圧電共振器の製造方法。
10. 第一の基板表面に、下部電極となる第一導電膜、圧電膜をこの順に積層する工程と、
    前記第一導電膜、圧電膜をパターニングし、下部電極を形成する工程と、
    第二の基板上に絶縁膜を堆積し、前記絶縁膜表面を前記第一の基板表面に圧着する工程と、
    前記第二の基板と前記絶縁膜とを剥離する工程と、
    前記絶縁膜の表面が前記圧電膜の表面と同一表面を形成するよう、前記絶縁膜を平坦化する工程と、
    前記圧電膜、絶縁膜上に上部電極となる第二導電膜を積層する工程と、
    前記第二導電膜をパターニングし、上部電極を形成する工程と
    を具備することを特徴とする薄膜圧電共振器の製造方法。
11. 前記第一導電膜、圧電膜の積層工程前に、前記基板表面に非晶質金属膜を形成する工程をさらに具備することを特徴とする請求項１０に記載の薄膜圧電共振器の製造方法。
12. 第一の基板表面に溝を形成する工程と、
    前記第一の基板表面に、下部電極となる第一導電膜、圧電膜をこの順に積層する工程と、
    前記第一導電膜、圧電膜をパターニングし、前記溝の上部に下部電極を形成する工程と、
    第二の基板上に絶縁膜を堆積し、前記絶縁膜表面を前記第一の基板表面に圧着する工程と、
    前記第二の基板と前記絶縁膜とを剥離する工程と、
    前記絶縁膜の表面が前記圧電膜の表面と同一表面を形成するよう、前記絶縁膜を平坦化する工程と、
    前記圧電膜、絶縁膜上に上部電極となる第二導電膜を積層する工程と、
    前記第二導電膜をパターニングし、上部電極を形成する工程と
    を具備することを特徴とする薄膜圧電共振器の製造方法。
13. 前記第一導電膜、圧電膜の積層工程前に、前記基板表面に非晶質金属膜を形成する工程をさらに具備することを特徴とする請求項１２に記載の薄膜圧電共振器の製造方法。
    
    
    
    

Images