JP2005293659A - メモリ装置とリファレンス電流設定方法 - Google Patents
メモリ装置とリファレンス電流設定方法 Download PDFInfo
- Publication number
- JP2005293659A JP2005293659A JP2004103824A JP2004103824A JP2005293659A JP 2005293659 A JP2005293659 A JP 2005293659A JP 2004103824 A JP2004103824 A JP 2004103824A JP 2004103824 A JP2004103824 A JP 2004103824A JP 2005293659 A JP2005293659 A JP 2005293659A
- Authority
- JP
- Japan
- Prior art keywords
- reference current
- trimming code
- code
- read
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】 トリミングコードに基づいてデータを正確に読み出すことができる適切なリファレンス電流の設定を可能とし、良品を不良品として判定することが無いメモリ装置とリファレンス電流設定方法を提供する。
【解決手段】 コンピュータに内装されるメモリ装置であって、トリミングコードに基づいてメモリ装置のデータを読みだすためのリファレンス電流を設定するリファレンス電流設定部に設定するトリミングコードとして、データを「1」として読み出すのに有利な側のリファレンス電流の最小値に対応するコードは全てが「0」で構成され、データを「0」として読み出すのに有利な側のリファレンス電流の最大値に対応するコードは全てが「1」で構成される。デフォルトのトリミングコードでリファレンス電流を生成して適切なトリミングコードを読み出したときに読み出しの誤りが生じても、適切なリファレンス電流に設定できる。
【選択図】 図3
【解決手段】 コンピュータに内装されるメモリ装置であって、トリミングコードに基づいてメモリ装置のデータを読みだすためのリファレンス電流を設定するリファレンス電流設定部に設定するトリミングコードとして、データを「1」として読み出すのに有利な側のリファレンス電流の最小値に対応するコードは全てが「0」で構成され、データを「0」として読み出すのに有利な側のリファレンス電流の最大値に対応するコードは全てが「1」で構成される。デフォルトのトリミングコードでリファレンス電流を生成して適切なトリミングコードを読み出したときに読み出しの誤りが生じても、適切なリファレンス電流に設定できる。
【選択図】 図3
Description
本発明はメモリ装置のメモリセルに書き込まれたデータを読み出すセンスアンプで参照されるリファレンス電流を設定するリファレンス電流設定部を備えるメモリ装置とそのリファレンス電流設定方法に関するものである。
フラッシュメモリ等の不揮発性メモリセルで構成されるメモリ装置では、個々のメモリセルに書き込まれたデータを読み出すためにセンスアンプが用いられている。センスアンプはメモリセルから読み出した電流をリファレンス電流と比較することで当該メモリセルにデータが書き込まれているか否かを判定する。例えば、読み出したセル電流がリファレンス電流よりも大きい場合に、当該メモリセルにデータが書き込まれていたとして「1」が読み出され、小さい場合にデータが書き込まれていないとして「0」が読み出される。したがって、リファレンス電流を適切に設定しないとデータを正確に読み出すことができない。特許文献1では、本来使用するメモリセルに対して参照用のメモリセルを設けておき、この参照用のメモリセルに対してリファレンス電流を用いて読み出しを行った結果に基づいてリファレンス電流の値を制御する技術が開示されている。
特開2000−132986号公報
このようなメモリ装置(以下、フラッシュメモリと称する)がコンピュータに組み込まれていた場合には、コンピュータの電源投入時やリセット時等において当該コンピュータを通常動作可能な状態に設定するために、いわゆるリセットシーケンスと称する動作、例えばROMに格納されている初期用プログラム等を読み出しに行く動作を行うのと同時に、センスアンプのリファレンス電流を適正な値に設定する動作が行われる。このリファレンス電流を設定するために個々のコンピュータのメモリ装置にはリファレンス電流設定部が設けられており、このリファレンス電流設定部にトリミングコードを設定することで対応するリファレンス電流を生成してセンスアンプに設定することが行われる。この場合、個々のコンピュータにおける製造ばらつきや電源バラツキ等によって同じトリミングコードでも生成されるリファレンス電流の値にばらつきが生じるため、コンピュータの出荷前に個々のコンピュータでのフラッシュメモリでの読み出しモニタ試験によって適切なリファレンス電流を生成すべく、対応する適切なトリミングコードをフラッシュメモリに書き込んでいる。
したがって、コンピュータのリセットシーケンス時にフラッシュメモリに書き込まれている適切なトリミングコードを読み出してリファレンス電流設定部に設定すればよいが、リセットシーケンス時にはリファレンス電流が生成されていないため直接フラッシュメモリに対するデータの読み出しを行うことができない。そのため、図4にフローチャートを示すように、最初にROMにアクセスしてデフォルトのトリミングコードを読み出し(S101)、このデフォルトのトリミングコードをリファレンス電流設定部にセットし、リファレンス電流設定部はこのセットされたデフォルトのトリミングコードに基づいてデフォルトのリファレンス電流を生成し、センスアンプに供給する(S102)。そして、このデフォルトのリファレンス電流によりフラッシュメモリの所定のアドレスに予め書き込まれている当該コンピュータに適切なトリミングコードを読み出し(S103)、読み出した適切なトリミングコードを改めてリファレンス電流設定部に置き換えて設定し、リファレンス電流設定部ではこの置き替えた適切なトリミングコードに基づいてリファレンス電流を設定する(S104)。以降はこの設定されたリファレンス電流によりセンスアンプでのデータの読み出しを行うことになる。
図5は従来におけるトリミングコードのコード配列とリファレンス電流との関係を示す図である。ここで、メモリセルに対して適切な読み出しを可能とするリファレンス電流の範囲として、コンピュータのリセットシーケンス時は2MHz程度の比較的に低い周波数速度でメモリセルに対する読み出しを行うため、センスアンプでの読み出し時におけるリファレンス電流の冗長度は高く、読み出し可能なリファレンス電流の領域はS1となる。一方、コンピュータが起動された後の通常動作時には66MHz以上の高い周波数速度で読み出しを行うため、センスアンプでの読み出し時におけるリファレンス電流の冗長度は低く、読み出し可能なリファレンス電流の領域はS2となる。
また、ここではトリミングコードは図2に後述する実施例1のコード配列と比較しても示すように、3ビットのコードの配列として設定されており、各トリミングコードのそれぞれに対応したリファレンス電流が設定されている。ここで、最小のコード値「000」のトリミングコードをデフォルトに設定し、これを基準にして2の補数のプラス方向に「100」までリファレンス電流を増大させ、逆に2の補数のマイナス方向に「101」までリファレンス電流を減少させる配設としている。また、実際には、個々のコンピュータでの前述したようなばらつきにより、トミリングコードとリファレンス電流の関係にばらつきが生じる。例えば、Aコンピュータではリファレンス電流特性IAとなり、Bコンピュータではリファレンス電流特性IBとなり、Cコンピュータではリファレンス電流特性ICとなる。
このようなコード配列のトリミングコードに基づいて前述のようにリファレンス電流を設定すると、Bコンピュータではデフォルトのトリミングコード「000」に対応するデフォルトのリファレンス電流IB0が領域S2に入っているので、このリファレンス電流を用いてフラッシュメモリに書き込んである適切なトリミングコードを読み出せば、そのトリミングコードは「000」であり、これを適切なトリミングコードとしてリファレンス電流設定部に設定することで、フラッシュメモリからデータを正確に読み出すことが可能なリファレンス電流を設定することができる。すなわち、このリファレンス電流は領域S2に入っているので、コンピュータの通常動作においてもデータを正確に読み出すことが可能である。
一方、Aコンピュータでは、デフォルトのトリミングコード「000」ではリファレンス電流IA0が領域S1,S2よりも低電流であり、Cコンピュータでは同じデフォルトのトリミングコード「000」ではリファレンス電流IC0が領域S1よりも高電流である。これらのコンピュータではそれぞれトリミングコード「011」,「101」に設定されれば領域S2に入ることになり、コンピュータの通常動作時おいてフラッシュメモリから正確なデータを読み出すことが可能である。そのため、フラッシュメモリには適切なトリミングコードとしてこれらのトリミングコードが書き込まれているはずである。
ところが、Aコンピュータでは、デフォルトのトリミングコードで設定されるリファレンス電流IA0は領域S2よりも低過ぎるため、フラッシュメモリに書き込まれた適切なトリミングコードを正確に読み出すことができず、当該トリミングコードを構成している3ビットをそれぞれ「1」として読み出してしまうことになり、結局、適切なトリミングコードを「111」と誤って読み出してしまう。そのため、この誤って読み出したトリミングコード「111」をリファレンス電流設定部に設定し、同図に矢印A11で示すようにセンスアンプにリファレンス電流IA01を設定してしまうことになる。逆にCコンピュータの場合には、リファレンス電流IC0が領域S1よりも高過ぎるため、フラッシュメモリに書き込まれた適切なトリミングコードを正確に読み出すことができず、当該トリミングコード構成している3ビットをそれぞれ「0」として読み出してしまい、トリミングコードを「000」として読み出すことになり、読み出したトリミングコード「000」(デフォルトのトリミングコードと同じ)をリファレンス電流設定部に設定して同図に矢印C11で示すようにセンスアンプにリファレンス電流IC01(=IC0)を設定してしまう。
この結果、AコンピュータとCコンピュータとでは、設定されるリファレンス電流IA01,IC01は領域S1はもとより領域S2にも入らない状態となり、フラッシュメモリからデータを正確に読み出すことは困難になる。これにより、実際には前述のようにAコンピュータではトリミングコードを「011」にすれば領域S2に入ることになり、Cコンピュータではトリミングコードを「101」にすれば領域S2に入ることになってそれぞれ正確な読み出しが可能であるのにも関わらず、これらのコンピュータは不良品として判定されてしまうことになる。
本発明の目的は、トリミングコードに基づいてデータを正確に読み出すことができる適切なリファレンス電流の設定を可能とし、良品を不良品として判定することが無いメモリ装置とリファレンス電流設定方法を提供するものである。
本発明は、コンピュータに内装されるメモリ装置であって、トリミングコードに基づいてメモリ装置のデータを読みだすためのリファレンス電流を設定するリファレンス電流設定部を備えており、当該トリミングコードは、データを「1」として読み出すのに有利な側のリファレンス電流の限界値、例えば最小電流値に対応するコードは全てが「0」で構成され、データを「0」として読み出すのに有利な側のリファレンス電流の限界値、例えば最大電流値に対応するコードは全てが「1」で構成されている。ここで、コード配列の中央若しくはその近傍のトリミングコードをデフォルトのトリミングコードとして設定する。
また、本発明のメモリ装置は、デフォルトのトリミングコードを格納する第1のメモリ手段と、コンピュータのリセットシーケンス時に第1のメモリ手段からデフォルトのトリミングコードを読み出す手段と、読み出したデフォルトのトリミングコードをリファレンス電流設定部に設定する手段と、当該コンピュータにおける適切なリファレンス電流を設定するための適切なトリミングコードを格納する第2のメモリ手段と、デフォルトのトリミングコードに基づいてリファレンス電流設定部で設定されたリファレンス電流により適切なトリミングコードを第2のメモリ手段から読み出す手段と、読み出した適切なトリミングコードをリファレンス電流設定部に置き換え設定する手段とを備える。第1のメモリ手段はリセットシーケンス時に自動的にデフォルト値が設定されるレジスタであってもよい。
本発明のリファレンス電流設定方法は、コンピュータに内装されるメモリ装置からデータを読み出すためのリファレンス電流を設定する方法であって、当該コンピュータのリセットシーケンス時に第1のメモリ手段に格納されているデフォルトのトリミングコードを読み出してリファレンス電流設定部に設定する工程と、設定されたトリミングコードに基づいて設定されるデフォルトのリファレンス電流により第2のメモリ手段に格納されている当該コンピュータに適切なトリミングコードを読み出して前記リファレンス電流設定部に置き換え設定する工程とを含み、各トリミングコードは、データを「1」として読み出すのに有利な側のリファレンス電流の限界値、例えば最小電流値に対応するコードは全てが「0」で構成され、データを「0」として読み出すのに有利な側のリファレンス電流の限界値、例えば最大電流値に対応するコードは全てが「1」で構成されている。
本発明のメモリ装置及びリファレンス電流設定方法によれば、リファレンス電流に対するトリミングコードがリファレンス電流値の一方の限界値のコードが全て「0」で構成され、他方の限界値のコードが全て「1」で構成されているので、デフォルトのトリミングコードに基づいて適切なトリミングコードを正確に読み出すことができない状況においても、コンピュータの通常動作においてメモリ装置からデータを正確に読み出すことが可能になり、良品を不良品として判定するようなことを未然に回避することが可能になる。
次に、本発明の実施例1について図面を参照して説明する。図1は本発明のコンピュータのフラッシュメモリを含む主要部のブロック構成図である。所定の演算処理を行うCPU1と、不揮発性メモリセルで構成されるフラッシュメモリ2と、コンピュータのリセットシーケンス時に当該コンピュータの起動に必要なデータや起動用プログラムを格納しているROM3とを備えている。前記フラッシュメモリ2には、当該フラッシュメモリを構成しているメモリセルアレイ21に書き込まれているデータを読み出すためのセンスアンプ22と、このセンスアンプ22でのデータの読み出しを行う際に必要なリファレンス電流を設定するためのリファレンス電流設定部23を備えている。そして、前記リファレンス電流設定部23においてリファレンス電流を設定するために、ROM3内にはデフォルトのトリミングコードTCxが書き込まれており、また前記フラッシュメモリ2のメモリセルアレイ21内には当該フラッシュメモリ2でのデータ読み出しに適切なリファレンス電流に対応した適切なトリミングコードTCcが書き込まれている。さらに、前記リファレンス電流設定部23には前記ROM3或いはフラッシュメモリ2のメモリセルアレイ21から読み出されたデフォルト又は適切なトリミングコードTCx,TCcを格納するレジスタ231を備え、リファレンス電流設定部23はこのレジスタ231に設定されたトリミングコードに基づいてリファレンス電流を生成して前記センスアンプ22に設定するように構成されている。なお、リファレンス電流設定部23においてトリミングコードに基づいてリファレンス電流を生成するための構成、作用については説明は省略する。
前記ROM3に書き込まれるデフォルトのトリミングコードは、図2に示すリファレンス電流とトリミングコードのコード配列の相関に基づいて設定される。なお、図2は比較のために従来のトリミングコード配設を併せて示している。図2に示すように、実施例1ではデフォルトのトリミングコードを「011」とし、これを挟んでデータを「0」と読み出すのに有利な側の限界値であるリファレンス電流の最小電流に対応するコードを全ビットが「0」の「000」とし、反対にデータを「1」と読み出すのに有利な側の限界値であるリファレンス電流の最大電流に対応するコードを全ビットが「1」の「111」とする。すなわち、これらコード「000」から「111」の間は、単純に2進数が増加するコード、すなわち「001」,「010」,「011」,「100」,「101」,「110」と設定しているものである。
また、図3には従来技術で説明した図5と同様に、前記コード配列をリファレンス電流に対応させた相関特性を示しており、ここではA,B,Cの各コンピュータにおける製造ばらつき、電源(VDD)ばらつき等によってリファレンス電流とトリミングコードの相関が異なるため、各コンピュータではそれぞれ出荷前のモニタ試験により適切なリファレンス電流特性IA,IB,ICに設定した場合を示している。なお、図3において、領域S1はコンピュータのリセットシーケンス時にフラッシュメモリ2からデータを正確に読み出すことが可能なリファレンス電流の領域であり、領域S2はリセットシーケンス時よりも高速でCPU1が動作する通常動作時においてフラッシュメモリ2からデータを正確に読み出すことが可能なリファレンス電流の領域であることは図5の場合と同じである。
このコンピュータにおけるリセットシーケンス時のリファレンス電流の設定方法は、図4で説明した従来方法と基本的には同じであるので、図4のフローチャートを再度参照すると次の通りである。コンピュータの電源投入時あるいはリセット時におけるリセットシーケンス時には、CPU1はROM3内の起動用プログラムを読み出して起動を開始すると同時に、リファレンス電流を設定すべくROM3内のデフォルトのトリミングコードTCxを読み出す(S101)。次いで、読み出したデフォルトのトリミングコードTCxをリファレンス電流設定部23のレジスタ231に設定すると、リファレンス電流設定部23はレジスタ231に設定されたデフォルトのトリミングコードTCxに対応してデフォルトのリファレンス電流を生成し、センスアンプ22に設定する(S102)。センスアンプ22は設定されたデフォルトのリファレンス電流によりメモリセルアレイ21の所定のアドレスに既に書き込まれている当該コンピュータに適切なトリミングコードTCcを読み出す(S103)。そして、CPU1は読み出した適切なトリミングコードTCcを先に設定しているデフォルトのトリミングコードTCxに置き換えてリファレンス電流設定部23のレジスタ231に設定する。これによりリファレンス電流設定部23はこの適切なトリミングコードTCcに基づいてリファレンス電流を生成し、生成したリファレンス電流をセンスアンプのリファレンス電流として設定する(S104)。これにより、以降は新たに設定されたリファレンス電流に基づいてセンスアンプ22がメモリセルアレイ21からのデータの読み出しを行う。
このように、図3に示したトリミングコードのコード配列とリファレンス電流の相関に基づいて、図4に示したフローに従ってリファレンス電流を設定する場合、最初にデフォルトのトリミングコードTCxに基づいてリファレンス電流設定部23で設定されるデフォルトのリファレンス電流は、図3に示すようにA〜Cの各コンピュータにおいてはそれぞれIA0,IB0,IC0のリファレンス電流になる。Bコンピュータではデフォルトのリファレンス電流IB0は領域S1に入っているのでフラッシュメモリから適切なトリミングコードとして「011」を正確に読み出すことができ、この適切なトリミングコードをリファレンス電流設定部23に設定し直すことで、領域S2に入る適切なリファレンス電流IB1(=IB0)を設定することができ、以降はBコンピュータの通常動作においてもフラッシュメモリ2から正確にデータを読み出すことが可能になる。
一方、AコンピュータとCコンピュータにおいて、図5に示した従来のトリミングコードのコード配列とリファレンス電流との相関では適切なリファレンス電流が設定できず、正確なデータの読み出しが困難であったことは前述した通りである。実施例1においても、Aコンピュータの場合には、デフォルトのトリミングコードによるデフォルトのリファレンス電流IA0が領域S2よりも低過ぎており、したがってこのデフォルトのリファレンス電流IA0で読み出した適切なトリミングコードの3ビットについては正確な読み出しができず、各ビットをそれぞれ「1」として読み出してしまい、結果として「111」を読み出してしまうことは従来と同じである。しかしながら、実施例1では、この読み出したトリミングコード「111」をリファレンス電流設定部23に設定すると、図3に矢印A1で示すように、当該トリミングコード「111」に基づいてリファレンス電流設定部23で生成されるリファレンス電流はIA1となり、デフォルトのリファレンス電流IA0よりも高電流となり、領域S2に入ることになる。したがって、Aコンピュータの通常動作においてもデータを正確に読み出すことが可能になる。
また、Cコンピュータの場合には、デフォルトのトリミングコードによるリファレンス電流IC0が領域S1よりも高過ぎており、したがってこのデフォルトのリファレンス電流IC0で読み出した適切なトリミングコードの3ビットについては正確な読み出しができず、各ビットをそれぞれ「0」として読み出してしまい、結果として「000」を読み出してしまうことは従来と同じである。しかしながら、実施例1では、この読み出した適切なトリミングコード「000」をリファレンス電流設定部23に設定すると、図3に矢印C1で示すように、当該トリミングコード「000」に基づいてリファレンス電流設定部23で生成されるリファレンス電流はIC1となり、デフォルトのリファレンス電流よりも低電流となり、領域S2に入ることになる。したがって、Cコンピュータの通常動作においてもデータを正確に読み出すことが可能になる。
以上のように、実施例1では、リファレンス電流に対するトリミングコードのコード配列を図2に示したようにデフォルトのトリミングコード「011」を中心にリファレンス電流の最小電流に対応するコード値を「000」とし、最大電流値に対応するコード値を「111」としていることにより、従来において適切なリファレンス電流の設定が可能なBコンピュータはもとより、従来では適切なリファレンス電流の設定が困難であったAコンピュータ及びCコンピュータについても、コンピュータの通常動作においてフラッシュメモリのデータを正確に読み出すことが可能になり、良品を不良品として判定するようなことを未然に回避することが可能になる。
ここで、前記実施例1におけるトリミングコードは3ビットの例であるが、リファレンス電流をより高い精度で設定することが要求される場合には4ビット以上のコードとして設定することも可能である。この場合にはトリミングコードはリファレンス電流の最小電流値に対応するコードを「0000」にし、反対にリファレンス電流の最大電流値に対応するコードを「1111」にしたコード配列にすればよい。また、データ電流がリファレンス電流よりも大きいときに「0」を読み出し、小さいときに「1」を読み出すメモリ装置の場合には、トリミングコードのコード配列とリファレンス電流との相関が実施例1とは逆の関係になり、最小電流値に対応するコード値が「111」若しくは「1111」となり、最大電流値に対応するコード値が「000」若しくは「0000」となることは言うまでもない。
また、前記実施例1ではデフォルトのトリミングコードをROMに格納している例について説明したが、このROMに代えて、コンピュータのリセットシーケンス時に自動的にデフォルトのトリミングコードが設定されるレジスタを利用してもよい。例えば、コンピュータのリセットシーケンス時に、実施例1のリファレンス電流設定部のレジスタに自動的にデフォルトのトリミングコードが設定されるように構成しておけば、フラッシュメモリに対するトリミングコードの読み出しを迅速に行うことができるようになり、処理の高速化が可能になる。
なお、前記実施例1では本発明をフラッシュメモリにおけるデータ読み出しの例について説明したが、DRAMとフラッシュメモリが混在しているデバイスにおいてDRAM用のトリミングコードをフラッシュメモリに格納しておくような場合に適用することも可能である。
1 CPU
2 フラッシメモリ
3 ROM
21 メモリセルアレイ
22 センスアンプ
23 リファレンス電流設定部
231 レジスタ
2 フラッシメモリ
3 ROM
21 メモリセルアレイ
22 センスアンプ
23 リファレンス電流設定部
231 レジスタ
Claims (7)
- コンピュータに内装されるメモリ装置であって、トリミングコードに基づいて当該メモリ装置のデータを読みだすためのリファレンス電流を設定するリファレンス電流設定部を備え、前記トリミングコードは、データを「1」として読み出すのに有利な側のリファレンス電流の限界値のコードは全てが「0」で構成され、データを「0」として読み出すのに有利な側のリファレンス電流の限界値のコードは全てが「1」で構成されていることを特徴とするメモリ装置。
- 前記データ電流がリファレンス電流よりも大きいときに「1」を、小さいときに「0」を読み出すように構成されているときに、前記トリミングコードはリファレンス電流の最小電流値に対応するコードが全て「0」で構成され、前記リファレンス電流の最大電流値に対応するコードが全て「1」で構成されていることを特徴とする請求項1に記載のメモリ装置。
- 前記コード配列の中央若しくはその近傍のトリミングコードをデフォルトのトリミングコードとして設定していることを特徴とする請求項1又は2に記載のメモリ装置。
- 前記デフォルトのトリミングコードを格納する第1のメモリ手段と、コンピュータのリセットシーケンス時に前記第1のメモリ手段から前記デフォルトのトリミングコードを読み出す手段と、読み出した前記デフォルトのトリミングコードを前記リファレンス電流設定部に設定する手段と、当該コンピュータにおける適切なリファレンス電流を設定するための適切なトリミングコードを格納する第2のメモリ手段と、前記デフォルトのトリミングコードに基づいて前記リファレンス電流設定部で設定されたリファレンス電流により前記適切なトリミングコードを前記第2のメモリ手段から読み出す手段と、読み出した適切なトリミングコードを前記リファレンス電流設定部に置き換え設定する手段とを備えることを特徴とする請求項2に記載のメモリ装置。
- 前記第1のメモリ手段はコンピュータのリセットシーケンス時に読み出し可能なROMであり、前記第2のメモリ手段はリファレンス電流を参照してデータの読み出しを行う不揮発性メモリであることを特徴とする請求項4に記載のメモリ装置。
- 前記第1のメモリ手段はコンピュータのリセットシーケンス時に自動的にデフォルトのトリミングコードが設定されるレジスタであり、前記第2のメモリ手段はリファレンス電流を参照してデータの読み出しを行う不揮発性メモリであることを特徴とする請求項4に記載のメモリ装置。
- コンピュータに内装されるメモリ装置からデータを読み出すためのリファレンス電流を設定する方法であって、当該コンピュータのリセットシーケンス時に第1のメモリ手段に格納されているデフォルトのトリミングコードを読み出してリファレンス電流設定部に設定する工程と、設定されたトリミングコードに基づいて設定されるデフォルトのリファレンス電流により第2のメモリ手段に格納されている当該コンピュータに適切なトリミングコードを読み出して前記リファレンス電流設定部に置き換え設定する工程とを含み、前記トリミングコードは、データを「1」として読み出すのに有利な側のリファレンス電流の限界値のコードは全てが「0」で構成され、データを「0」として読み出すのに有利な側のリファレンス電流の限界値のコードは全てが「1」で構成されていることを特徴とするリファレンス電流設定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103824A JP2005293659A (ja) | 2004-03-31 | 2004-03-31 | メモリ装置とリファレンス電流設定方法 |
US11/094,104 US7123514B2 (en) | 2004-03-31 | 2005-03-31 | Memory device for improved reference current configuration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103824A JP2005293659A (ja) | 2004-03-31 | 2004-03-31 | メモリ装置とリファレンス電流設定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005293659A true JP2005293659A (ja) | 2005-10-20 |
Family
ID=35054104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004103824A Pending JP2005293659A (ja) | 2004-03-31 | 2004-03-31 | メモリ装置とリファレンス電流設定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7123514B2 (ja) |
JP (1) | JP2005293659A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164865A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2007294039A (ja) * | 2006-04-26 | 2007-11-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2019135742A (ja) * | 2018-02-05 | 2019-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI302311B (en) * | 2006-06-09 | 2008-10-21 | Innolux Display Corp | Dynamic random access memory |
JP5013074B2 (ja) * | 2007-03-28 | 2012-08-29 | ミツミ電機株式会社 | 半導体集積回路装置 |
US7599220B2 (en) * | 2007-05-25 | 2009-10-06 | Macronix International Co., Ltd. | Charge trapping memory and accessing method thereof |
US7593265B2 (en) * | 2007-12-28 | 2009-09-22 | Sandisk Corporation | Low noise sense amplifier array and method for nonvolatile memory |
US7957197B2 (en) * | 2008-05-28 | 2011-06-07 | Sandisk Corporation | Nonvolatile memory with a current sense amplifier having a precharge circuit and a transfer gate coupled to a sense node |
US7813166B2 (en) * | 2008-06-30 | 2010-10-12 | Qualcomm Incorporated | Controlled value reference signal of resistance based memory circuit |
CN101635173B (zh) * | 2008-07-21 | 2012-10-03 | 上海华虹Nec电子有限公司 | 非挥发存储器的自校准方法和电路及非挥发存储器电路 |
US8345483B2 (en) * | 2011-01-21 | 2013-01-01 | Spansion Llc | System and method for addressing threshold voltage shifts of memory cells in an electronic product |
US8705293B2 (en) | 2011-10-20 | 2014-04-22 | Sandisk Technologies Inc. | Compact sense amplifier for non-volatile memory suitable for quick pass write |
US8630120B2 (en) | 2011-10-20 | 2014-01-14 | Sandisk Technologies Inc. | Compact sense amplifier for non-volatile memory |
US8971141B2 (en) | 2012-06-28 | 2015-03-03 | Sandisk Technologies Inc. | Compact high speed sense amplifier for non-volatile memory and hybrid lockout |
US9293195B2 (en) | 2012-06-28 | 2016-03-22 | Sandisk Technologies Inc. | Compact high speed sense amplifier for non-volatile memory |
US20140003176A1 (en) | 2012-06-28 | 2014-01-02 | Man Lung Mui | Compact High Speed Sense Amplifier for Non-Volatile Memory with Reduced layout Area and Power Consumption |
US9257182B2 (en) | 2012-12-21 | 2016-02-09 | Micron Technology, Inc. | Memory devices and their operation having trim registers associated with access operation commands |
US9208895B1 (en) | 2014-08-14 | 2015-12-08 | Sandisk Technologies Inc. | Cell current control through power supply |
US9349468B2 (en) | 2014-08-25 | 2016-05-24 | SanDisk Technologies, Inc. | Operational amplifier methods for charging of sense amplifier internal nodes |
US9218889B1 (en) | 2014-09-05 | 2015-12-22 | Freescale Semiconductor, Inc. | Multibit sense amplifier calibration |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7023729B2 (en) * | 1997-01-31 | 2006-04-04 | Renesas Technology Corp. | Microcomputer and microprocessor having flash memory operable from single external power supply |
JP3561639B2 (ja) | 1998-10-29 | 2004-09-02 | 三洋電機株式会社 | 1チップマイクロコンピュータ |
JP2002318265A (ja) * | 2001-04-24 | 2002-10-31 | Hitachi Ltd | 半導体集積回路及び半導体集積回路のテスト方法 |
JP3972091B2 (ja) * | 2001-10-18 | 2007-09-05 | 株式会社ルネサステクノロジ | 変調用半導体集積回路 |
-
2004
- 2004-03-31 JP JP2004103824A patent/JP2005293659A/ja active Pending
-
2005
- 2005-03-31 US US11/094,104 patent/US7123514B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164865A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2007294039A (ja) * | 2006-04-26 | 2007-11-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2019135742A (ja) * | 2018-02-05 | 2019-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050219905A1 (en) | 2005-10-06 |
US7123514B2 (en) | 2006-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005293659A (ja) | メモリ装置とリファレンス電流設定方法 | |
US7433247B2 (en) | Method and circuit for reading fuse cells in a nonvolatile memory during power-up | |
KR101890820B1 (ko) | 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법 | |
EP2284551A1 (en) | Method and device for correcting and obtaining reference voltage | |
US20060140027A1 (en) | Semiconductor memory device and method of operating the same | |
JP2004118407A (ja) | 不揮発性半導体記憶装置 | |
US20090167377A1 (en) | Semiconductor storage device and resetting method for a semiconductor storage device | |
JP4464454B1 (ja) | 半導体装置及び半導体装置におけるベリファイ方法 | |
TWI435217B (zh) | 可程式化記憶體及其寫入和讀取方法 | |
US20080195893A1 (en) | A repairable semiconductor memory device and method of repairing the same | |
JP2008108326A (ja) | 記憶装置およびその自己テスト方法 | |
JP4408696B2 (ja) | 不揮発性半導体記憶装置 | |
JP2007179697A (ja) | 半導体集積回路およびその検査方法 | |
JP3106947B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008251154A (ja) | 不揮発性半導体記憶装置 | |
JP2002244932A (ja) | 制御装置 | |
JP4543317B2 (ja) | 不揮発性メモリのデータ制御方法 | |
US7389445B2 (en) | Circuit for detecting abnormal operation of memory and integrated circuit and method for detecting abnormal operation | |
JP2010020819A (ja) | 不揮発性記憶装置の制御方法、および不揮発性記憶装置 | |
JP2006285913A (ja) | メモリチェック装置及び画像形成装置 | |
US11809273B2 (en) | Method for detecting flash memory module and associated system on chip | |
CN102568600A (zh) | 测试半导体器件的方法和*** | |
JP7382151B2 (ja) | 半導体装置及びそのテスト方法 | |
JP2006140241A (ja) | 半導体集積回路装置 | |
JP2000276366A (ja) | データ処理装置、そのデータ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |