JP2005251917A - 熱電変換素子 - Google Patents

Abstract

【課題】 従来の熱電変換素子よりも、高性能である熱電変換素子を提供する。
【解決手段】 熱電変換素子１を、金属層１０、半導体層１１、金属層１０が順に接合され、金属層１０と半導体層１１との接合界面で形成されるショットキー障壁の大きさが０〜０．４ｅＶである構造とする。そして、半導体層１１の厚さを、１０〜１００ｎｍとする。これにより、熱電変換素子１の性能を、半導体超格子からなる熱電変換素子であって、エネルギー障壁の大きさが０〜０．４ｅＶである熱電変換素子よりも高くすることができる。
【選択図】 図１

Description

本発明は、電子冷却素子や熱電発電素子として用いられる熱電変換素子に関するものである。

従来、電子冷却素子や熱電発電素子として用いられる熱電変換素子（熱電素子）として、真空中で２つの導電性材料（電極）を対向させた構造のもの（例えば、特許文献１参照）や、Ｓｉ／ＳｉＧｅＣ等の半導体超格子により構成されたものがある（例えば、特許文献２参照）。

熱電変換素子が電子冷却素子として用いられる場合を例として説明すると、前者では、２つの電極に電位差が与えられると、一方の電極から他方の電極へ界面の障壁を越え得るエネルギーを持った電子が移動することで、一方の電極から他方の電極へ熱が移動する。この熱の移動を利用して、冷却が行われる。

熱電変換素子が電子冷却素子として用いられる場合、一般に、熱電変換素子自身が必要とする仕事量（入力された電力量）に対するクーリングパワー（熱源から熱を奪える能力、冷却能力とも言う）が高いこと、すなわち、高効率であることが要求される。また、熱電変換素子が熱電発電素子として用いられる場合では、一般に、ある温度差に対して、どれだけの起電力がでるかというゼーベック係数（成績係数）が高いこと、すなわち、高効率であることが要求される。

この高効率を実現するためには、（１）冷却の場合、２つの電極間に印加する電圧が小さいこと、（２）２つの電極間をナノメートルスケール（ナノギャップ）とすることが必要である。

特に、印加電圧を小さくするためには、電子を放出しやすい材料、すなわち、仕事関数が小さな材料を用いることが必要となる。具体的に要求される仕事関数の大きさは、２枚の電極間が完全な真空状態であれば、０．７ｅＶ以下であるが、そうでない場合や、２つの電極間に配置されるスペーサの熱伝導率等を考慮すると、仕事関数は０．４ｅＶ以下であると考えられる。

しかし、仕事関数が０．４ｅＶ以下の電極材料は世の中に存在しない。また、制御されたナノギャップの製作は容易ではない。このため、前者の熱電変換素子は、現在のところ、実用化されていない。

一方、後者は、半導体超格子におけるエネルギー障壁の大きさを、例えば、０．４ｅＶ以下としたものである。この熱電変換素子は、上記した前者の熱電変換素子と異なり、制御されたナノギャップの制作が不要であり、仕事関数が０．４ｅＶ以下の電極材料を用いなくても、熱電変換素子への低い印加電圧で電子の移動を可能とするものである。これにより、前者の熱電変換素子において、間隔をナノギャップとし、仕事関数が０．４ｅＶ以下の電極材料を用いた場合の熱電変換素子の性能と同程度の性能を有する熱電変換素子の実現化が図られた。
米国特許第５６７５９７２号明細書 米国特許第５９５５７７２号明細書

しかし、後者の熱電変換素子では、性能の実証が進められているが、十分な性能（高効率）は得られていない。

この原因としては、主として、後者の熱電変換素子は、電子注入部分が半導体であるためにキャリア数が小さいことが考えられる。すなわち、熱電変換素子の性能は、発電の場合では、ある温度差に対して、どれだけの起電力がでるかというゼーベック係数（成績係数）によって、示されるが、電子注入部分でのキャリア数が小さい場合、移動できるキャリアの数が少なく、電流が取れないためである。

本発明は、上記点に鑑み、従来の熱電変換素子よりも、高性能である熱電変換素子を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、第１の金属層（１０）と半導体層（１１）と第２の金属層（１０）とを順に接合し、第１の金属層（１０）および第２の金属層（１０）と半導体層（１１）との接合界面で形成されるショットキー障壁の大きさを０〜０．４ｅＶとしたことを特徴としている。

一般に、熱電変換素子の性能（効率）は、電子がある極から他の極に移動する際に、移動できる電子の数（キャリアの数）と、移動した電子が持つエネルギーの大きさの積によって決まる。

本発明の熱電変換素子では、金属層から半導体層に電子が移動する。そして、金属は、半導体よりも電気伝導度が高く、すなわち、移動できる電子の数が大きい。このため、本発明の熱電変換素子は、上記背景技術の欄で説明した半導体超格子からなる熱電変換素子であって、エネルギー障壁の大きさが本発明の熱電変換素子と同程度である熱電変換素子よりも高性能である。

さらに、本発明では、ショットキー障壁の大きさを０〜０．４ｅＶとしている。これにより、半導体層の厚さを、例えば、１０〜１００ｎｍとした場合、本発明の熱電変換素子の性能（効率）を、上記背景技術の欄で説明した２つの電極間をナノメートルスケールとし、仕事関数が０．４ｅＶ以下の電極材料を用いた構造の熱電変換素子と同程度とすることができる。例えば、成績係数が２である熱電変換素子を実現することができる。

以上のことから、本発明によれば、従来の熱電変換素子よりも、高性能である熱電変換素子を提供することができる。

請求項２に記載の発明では、複数の金属層（１０）と複数の半導体層（１１）とが交互に積層されており、第１の金属層（１０）と半導体層（１１）と第２の金属層（１０）の接合（１３）を１組とすると、複数組の第１の金属層（１０）と半導体層（１１）と第２の金属層（１０）の接合（１３）を有することを特徴としている。

このように、熱電変換素子を、第１の金属層（１０）と半導体層（１１）と第２の金属層（１０）の接合（１３）を複数組有する構造とすることで、第１の金属層（１０）と半導体層（１１）と第２の金属層（１０）との接合（１３）が１組である構造の熱電変換素子と比較して、性能（効率）を向上させることができる。

この理由は、以下の通りである。一般に、熱電変換素子の性能（効率）は、発電の場合、外部から供給された熱量に対する熱電変換素子が出力する電力量で示される。したがって、熱電変換素子の性能（効率）を高くするためには、外部から供給された熱を効率良く電力に変換することが必要である。

しかし、熱電変換素子内における熱伝導量が大きいと、その熱は単に熱電変換素子内を通過するだけで、その熱が電力に変換されない。このため、熱電変換素子の性能を向上させるためには、熱電変換素子内での熱伝導量を抑制することが求められる。ここで、熱伝導量は、物質の熱伝導率が一定の場合、物質の厚さに反比例し、温度差に比例する。

そこで、本発明のように、熱電変換素子を、第１の金属層（１０）と半導体層（１１）と第２の金属層（１０）との接合（１３）を複数組用いた構造とすることで、１組の接合のみによって構成されている熱電変換素子と比較して、熱電変換素子の両端に同じ温度差が与えられた場合における１組の接合あたりでの温度差を小さくすることができる。また、１組の接合における厚さが同じ場合、接合の組数を多くすることで、熱電変換素子全体の厚さを大きくすることができる。

これにより、本発明によれば、１組の接合のみによって構成されている熱電変換素子と比較して、熱電変換素子内における熱伝導量を抑制することができ、熱電変換素子の性能を向上させることができる。

半導体層（１１）としては、請求項３に示すように、例えば、酸化物半導体を用いることが好ましい。酸化物半導体は、金属との組み合わせにより、容易に障壁高さを制御でき、ショットキー障壁が０〜０．４ｅＶとなる接合を実現しやすいからである。

また、半導体層（１１）の厚さは、請求項４に示すように、１０ｎｍ以上であって、半導体の電子平均自由工程の長さよりも小さいことが好ましい。

これは、半導体層の厚さが１０ｎｍよりも小さい場合、トンネル効果が生じ、熱電変換素子の効率が低下してしまうからであり、半導体層の厚さが半導体の電子平均自由工程の長さよりも大きい場合、半導体層における電子散乱に起因するジュール熱が発生することで、熱電変換素子の効率が低下してしまうからである。例えば、半導体層の厚さを１０〜１００ｎｍとすることができる。

また、請求項５に示すように、半導体層（１１）に、複数の細孔（１４）を設けることもできる。

半導体層の熱伝導率と熱電変換素子の性能（効率）との関係について説明する。半導体層の熱伝導率が高い場合、冷却時においては、半導体層を介して第１の金属層から第２の金属層へ移動した熱が戻ってしまうため、実効的なクーリングパワーが低下する。また、発電時においては、半導体層を介して第１の金属層から第２の金属層へ熱が移動するだけで、熱が発電に寄与しない。このため、半導体層の熱伝導率が高いほど、熱電変換素子の性能（効率）は低くなってしまう。

そこで、本発明のように、半導体層に複数の細孔を設けることで、細孔が設けられていない半導体層と比較して、半導体層の熱伝導率を下げることができる。これにより、本発明によれば、半導体層に細孔が設けられていない場合と比較して、熱電変換素子の性能を向上させることができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

（第１実施形態）
図１に、本発明の第１実施形態における熱電変換素子を示す。図１は、熱電変換素子を冷却装置に適用した図である。また、図２（ａ）に、図１中の一点鎖線で囲まれた領域の拡大図を示し、図２（ｂ）に、図２（ａ）の領域におけるエネルギーバンドを示す。

本実施形態の冷却装置は、図１に示すように、熱電変換素子１と、熱交換器２と、電源３と、絶縁部材４とを備えている。

熱電変換素子１は、図１に示すように、導電性基板１２上で、金属層１０、半導体層１１が交互に積層されており、いわゆる超格子構造となっている。熱電変換素子１は、その両端に、金属層１０ａ、１０ｂが配置されており、図１に示すように、１１層の金属層１０と、１０層の半導体層１１とにより構成されている。熱電変換素子１の両端に位置する金属層１０ａ、１０ｂは、電源３と電気的に接続されている。なお、熱電変換素子１の一端側（図中下側）の金属層１０ｂは、導電性基板１２を介して、電源３と接続されている。

また、熱電変換素子１は、図２（ａ）に示すように、金属層１０、半導体層１１、金属層１０の順に接合された接合層１３を１組とすると、図１に示すように、１０組の接合層１３を備えている。

すなわち、図２（ａ）に示すように、１つの半導体層１１は、２つの金属層１０に挟まれている。このため、１つの半導体層１１は、金属との接合界面を２つ有している。この２つの接合界面を有する部分が１つの構成単位（接合層）１３である。そして、この熱電変換素子１は、図１に示すように、１０層の半導体層１１の両側に金属層１０が配置されていることから、上記した１０個の構成単位を有している。なお、１つの金属層１０は、熱電変換素子１の両端に位置する金属層１０ａ、１０ｂを除いて、隣り合う上記した構成単位の両方に含まれている。

また、この、金属層１０、半導体層１１、金属層１０の順に接合された接合層１３において、１つの半導体層１１に接合されている２つの金属層１０が、それぞれ、本発明の第１の金属層、第２の金属層に相当する。

また、金属と半導体とが接合された場合、図２（ｂ）に示すように、半導体界面には金属の仕事関数と半導体の電子親和力との差に対応したショットキー障壁（ｑφ_Ｂ）と呼ばれるエネルギー障壁が形成される。本実施形態の熱電変換素子１では、このショットキー障壁の大きさが０〜０．４ｅＶとなるように、材料が選択されている。例えば、金属層１０として、Ａｕを選択し、半導体層１１として、Ｖ_２Ｏ_５を選択することができる。

図３に、ショットキー障壁の大きさが０〜０．４ｅＶとなる金属と半導体との組み合わせを示す。図３において、「○」は、ショットキー障壁の大きさが０〜０．４ｅＶとなることを意味し、「×」は、そうでないことを意味する。ＡｕとＶ_２Ｏ_５との組み合わせの他にも、図３に示すように、例えば、ＡｇとＩｎ_２Ｏ_３とを組み合わせることもできる。

なお、半導体層１１としては、図３に示すように、酸化物半導体を用いるが好ましい。これは、半導体層１１として、酸化物半導体を用いることで、ショットキー障壁の大きさが０〜０．４ｅＶとなるように、材料設計することが容易となるからである。

すなわち、シリコン、ゲルマニウム等の半導体を用いた場合では、それと組み合わせる金属の種類を変えても、ショットキー障壁の大きさを容易には制御できないが、酸化物半導体を用いた場合、図３に示すように、それと組み合わせる金属の種類を変えることで、ショットキー障壁の大きさを０〜０．４ｅＶとすることができるからである。

このように、酸化物半導体を用いた場合に、ショットキー障壁の大きさが０〜０．４ｅＶとなる材料設計が可能となるのは、酸化物半導体では、界面準位が形成されにくいからと推測される。

ここで、ショットキー障壁を０ｅＶ以上としたのは、電子が金属から半導体に注入されるようにするためである。また、ショットキー障壁を０．４ｅＶ以下としたのは、仮に、半導体部の熱伝導率が空気程度まで下がった場合に、冷却時の成績係数２を達成するために必要であるからである。

また、半導体層１１は、図２（ａ）に示すように、多孔１４を有している。半導体層１１に設けられた細孔１４の直径は、以下に説明する半導体層１１の厚さよりも小さく、例えば、１０ｎｍ以下となっている。これにより、半導体層１１の全体の熱伝導率が、多孔１４を有していない状態と比較して、低減されている。

半導体層１１の厚さは、１０〜１００ｎｍであり、金属層１０の厚さは、半導体層１１と同等の厚さである。

半導体層１１の厚さを１０ｎｍ以上としている理由は、半導体層１１の厚さが１０ｎｍよりも小さい場合、トンネル効果が生じ、熱電変換素子１の性能（効率）が低下してしまうからである。

また、半導体層１１の厚さを１００ｎｍ以下としている理由は以下の通りである。半導体層１１の厚さが１００ｎｍ以下であれば、半導体層１１の厚さは、種々の半導体の電子平均自由工程の長さよりも小さいと言える。逆に、半導体層１１の厚さが半導体の電子平均自由工程の長さよりも大きい場合、半導体層１１における電子散乱に起因するジュール熱が発生することで、熱電変換素子１の性能（効率）が低下してしまう。そこで、本実施形態では、半導体層１１の厚さを１００ｎｍ以下としている。

なお、半導体の電子平均自由工程の長さは、半導体の結晶構造、粒界構造等によって異なるものである。したがって、半導体層１１の厚さは、半導体の結晶構造、粒界構造等を考慮して決定される。より実用的な観点では、半導体層１１の厚さは、２０ｎｍ〜３０ｎｍ以下であることが好ましい。

熱交換器２は、図１に示すように、熱交換器２ａと熱交換器２ｂが熱電変換素子１を挟む状態となるように配置されている。図中上側に位置する熱交換器２ａは、熱電変換素子１の一端側（図中上側）に位置する金属層１０ａと、絶縁部材４を介して、接続されている。また、図中下側に位置する熱交換器２ｂは、絶縁部材４を介して、導電性基板１２と接続されている。熱交換器２ａ、２ｂは、一方の流体を他方の流体で加熱あるいは冷却することを目的とするものであり、一般的な構造の熱交換器である。

絶縁部材４は、例えば、シート状のもので、樹脂等により構成される。絶縁部材４は、熱電変換素子１と熱交換器２との間に電気的な導通があった場合であって、熱交換器２に他の構造部が接触したときに、熱電変換素子１において電気的な問題が発生するのを防ぐためのものである。なお、このような問題が発生しないように工夫することで、絶縁部材４を省略することもできる。

次に、本実施形態の冷却装置の作動について説明する。

図１に示す冷却装置では、熱電変換素子１の一端側（図中上側）の金属層１０ａと、他端側（図中下側）の金属層１０ｂに、例えば、ショットキー障壁の大きさと、接合層１３の数との積よりも小さな電圧を印加する。この場合、熱電変換素子１の各組の接合層１３には、分圧が印加された状態となり、この分圧は、ショットキー障壁の大きさよりも小さい。

そして、電圧が印加されると、各組の接合層１３では、金属層１０から半導体層１１へ電子が移動する。このとき、各組の接合層１３において、一方の金属層１０から半導体層１１に熱が移動し、他方の金属１０に熱が移動する。これにより、熱電変換素子１の全体において、例えば、熱電変換素子１の一端側の金属層１０ａから他端側の金属層１０ｂに熱が移動する。

このようにして、本実施形他の冷却装置では、一端側の金属層１０ａと接続された熱交換器２ａにより、気体から熱を奪い、他端側の金属層１０ｂと、導電性基板１２を介して、接続された熱交換器２ｂにより、他端側の金属層１０ｂが有する熱を放出させることで、一端側の金属層１０ａの近傍に位置する気体を冷却することができる。

次に、上記した構造の熱電変換素子１の製造方法について説明する。図４（ａ）〜（ｄ）に、熱電変換素子１の製造工程を示す。以下では、例えば、金属層１０としてＡｕを用い、半導体層１１としてＶ_２Ｏ_５を用いる場合を例として説明する。

まず、図４（ａ）に示す工程で、導電性基板１２を用意する。導電性基板１２としては、例えば、Ａｌ、Ｃｕ等の金属基板や、Ｓｉ等の半導体基板を用いることができる。

次に、図４（ｂ）に示す工程で、導電性基板１２の表面上に、金属層１０を成膜する。金属層１０の成膜方法としては、電気メッキ法、スパッタ法、真空蒸着法等を採用することができる。このとき、金属層１０の厚さが１０〜１００ｎｍとなるように、製造条件を設定する。この製造条件は、上記した膜厚が得られる条件であれば、どのような条件でも良く、周知の製造条件で金属層１０を成膜すれば良い。

その後、図４（ｃ）に示す工程で、金属層１０の上に、半導体層１１を成膜する。半導体層１１の成膜方法としては、例えば、ゾル・ゲル法を採用することができる。このとき、半導体層１１の厚さが１０〜１００ｎｍとなるように、製造条件を設定する。また、原材料を含むゾル中に適当な界面活性剤を混入させ、スピンコート等で製膜した後に、界面活性剤を除去する。これにより、半導体層１１に多孔１４を形成する。

ここで、図５に、半導体層１１が多孔質化するときの様子を示す。具体的には、原料コロイドと界面活性剤とを混合して得られる前駆体溶液を、金属層１０の上にスピンコートする。そして、金属層１０の上に半導体層１１ができる過程において、図５に示すように、親水基と疎水基とを有する界面活性剤が、水中で、疎水基側を中心とし、親水基側を外側にして球状に集まる。さらに、その周りに、加水分解中にできる水酸化物が相互作用で集まることで、半導体層１１が形成される。このように界面活性剤と水酸化物が自己組織化で並ぶことで、細孔１４が形成される。

その後、半導体層１１を酸で処理したり、加熱処理したりすることで、界面活性剤を除去する。このようにして、半導体層１１を多孔質化する。

ただし、界面活性剤を必ずしも除去する必要はなく、熱電変換素子１に要求される性能に応じて、界面活性剤を除去したり、除去しなかったりすることができる。これは、界面活性剤が含まれている場合、含まれていない場合よりも、若干、熱伝導率が大きくなったり、熱電変換素子１を高い温度で用いる場合、界面活性剤が炭化したりという問題が生じる。しかし、界面活性剤が残っている方が、半導体層１１の構造が安定するという利点もあるからである。

続いて、図４（ｄ）に示す工程で、半導体層１１の上に、再度、金属層１０を成膜する。
その後は、再度、図４（ｃ）、（ｄ）に示す工程を繰り返すことで、熱電変換素子１を製造することができる。なお、金属層１０を成膜した後に、別途、図４（ａ）で用意した導電性基板１２とは、別の導電性基板を用意して、一番上に位置する金属層１０ａに、導電性基板を接合することもできる。これにより、熱電変換素子１の構造を強化することもできる。

そして、熱電変換素子１、熱交換器２、電源３、絶縁部材４を用意する。熱電変換素子１に、絶縁部材４を介して、熱交換器２を接続し、熱電変換素子１の導電性基板１２および一端側の金属層１０ａに、電源３を電気的に接続する。このようにして、図１に示す熱電変換素子１を用いた冷却装置が製造される。

以上説明したように、本実施形態では、熱電変換素子１を、金属層１０、半導体層１１、金属層１０が順に接合され、金属層１０と半導体層１１との接合界面で形成されるショットキー障壁の大きさが０〜０．４ｅＶである構造としている。そして、半導体層１１の厚さを、１０〜１００ｎｍとしている。

これにより、熱電変換素子１の性能を、上記背景技術の欄で説明した半導体超格子からなる熱電変換素子であって、エネルギー障壁の大きさが０〜０．４ｅＶである熱電変換素子よりも高くすることができる。この理由は、以下の通りである。

（１）一般に、熱電変換素子の性能（効率）は、電子がある極から他の極に移動する際に、移動できる電子の数（キャリアの数）と、移動した電子が持つエネルギーの大きさの積によって決まる。

本実施形態の熱電変換素子１では、電子は、ショットキー障壁を飛び越えて、金属層１０から半導体層１１に移動する。したがって、本実施形態では、金属から飛び出す可能性のある電子の数と、ショットキー障壁を飛び越えることができる確率との積から、熱電変換素子１の性能が決まる。

そして、金属は、一般に、半導体よりも電気伝導度が高く、すなわち、移動できる電子の数が大きい。このため、本実施形態の熱電変換素子１は、半導体超格子からなる熱電変換素子よりも性能が高いのである。

（２）本実施形態の熱電変換素子１では、金属層１０と半導体層１１との界面でフォノンが散乱されるため、熱伝導率が低くなっている。

ここで、半導体層１１の熱伝導率と熱電変換素子１の性能（効率）との関係について説明する。半導体層１１の熱伝導率が高い場合、金属も一般に熱伝導率が高いため、冷却の際、半導体層１１を介して、熱電変換素子１の一端側の金属層１０ａから他端側の金属層１０ｂに移動した熱が戻ってしまうため、実効的なクーリングパワーが低下する。

次にフォノン散乱と熱伝導率の関係について説明すると、界面でのフォノン散乱が大きいほど、熱伝導率が低くなることが知られている。フォノンとは結晶格子の振動のことであり、一般に、結晶の性質が異なるものが並ぶときや、結晶格子中に原子量が大きなものがあるときや、結晶構造が複雑であるときに、散乱が大きくなる。

金属は構造が簡単であり、それに対して酸化物半導体は構造が複雑である。したがって、本実施形態の熱電変換素子１は、フォノン散乱が大きく、金属と比較して、熱伝導率が低くなっている。このため、熱伝導率が高い金属を用いても、熱電変換素子１の全体としての熱伝導率を低くすることできる。

この結果、本実施形態の熱電変換素子１は高性能となっている。

また、ショットキー障壁の大きさを０〜０．４ｅＶとし、半導体層１１の厚さを、１０〜１００ｎｍとすることで、熱電変換素子１の性能を、２つの電極間をナノメートルスケールとし、仕事関数が０．４ｅＶ以下の電極材料を用いた場合における熱電変換素子１と同程度の性能とすることができる。本実施形態によれば、各組の接合層１３に対して、ショットキー障壁の半分の大きさの電圧を印加した場合に、熱電変換素子１の成績係数を２とすることができる。

また、本実施形態では、熱電変換素子１は、１１層の金属層１０と、１０層の半導体層１１とが、交互に積層された構造であり、金属層１０、半導体層１１、金属層１０の順に接合された接合層１３を１組とすると、１０組の接合層１３を備えている。

ところで、本実施形態では、熱電変換素子１を電子冷却素子として用いる場合を例として説明しているが、熱電変換素子１を熱電発電素子として用いることもできる。

そして、この場合における熱電変換素子１の性能（効率）は、外部から供給された熱量に対する熱電変換素子１が出力する電力量で示される。所定の熱量によって、熱電変換素子１が出力する電力量は一定である。したがって、熱電変換素子１の性能（効率）を高くするためには、外部から供給された熱を、効率良く電力の生成に用いられるようにすることが必要である。

しかし、熱電変換素子１内における熱伝導量が大きいと、その熱は単に熱電変換素子１内を通過するだけで、その熱が電力に変換されない。このため、熱電変換素子１の性能を向上させるためには、熱電変換素子１内での熱伝導量を抑制することが求められる。ここで、熱伝導量は、物質の熱伝導率が一定の場合、物質の厚さに反比例し、温度差に比例する。

そこで、本実施形態のように、熱電変換素子１を、金属層１０、半導体層１１、金属層１０の順に接合された接合層１３を１０組有する構造とすることで、熱電変換素子１が１組の接合層１３のみによって構成されている場合と比較して、熱電変換素子１の両端に同じ温度差が与えられた場合における１組の接合層１３あたりでの温度差を小さくすることができる。また、１組の接合層１３の厚さを同じ大きさとした場合、接合層１３の組数を多くすることで、熱電変換素子１の全体の厚さを大きくすることができる。

これにより、本実施形態によれば、１組の接合のみによって構成されている熱電変換素子１と比較して、熱電変換素子１内における熱伝導量を抑制することができ、熱電変換素子１の性能を向上させることができる。

なお、上記した観点によれば、金属層１０、半導体層１１、金属層１０の順に接合された接合層１３の組数を多くするほど、熱電変換素子１の性能が高くなる。しかし、接合層１３の組数を増加させた場合、熱電変換素子１の性能が急激に向上するわけではなく、また、接合層１３の組数を増加させるにつれ、製造コストが高くなる。したがって、本実施形態では、熱電変換素子１の性能と、製造コストを考慮して、接合層１３の数を１０組としている。

また、本実施形態では、半導体層１１に複数の細孔１４が設けられている。上記の通り、
熱電変換素子１の熱伝導量が大きいほど、熱電変換素子１の性能（効率）は低くなる。一方、半導体の熱伝導度は、半導体の材質、半導体が有する空隙の量（空隙率）によって変わる。

そこで、本実施形態のように、半導体層１１に複数の細孔１４を設けることで、半導体層１１の熱伝導率を、半導体層１１に細孔１４が設けられていない半導体層と比較して、小さくすることができる。これにより、熱電変換素子１の半導体層１１に細孔１４が設けられていない場合と比較して、熱電変換素子１の全体の熱伝導率を小さくでき、熱電変換素子１の性能を向上させることができる。

以上のことから、本実施形態によれば、従来の熱電変換素子１よりも、高性能である熱電変換素子１を提供することができる。

（第２実施形態）
図６に、本発明の第２実施形態における熱電変換素子の一部を示す。図６は、図１中の一点鎖線で囲まれた領域の拡大図に相当する。

第１実施形態では、熱電変換素子１を構成する半導体層１１に複数の細孔１４が設けられている場合を例として説明したが、熱電変換素子１の構造を、図６に示すように、半導体層１１に細孔１４が設けられていない構造とすることもできる。

本実施形態では、半導体層１１に細孔１４が設けられていないため、半導体層１１の熱伝導率が第１実施形態よりも高く、熱電変換素子１の全体の熱伝導率も高い。しかし、本実施形態においても、熱電変換素子１が、金属層１０、半導体層１１、金属層１０が順に接合され、金属層１０と半導体層１１との接合界面で形成されるショットキー障壁の大きさが０〜０．４ｅＶである構造となっている。

このため、本実施形態においても、熱電変換素子１の性能を、上記背景技術の欄で説明した半導体超格子からなる熱電変換素子であって、エネルギー障壁の大きさが０〜０．４ｅＶである熱電変換素子よりも高くすることができる。

（他の実施形態）
図７に、本発明の他の実施形態における熱電変換素子の製造工程の一部を示す。第１実施形態では、半導体層１１をゾル・ゲル法により形成する場合を例として説明したが、以下に説明するように、他の方法により、半導体層１１を製造することもできる。

図４（ｃ）に示す工程において、図７に示すように、金属層１０の上に、界面活性剤の膜１５を形成する。そして、界面活性剤の膜１５が形成された金属層１０の上に対して、半導体の原料となるアルコキシド（原材料）と、触媒と、水とを気相により、供給することで、これらを反応させる。

これにより、第１実施形態と同様に、界面活性剤が球状になることで、細孔１４を有する半導体層１１を形成することができる。このように、本実施形態では、原料を気相で供給することで半導体層１１を形成しているため、第１実施形態のようなゾル・ゲル法で半導体層１１形成する場合と比較して、薄い半導体層１１を形成することが容易となる。

また、半導体層１１の成膜方法としては、その他に、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法や真空蒸着法等のＰＶＤ（Physical Vapor Deposition）法、半導体層１１の原料となる金属膜を金属層１０の上に成膜した後、原料となる金属膜を酸化する方法等を採用することができる。

なお、金属層１０として、Ａｕ、Ｐｔ、Ａｇ、Ｐｄ等の貴金属を用いる場合は、上記したいずれかの方法を採用することができる。しかし、金属層１０として、貴金属以外の金属を用いる場合は、金属層１０の酸化を抑制するため、ＰＶＤ法により半導体層１１を形成することが好ましい。

本発明の第１実施形態における熱電変換素子の構成を示す図である。 （ａ）は図１中の一点鎖線で囲まれた領域の拡大図であり、（ｂ）は（ａ）に示される領域のエネルギーバンドを示す図である。 ショットキー障壁の大きさが０〜０．４ｅＶとなる金属と半導体との組み合わせを示す図表である。 図１の熱電変換素子１の製造工程を示す図である。 半導体層１１が多孔質化するときの様子を示す図である。 本発明の第２実施形態における熱電変換素子１の部分拡大図である。 本発明の他の実施形態における熱電変換素子の製造工程の一部を示す図である。

符号の説明

１…熱電変換素子、２…熱交換器、３…電源、４…絶縁部材、
１０…金属層、１１…半導体層、１２…導電性基板、１３…接合層、１４…孔。

Claims (5)

1. 第１の金属層（１０）と半導体層（１１）と第２の金属層（１０）とが順に接合されており、前記第１の金属層（１０）および第２の金属層（１０）と前記半導体層（１１）との接合界面で形成されるショットキー障壁の大きさが０〜０．４ｅＶであることを特徴とする熱電変換素子。
2. 複数の金属層（１０）と複数の半導体層（１１）とが交互に積層されており、前記第１の金属層（１０）と前記半導体層（１１）と前記第２の金属層（１０）の接合（１３）を１組とすると、複数組の前記第１の金属層（１０）と前記半導体層（１１）と前記第２の金属層（１０）の接合（１３）を有することを特徴とする熱電変換素子。
3. 前記半導体層（１１）は、酸化物半導体で構成されていることを特徴とする請求項１または２に記載の熱電変換素子。
4. 前記半導体層（１１）の厚さは、１０ｎｍ以上であって、当該半導体の電子平均自由工程の長さよりも小さいこと特徴とする請求項１ないし３のいずれか１つに記載の熱電変換素子。
5. 前記半導体層（１１）は、複数の細孔（１４）を有することを特徴とする請求項１ないし４のいずれか１つに記載の熱電変換素子。
   

Images