JP2005250267A - 半導体光変調器およびその製造方法 - Google Patents
半導体光変調器およびその製造方法 Download PDFInfo
- Publication number
- JP2005250267A JP2005250267A JP2004062683A JP2004062683A JP2005250267A JP 2005250267 A JP2005250267 A JP 2005250267A JP 2004062683 A JP2004062683 A JP 2004062683A JP 2004062683 A JP2004062683 A JP 2004062683A JP 2005250267 A JP2005250267 A JP 2005250267A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- quantum well
- multiple quantum
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】 動作不良が抑制され、また、高速動作に対応可能な半導体光変調器およびその製造方法を提供する。
【解決手段】 半導体光変調器は、基板1と、基板1上にクラッド層3Bを介して多重量子井戸層2と、多重量子井戸層2上にクラッド層3Aと、基板1上における多重量子井戸層2およびクラッド層3Bからなる積層構造(リッジ4)に対して一方側にP型の半導体層50と、基板1上におけるリッジ4に対して他方側にN型の半導体層70と、クラッド層3A上にクラッド層9と、半導体層50,70上にP型/N型電極10,11とを備える。
【選択図】 図1
【解決手段】 半導体光変調器は、基板1と、基板1上にクラッド層3Bを介して多重量子井戸層2と、多重量子井戸層2上にクラッド層3Aと、基板1上における多重量子井戸層2およびクラッド層3Bからなる積層構造(リッジ4)に対して一方側にP型の半導体層50と、基板1上におけるリッジ4に対して他方側にN型の半導体層70と、クラッド層3A上にクラッド層9と、半導体層50,70上にP型/N型電極10,11とを備える。
【選択図】 図1
Description
本発明は、半導体光変調器およびその製造方法に関し、特に、多重量子井戸層を有する半導体光変調器およびその製造方法に関する。
多重量子井戸層を有する光変調器が従来から知られている。
たとえば、特公平6−1304号公報(従来例1)においては、量子井戸層と障壁層とを交互に積層し、これらの界面を光の伝播方向と平行にした多層構造と、この多層構造と垂直に電界を印加する第1の電極対と、前記多層構造と平行に電界を印加する第2の電極対とを備えた光変調器が開示されている。
また、特開平5−259567号公報(従来例2)においては、多重量子井戸層とクラッド層とからなる導波構造を形成し、互いに導電型が異なる不純物領域を上記導波構造を挟むように形成した多重量子井戸光制御素子が開示されている。
また、特開平8−248363号公報(従来例3)においては、従来例2に開示された多重量子井戸層光制御素子における多重量子井戸層の適切な大きさなどが開示されている。
特公平6−1304号公報
特開平5−259567号公報
特開平8−248363号公報
しかしながら、上記のような光変調器においては、以下のような問題があった。
従来例1〜3に係る光変調器の作製にあたっては、多重量子井戸層(MQW:Multiple Quantum Well)およびクラッド層からなる積層構造を形成した後に、その積層構造を挟みこむようにP型/N型の半導体層を形成する。この際、一方では、プロセス条件を緩和するために、上記積層構造により基板上に形成される段差を小さくすることが好ましいが、他方では、伝播する光を多重量子井戸層内に閉じ込めるために、一定のクラッド層厚を確保する必要がある。
また、上記とは別の観点では、多重量子井戸層およびクラッド層の両側に形成されたP型/N型の半導体層が接触し、動作不良の要因となる場合がある。
本発明は、上記のような問題に鑑みてなされたものであり、本発明の1つの目的は、多重量子井戸層周辺の段差に起因する動作不良が抑制された半導体光変調器およびその製造方法を提供することにあり、他の目的は、多重量子井戸層の両側に形成されたP型/N型の半導体層の相互接続が抑制された半導体光変調器およびその製造方法を提供することにある。
本発明に係る半導体光変調器は、基板と、基板上に多重量子井戸層と、多重量子井戸層上に第1クラッド層と、基板上における多重量子井戸層および第1クラッド層の積層構造に対して一方側に第1導電型の第1半導体層と、基板上における多重量子井戸層および第1クラッド層の積層構造に対して他方側に第2導電型の第2半導体層と、第1クラッド層上に第2クラッド層と、第1と第2半導体層上に第1と第2電極とを備える。
本発明に係る半導体光変調器の製造方法は、基板上に多重量子井戸層を形成する工程と、基板上における多重量子井戸層に対して一方側に第1導電型の第1半導体層と、基板上における多重量子井戸層に対して他方側に第2導電型の第2半導体層とを堆積する工程と、第1と第2半導体層を堆積した後に、多重量子井戸層上にクラッド層を形成する工程と、第1と第2半導体層上に第1と第2電極を形成する工程とを備える。
本発明によれば、半導体光変調器の動作不良を抑制し、また、高速動作に対応可能にすることができる。
以下に、本発明に基づく半導体光変調器およびその製造方法の実施の形態について、図1から図6を用いて説明する。
(実施の形態1)
図1は、実施の形態1に係る半導体光変調器を示した断面図である。
図1は、実施の形態1に係る半導体光変調器を示した断面図である。
本実施の形態に係る半導体光変調器は、図1に示すように、基板1と、基板1上にクラッド層3Bを介して多重量子井戸層2と、多重量子井戸層2上にクラッド層3A(第1クラッド層)と、基板1上における多重量子井戸層2およびクラッド層3からなる積層構造(リッジ4)に対して一方側(図1中の右側)にP型(第1導電型)の半導体層50(第1半導体層)と、基板1上におけるリッジ4に対して他方側(図1中の左側)にN型(第2導電型)の半導体層70(第2半導体層)と、クラッド層3A上にクラッド層9(第2クラッド層)と、半導体層50,70上にP型/N型電極10,11(第1と第2電極)とを備える。
基板1は、たとえばInPなどを含む半絶縁性材料により形成される。多重量子井戸層2は、井戸層と障壁層とが交互に積層された積層構造を有する。井戸層は、たとえばInGaAsPなどからなり、障壁層は、たとえばInPなどからなる。井戸層/障壁層の組み合わせとしては、この他にも、たとえばInGaAsP/InGaAsP、InGaAs/InAlAs、InGaAs/InGaAsP、InGaAlAs/InAlAs、GaAs/AlGaAsなどが考えられる。いずれの場合においても、障壁層のバンドギャップ(第2のバンドギャップ)が井戸層のバンドギャップ(第1のバンドギャップ)よりも大きい。また、クラッド層3(3A,3B),9は、それぞれ多重量子井戸層2の屈折率(第1屈折率)よりも小さな屈折率(第2と第3屈性率)を有する。なお、InGaAsP/InGaAsPのように、井戸層と障壁層とで表記上同一の材料を用いる場合は、組成比を調整することで、それらのバンドギャップを異ならせることが考えられる。
上述した半導体光変調器の製造方法について、以下に説明する。
基板1上に、多重量子井戸層2とクラッド層3A,3Bとを有するリッジ4が形成される。ここで、多重量子井戸層2上に形成されるクラッド層3Aの厚みは、0.01μm以上1.0μm以下程度(典型的には0.5μm程度)であり、光を多重量子井戸層2内に閉じ込めるために必要な厚み(たとえば1.5μm程度)よりも小さい。
次に、リッジ4に対して一方側(図1中の右側)に、P型埋込み層5とP型コンタクト層6とからなる半導体層50が設けられ、リッジ4に対して他方側(図1中の左側)に、N型埋込み層7とN型コンタクト層8とからなる半導体層70が設けられる。
クラッド層3A(第1クラッド層)上から半導体層50,70上に達するように、クラッド層9(第2クラッド層)が形成される。クラッド層3A,9の厚みを合計して、光を多重量子井戸層2内に閉じ込めるために必要な厚みが確保される。
半導体層50,70上に、P型電極10とN型電極11とが設けられる。P型埋込み層5とN型埋込み層7とは、P型コンタクト層6とN型コンタクト層8とを介してP型電極10とN型電極11とに電気的に接続される。
本実施の形態においては、多重量子井戸層2上に形成されるクラッド層をクラッド層3A(第1クラッド層)とクラッド層9(第2クラッド層)とに2層化し、第1クラッド層のみを形成した段階で半導体層50,70を形成し、その後に第2クラッド層を形成している。これにより、クラッド層として必要な厚みを確保しながら、半導体層50,70形成時のリッジ4の厚みを小さくすることができる。したがって、半導体層50,70形成時における段差を低減し、プロセス条件を緩和することができる。この結果、たとえばレジスト膜の欠陥などを抑制することができ、最終的に動作の信頼性の高いデバイスを形成することができる。
また、上述したプロセス条件の緩和と、リッジ4と半導体層50,70との接触面積が低減されることとにより、電気的な抵抗成分や容量成分が低減され、RC(Resistance−Capacitance)制限により高周波特性が阻害されるのを抑制することができる。結果として、高周波特性に優れた半導体光変調器が提供できる。
上述した半導体光変調器の製造方法について要約すると、以下のようになる。本実施の形態に係る半導体光変調器の製造方法は、基板1上に井戸層12と障壁層13とが交互に積層された多重量子井戸層2を形成する工程と、基板1上における多重量子井戸層2に対して一方側(図1中の右側)にP型(第1導電型)の半導体層50(第1半導体層)と、基板1上における多重量子井戸層2に対して他方側(図1中の左側)にN型(第2導電型)の半導体層70(第2半導体層)とを堆積する工程と、半導体層50,70の堆積後に多重量子井戸層2上に該多重量子井戸層2の屈折率よりも小さな屈折率を有するクラッド層9を形成する工程と、半導体層50,70上に電極10,11(第1と第2電極)を形成する工程とを備える。
(実施の形態2)
図2は、実施の形態2に係る半導体光変調器を示した断面図である。なお、図2(a)はクラッド層上に凹部を形成する前の状態を示し、図2(b)はクラッド層上に凹部を形成した後の状態を示す。
図2は、実施の形態2に係る半導体光変調器を示した断面図である。なお、図2(a)はクラッド層上に凹部を形成する前の状態を示し、図2(b)はクラッド層上に凹部を形成した後の状態を示す。
本実施の形態に係る半導体光変調器は、図2(b)に示すように、基板1と、基板1上にクラッド層3Bを介して多重量子井戸層2と、多重量子井戸層2上にクラッド層3Aと、基板1上における多重量子井戸層2およびクラッド層3からなる積層構造(リッジ4)に対して一方側(図2中の右側)にP型(第1導電型)の半導体層50(第1半導体層)と、基板1上におけるリッジ4に対して他方側(図2中の左側)にN型(第2導電型)の半導体層70(第2半導体層)と、クラッド層3上から半導体層50,70上に形成された凹部4Aと、半導体層50,70上にP型/N型電極10,11(第1と第2電極)とを備える。
上述した半導体光変調器の製造方法について、以下に説明する。
基板1上に、多重量子井戸層2とクラッド層3A,3Bとを有するリッジ4が形成される。ここで、クラッド層3Aは、たとえば2.5μm以上程度の厚みで形成される。その厚みは、光を多重量子井戸層2内に閉じ込めるために必要な厚み(たとえば1.5μm程度)よりも大きい。
次に、図2(a)に示すように、リッジ4に対して一方側(図2中の右側)に、P型埋込み層5とP型コンタクト層6とからなる半導体層50が設けられ、リッジ4に対して他方側(図2中の左側)に、N型埋込み層7とN型コンタクト層8とからなる半導体層70が設けられる。
リッジ4の上方をエッチングにより除去することで、図2(b)に示すように、凹部4Aが形成される。この際、クラッド層3Aの厚みが1.5μm以上程度残るようにエッチングを施す。これにより、光を多重量子井戸層2内に閉じ込めるために必要な厚みが確保される。
半導体層50,70上に、P型電極10とN型電極11とが設けられる。P型埋込み層5とN型埋込み層7とは、P型コンタクト層6とN型コンタクト層8とを介してP型電極10とN型電極11とに電気的に接続される。
本実施の形態においては、リッジ4の上方をエッチングして除去することにより、クラッド層3A上に半導体層50,70が若干付着した場合にも、それらを確実に除去することができる。これにより、半導体層50,70の短絡を抑制することができる。
上述した半導体光変調器の製造方法について要約すると、以下のようになる。本実施の形態に係る半導体光変調器の製造方法は、基板1上に井戸層12と障壁層13とが交互に積層された多重量子井戸層2と、多重量子井戸層2上にクラッド層3Aとを形成する工程と、基板1上における多重量子井戸層2に対して一方側(図2中の右側)にP型(第1導電型)の半導体層50(第1半導体層)と、基板1上における多重量子井戸層2に対して他方側(図2中の左側)にN型(第2導電型)の半導体層70(第2半導体層)とを堆積する工程と、クラッド層3A上で半導体層50,70の少なくとも一方をエッチングすることにより、クラッド層3Aに達する凹部4Aを形成する工程と、半導体層50,70上に電極10,11(第1と第2電極)を形成する工程とを備える。
なお、本実施の形態において、その他上述した実施の形態1と同様の事項については、詳細な説明は繰り返さない。
(実施の形態3)
図3は、実施の形態3に係る半導体光変調器を示した断面図である。なお、図3(a)はクラッド層上に凹部を形成する前の状態を示し、図3(b)はクラッド層上に凹部を形成した後の状態を示す。
図3は、実施の形態3に係る半導体光変調器を示した断面図である。なお、図3(a)はクラッド層上に凹部を形成する前の状態を示し、図3(b)はクラッド層上に凹部を形成した後の状態を示す。
本実施の形態に係る半導体光変調器は、図3(b)に示すように、基板1と、基板1上にクラッド層3Bを介して多重量子井戸層2と、多重量子井戸層2上にクラッド層3A(第1クラッド層)と、基板1上における多重量子井戸層2およびクラッド層3からなる積層構造(リッジ4)に対して一方側(図3中の右側)にP型(第1導電型)の半導体層50(第1半導体層)と、基板1上におけるリッジ4に対して他方側(図3中の左側)にN型(第2導電型)の半導体層70(第2半導体層)と、クラッド層3上に形成された凹部4Aと、クラッド層3A上にクラッド層9(第2クラッド層)と、半導体層50,70上にP型/N型電極10,11(第1と第2電極)とを備える。
上述した半導体光変調器の製造方法について、以下に説明する。
基板1上に、多重量子井戸層2とクラッド層3A,3Bとを有するリッジ4が形成される。ここで、クラッド層3Aは、たとえば2μm程度の厚みを有する。
次に、図3(a)に示すように、リッジ4に対して一方側(図3中の右側)に、P型埋込み層5とP型コンタクト層6とからなる半導体層50が設けられ、リッジ4に対して他方側(図3中の左側)に、N型埋込み層7とN型コンタクト層8とからなる半導体層70が設けられる。
リッジ4の上方をエッチングにより除去することで、図3(b)に示すように、凹部4Aが形成される。
凹部4Aが形成されたクラッド層3A(第1クラッド層)上から半導体層50,70上に達するように、クラッド層9(第2クラッド層)が形成される。クラッド層3A,9の厚みを合計して、光を多重量子井戸層2内に閉じ込めるために必要な厚み(たとえば1.5μm程度)が十分に確保される。
半導体層50,70上に、P型電極10とN型電極11とが設けられる。P型埋込み層5とN型埋込み層7とは、P型コンタクト層6とN型コンタクト層8とを介してP型電極10とN型電極11とに電気的に接続される。
本実施の形態においては、リッジ4の上方をエッチングして除去することにより、クラッド層3A上に半導体層50,70が若干付着した場合にも、それらを確実に除去することができる。これにより、半導体層50,70の短絡を抑制することができる。また、クラッド層3A上にクラッド層9を堆積することで、光を多重量子井戸層2内に閉じ込めるために必要なクラッド層の厚みが十分に確保される。
上述した半導体光変調器の製造方法について要約すると、以下のようになる。本実施の形態に係る半導体光変調器の製造方法は、基板1上に井戸層12と障壁層13とが交互に積層された多重量子井戸層2と、多重量子井戸層2上にクラッド層3A(第1クラッド層)を形成する工程と、基板1上における多重量子井戸層2に対して一方側(図3中の右側)にP型(第1導電型)の半導体層50(第1半導体層)と、基板1上における多重量子井戸層2に対して他方側(図3中の左側)にN型(第2導電型)の半導体層70(第2半導体層)とを堆積する工程と、クラッド層3A上で半導体層50,70の少なくとも一方をエッチングすることにより、クラッド層3Aに達する凹部4Aを形成する工程と、凹部4Aが形成されたクラッド層3A上にクラッド層9(第2クラッド層)を形成する工程と、半導体層50,70上に電極10,11(第1と第2電極)を形成する工程とを備える。
なお、本実施の形態において、その他上述した実施の形態1,2と同様の事項については、詳細な説明は繰り返さない。
(実施の形態4)
図4は、実施の形態4に係る半導体光変調器を示した断面図である。
図4は、実施の形態4に係る半導体光変調器を示した断面図である。
本実施の形態に係る半導体光変調器は、上述した実施の形態1〜3に係る半導体光変調器の変形例であって、図4に示すように、N型の半導体層70におけるN型埋込み層7が、多重量子井戸層2の側壁上に形成された相対的に不純物濃度の低い第1部分7A(バッファ層)と、リッジ4との間で第1部分7Aを挟むように設けられた相対的に不純物濃度の高い第2部分7Bとを有する点で、上述した実施の形態1〜3と異なる。
なお、図4においては、P型の半導体層50の図示を行なっていないが、P型の半導体層50についても、N型の半導体層70と同様の構成を有する。
ここで、第1部分7Aにおけるキャリア濃度は、1.0×1016cm-3以上1.0×1017cm-3以下程度であることが好ましい。また、第1部分7Aの厚みは、0.1μm以上0.5μm以下程度であることが好ましい。
上記のような構成によれば、i型半導体(真性半導体)層であるリッジ4と、不純物半導体層を含む半導体層50,70との間で、ドーパントの相互拡散を抑制することができる。この結果、リッジ4におけるキャリアレベルを低く保ち、実効容量成分の低下を抑制することができるので、高周波(たとえば40GHz以上)応答特性を向上させることができる。また、導波する光に対して、フリーキャリア吸収による光損失を小さくする効果も奏する。
また、第1部分7Aを真性半導体により構成し、第2部分7Bを不純物半導体により構成しても、上記と同様の効果を奏する。
なお、本実施の形態において、その他上述した実施の形態1〜3と同様の事項については、詳細な説明は繰り返さない。
(実施の形態5)
図5は、実施の形態5に係る半導体光変調器を示した断面図である。
図5は、実施の形態5に係る半導体光変調器を示した断面図である。
本実施の形態に係る半導体光変調器は、上述した実施の形態1〜3に係る半導体光変調器の変形例であって、図5に示すように、N型の半導体層70におけるN型埋込み層7が、相対的に不純物濃度の低い第1部分7Aと、多重量子井戸層2から電極11近傍に達する相対的に不純物濃度の高い第2部分7Bとを有する点で、上述した実施の形態1〜3と異なる。
なお、図5においては、P型の半導体層50の図示を行なっていないが、P型の半導体層50についても、N型の半導体層70と同様の構成を有する。
ここで、第2部分7Bにおけるキャリア濃度は、1.0×1018cm-3以上程度(より好ましくは3.0×1018cm-3以上程度)であることが好ましい。
上記のような構成によれば、電極10,11からコンタクト層6,8を介した高周波電圧印加の電界導波損失を低減することができる。この結果、多重量子井戸層2への効率的な電界印加を行なうことができるので、高周波(たとえば40GHz以上)応答特性を向上させることができる。
なお、本実施の形態において、上述した実施の形態1〜4と同様の事項については、詳細な説明は繰り返さない。
(実施の形態6)
図6は、実施の形態6に係る半導体光変調器における多重量子井戸層2を示した断面図である。なお、図6においては、図示および説明の都合上、多重量子井戸層2のみを示すが、半導体光変調器におけるその他の構成要素については、上述した実施の形態1〜5のものを援用することが可能である。
図6は、実施の形態6に係る半導体光変調器における多重量子井戸層2を示した断面図である。なお、図6においては、図示および説明の都合上、多重量子井戸層2のみを示すが、半導体光変調器におけるその他の構成要素については、上述した実施の形態1〜5のものを援用することが可能である。
多重量子井戸層2は、図6に示すように、井戸層12と障壁層13とを有する。ここで、井戸層12と障壁層13とを合わせた多重量子井戸層2の積層数は、10層以上50層以下程度(典型的には20層程度)である。
たとえば40GHz以上の高周波特性を満足させるために、導波路方向(光の進行方向)における多重量子井戸長は、好ましくは100μm以下程度、より好ましくは50μm以下程度になる。この場合、光の変調度は小さくなり、たとえば10dB以上の消光比を確保することができない場合が生じる。
これに対し、本実施の形態においては、量子井戸を多重化することにより、各量子井戸間の実効電界強度の不均一性を低減することができ、同時に、量子井戸への光の閉じ込め効果を高めることができる。この結果、高周波特性および消光比を改善した半導体光変調器を提供できる。さらには、多重量子井戸層2が厚膜化することにより、光の閉じ込め効果が大きくなり、多重量子井戸層2の外部における光吸収が抑制されるので、挿入損失を低減する効果が得られる。
以上、本発明の実施の形態について説明したが、上述した各実施の形態の特徴部分を適宜組み合わせることは、当初から予定されている。また、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
1 基板、2 多重量子井戸層、3A,3B,9 クラッド層、4 リッジ、4A 凹部、5 P型埋込み層、6 P型コンタクト層、7 N型埋込み層、7A 第1部分、7B第2部分、8 N型コンタクト層、10 P型電極、11 N型電極、12 井戸層、13 障壁層、50 半導体層(P型)、70 半導体層(N型)。
Claims (8)
- 基板と、
前記基板上に多重量子井戸層と、
前記多重量子井戸層上に第1クラッド層と、
前記基板上における前記多重量子井戸層および前記第1クラッド層の積層構造に対して一方側に第1導電型の第1半導体層と、
前記基板上における前記多重量子井戸層および前記第1クラッド層の積層構造に対して他方側に第2導電型の第2半導体層と、
前記第1クラッド層上に第2クラッド層と、
前記第1と第2半導体層上に第1と第2電極とを備えた半導体光変調器。 - 基板と、
前記基板上に多重量子井戸層と、
前記多重量子井戸層上にクラッド層と、
前記基板上における前記多重量子井戸層および前記クラッド層の積層構造に対して一方側に第1導電型の第1半導体層と、
前記基板上における前記多重量子井戸層および前記クラッド層の積層構造に対して他方側に第2導電型の第2半導体層と、
前記クラッド層に達するように前記クラッド層上に形成され、前記第1と第2半導体層を分離するための凹部と、
前記第1と第2半導体層上に第1と第2電極とを備えた半導体光変調器。 - 前記第1と第2半導体層は、前記多重量子井戸層の側壁上に形成された相対的に不純物濃度の低い第1部分と、前記多重量子井戸層および前記第1クラッド層の積層構造との間で前記第1部分を挟むように設けられた相対的に不純物濃度の高い第2部分とを有する、請求項1または請求項2に記載の半導体光変調器。
- 前記第1と第2半導体層は、前記多重量子井戸層の側壁上に形成された真性半導体を含む第1部分と、前記多重量子井戸層および前記第1クラッド層の積層構造との間で前記第1部分を挟むように設けられた不純物半導体を含む第2部分とを有する、請求項1または請求項2に記載の半導体光変調器。
- 前記第1と第2半導体層は、相対的に不純物濃度の低い第1部分と、前記多重量子井戸層から前記第1と第2電極近傍に達する相対的に不純物濃度の高い第2部分とを有する、請求項1または請求項2に記載の半導体光変調器。
- 前記多重量子井戸層は10層以上50層以下の半導体層の積層構造を有する、請求項1から請求項5のいずれかに記載の半導体光変調器。
- 基板上に多重量子井戸層を形成する工程と、
前記基板上における前記多重量子井戸層に対して一方側に第1導電型の第1半導体層と、前記基板上における前記多重量子井戸層に対して他方側に第2導電型の第2半導体層とを堆積する工程と、
前記第1と第2半導体層を堆積した後に、前記多重量子井戸層上にクラッド層を形成する工程と、
前記第1と第2半導体層上に第1と第2電極を形成する工程とを備えた半導体光変調器の製造方法。 - 基板上に多重量子井戸層と、前記多重量子井戸層上にクラッド層とを形成する工程と、
前記基板上における前記多重量子井戸層および前記クラッド層の積層構造に対して一方側に第1導電型の第1半導体層と、前記基板上における前記多重量子井戸層および前記クラッド層の積層構造に対して他方側に第2導電型の第2半導体層とを堆積する工程と、
前記クラッド層上で前記第1と第2半導体層の少なくとも一方をエッチングすることにより、前記クラッド層に達する凹部を形成する工程と、
前記第1と第2半導体層上に第1と第2電極を形成する工程とを備えた半導体光変調器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062683A JP2005250267A (ja) | 2004-03-05 | 2004-03-05 | 半導体光変調器およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062683A JP2005250267A (ja) | 2004-03-05 | 2004-03-05 | 半導体光変調器およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005250267A true JP2005250267A (ja) | 2005-09-15 |
Family
ID=35030783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004062683A Withdrawn JP2005250267A (ja) | 2004-03-05 | 2004-03-05 | 半導体光変調器およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005250267A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012013935A (ja) * | 2010-06-30 | 2012-01-19 | Fujitsu Ltd | 半導体光素子 |
US8809906B2 (en) | 2011-11-21 | 2014-08-19 | Fujitsu Limited | Semiconductor optical device |
US9070815B2 (en) | 2012-08-23 | 2015-06-30 | Samsung Electronics Co., Ltd. | Photonic device |
-
2004
- 2004-03-05 JP JP2004062683A patent/JP2005250267A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012013935A (ja) * | 2010-06-30 | 2012-01-19 | Fujitsu Ltd | 半導体光素子 |
US8809906B2 (en) | 2011-11-21 | 2014-08-19 | Fujitsu Limited | Semiconductor optical device |
US9070815B2 (en) | 2012-08-23 | 2015-06-30 | Samsung Electronics Co., Ltd. | Photonic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6455338B1 (en) | Method of manufacturing an integrated semiconductor laser-modulator device | |
JP3540925B2 (ja) | オプトエレクトロニクスデバイス | |
JP2003060310A (ja) | 半導体光素子及びその製造方法 | |
JP2003069153A (ja) | 半導体光デバイス及び集積型光半導体装置 | |
JP2006276497A (ja) | 光半導体素子の製造方法 | |
US7889773B2 (en) | Semiconductor device | |
JP2006059881A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2001091913A (ja) | 変調器と変調器付き半導体レーザ装置並びにその製造方法 | |
JP2001235713A (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
JPH11103130A (ja) | 半導体光素子,及びその製造方法 | |
CN113906640B (zh) | 半导体光集成元件及半导体光集成元件的制造方法 | |
US7061963B2 (en) | Semiconductor laser device | |
JP2005250267A (ja) | 半導体光変調器およびその製造方法 | |
US20220066280A1 (en) | Optical modulator | |
JP6310739B2 (ja) | 電界吸収型変調器、光モジュール、及び電界吸収型変調器の製造方法 | |
JP2005116644A (ja) | 半導体光電子導波路 | |
JP6252718B1 (ja) | 半導体装置、半導体装置の製造方法 | |
JP4948469B2 (ja) | 半導体光デバイス | |
JP2002232079A (ja) | リッジ導波型光半導体素子およびその製造方法 | |
JP2727979B2 (ja) | 光変調器とその製造方法 | |
CN110537302B (zh) | 半导体装置、半导体装置的制造方法 | |
JPH05102615A (ja) | 半導体装置およびその製造方法 | |
US7098471B2 (en) | Semiconductor quantum well devices and methods of making the same | |
WO2023188426A1 (ja) | 半導体装置 | |
WO2023248329A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |