JP2007220107A - 不揮発性メモリのマッピング情報管理装置及び方法 - Google Patents

不揮発性メモリのマッピング情報管理装置及び方法 Download PDF

Info

Publication number
JP2007220107A
JP2007220107A JP2007026525A JP2007026525A JP2007220107A JP 2007220107 A JP2007220107 A JP 2007220107A JP 2007026525 A JP2007026525 A JP 2007026525A JP 2007026525 A JP2007026525 A JP 2007026525A JP 2007220107 A JP2007220107 A JP 2007220107A
Authority
JP
Japan
Prior art keywords
mapping information
logical
physical
unit
sector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007026525A
Other languages
English (en)
Inventor
Jin-Kyu Kim
辰 圭 金
Kyoung-Il Bang
卿 鎰 方
Song-Ho Yoon
松 虎 尹
Woon-Jae Chung
云 在 鄭
Min-Young Kim
▲みん▼ 英 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007220107A publication Critical patent/JP2007220107A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41FPRINTING MACHINES OR PRESSES
    • B41F15/00Screen printers
    • B41F15/14Details
    • B41F15/40Inking units
    • B41F15/42Inking units comprising squeegees or doctors
    • B41F15/423Driving means for reciprocating squeegees
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41FPRINTING MACHINES OR PRESSES
    • B41F15/00Screen printers
    • B41F15/14Details
    • B41F15/44Squeegees or doctors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】 不揮発性メモリの論理的セクターに対する接近要請にかかる時間を最小化させう不揮発性メモリのマッピング情報管理装置及び方法を提供する。
【解決手段】 所定の論理的ユニットにマッピングされた物理的ユニット内の各物理的セクターにマッピングされた論理的セクターを抽出する抽出部、抽出された論理的セクターを通じて論理的ユニットに属した論理的セクターについてのマッピング情報を生成するマッピング情報生成部、及び生成されたマッピング情報を貯蔵するマッピング情報貯蔵部とを含む。
【選択図】図7

Description

本発明は、不揮発性メモリのマッピング情報管理装置及び方法に関するものであって、より詳細には、不揮発性メモリの論理的セクターに接近要請にかかる時間を最小化させうる不揮発性メモリのマッピング情報管理装置及び方法に関する。
一般的に、家電機器、通信機器、セットトップボックスなどの内臓型システム(Embedded System)では、データを貯蔵して処理するための貯蔵媒体として不揮発性メモリが多く使われている。
不揮発性メモリの中で主に使われるフラッシュメモリは、電気的にデータを削除するか、再び記録できる不揮発性記憶素子であって、マグネチックディスクメモリを基盤とする貯蔵媒体に比べて電力消耗が少ないながらもハードディスクのような速いアクセスタイムを有し、小さいために携帯機器の貯蔵媒体として広く使われている。
また、不揮発性メモリは、ハードウェア的特性上、既存のRAM(ランダムアクセスメモリ)やマグネチック貯蔵媒体と同様に特定位置に貯蔵されたデータに任意に接近できるが、データを削除する場合には、既存の貯蔵媒体とは違ってブロック単位で削除がなされる。また、不揮発性メモリは、ハードウェア的特性上、すでに記録されたセクターに書き込み演算を行うためには該当セクターが含まれたブロック全体を消す演算を先に行わなければならないが、これが不揮発性メモリの性能を低下させる主な理由となる。
したがって、書き込み前の消去(Erase before write)問題を解決するために論理的アドレス(Logical Address)と物理的アドレス(Physical Address)の概念が導入された。言い替えれば、ホストから要請される論理的アドレスに対する読み取り/書き込みなどのデータ演算は、多様なマッピングアルゴリズムによって実際に不揮発性メモリの物理的アドレスに対する読み取り/書き込みデータ演算に変換される。
一方、不揮発性メモリが使われるシステムは、システム起動の時、マッピングアルゴリズムによって論理的データを再構成するためにマッピング情報を再構成する過程を経る。ホストは、再構成されたマッピング情報を参照して、リアルタイムで不揮発性メモリで所定論理的アドレスにマッピングされた物理的アドレスの位置を探して該当データに接近して読み取り/書き込みなどのデータ演算を行う。
一般的に、不揮発性メモリに対するデータ演算の性能を最大化させるためには、2段階のマッピングを経る。1段階は、一つの論理的ユニットに多数個の物理的ユニットがマッピングされる論理的ユニットと物理的ユニットのマッピングであり、2段階は、各々の物理的ユニット内で論理的セクターと物理的セクターのマッピングである。
このような2段階のマッピングは、不揮発性メモリが使われるシステムが起動される時に行われ、ホストは不揮発性メモリに対するデータ演算が要請される時、2段階のマッピングを通じて再構成されるマッピング情報を通じて該当するデータに接近する。また、2段階のマッピングを通じて再構成されたマッピング情報は、不揮発性メモリに書き込み演算が要請されるか書き込み演算が行われた後に更新される。
図1は、一般的な論理的ユニットと物理的ユニットと間のマッピング関係が示された図面である。
図示されたように、論理的ユニット0に物理的ユニット13、7、12、15がマッピングされており、論理的ユニット1には物理的ユニット2がマッピングされており、論理的ユニットNには物理的ユニット10、17、3がマッピングされており、物理的ユニット20、1、5はマッピングされていない。このとき、デプス(depth)は、使った時期を表わす値としてデプス値が大きいほど最近に使われた物理ユニットになる。
図2は、従来の技術による物理的ユニット内で物理的セクターと論理的セクターのマッピング関係が示された図面である。このとき、図2は、前述した図1で論理的ユニットNにマッピングされた物理ユニット内でのマッピング関係が示された場合を例として説明し、論理的ユニットNは、論理的セクター0、1、2、3で構成された場合を例として説明する。
図示されたように、最大のデプス値を有する物理的ユニット10がもっとも最近に使われた物理的ユニットであり、最小のデプス値を有する物理的ユニット3が最初にマッピングされた物理的ユニットになる。このとき、論理的ユニットNの論理的セクター0にマッピングされた物理的セクターは、物理的ユニット3の0、3番目、論理的セクター1にマッピングされた物理的セクターは、物理的ユニット3の1番目と物理的ユニット17の0、2番目、論理的セクター2にマッピングされた物理的セクターは、物理的ユニット3の2番目、論理的セクター3にマッピングされた物理的セクターは、物理的ユニット17の3番目と物理的ユニット10の3番目になる。
不揮発性メモリを使うシステムは、システム起動の時に前述したようなマッピング関係を通じてマッピング情報を再構成する。このようなマッピング情報は図3のように、論理的セクターが貯蔵された物理的ユニット内の物理的セクターのオフセットで構成される。このとき、論理的ユニットNが論理的セクター0、1、2、3からなっているので、マッピング情報も論理的セクター0、1、2、3に対する物理的セクターのオフセットからなる。したがって、前述した図3による前述した図2のマッピング情報は、図4と同じである。このとき、同一な論理的セクターに多数個の物理的セクターのオフセットが存在する場合には、もっとも最近にアップデートされた物理的セクターが有效であると見なす。
図5は、従来の技術による不揮発性メモリに読み取り要請を処理する方法が示された図面である。このとき、図5は、前述した図4で論理的セクター0に対する読み取り要請を処理する場合を例として説明する。
図示されたように、論理的セクター0は、物理的ユニット3の物理的セクター3に貯蔵されている。したがって、論理的セクター0に接近するためには、物理的ユニット10、17、3についてのマッピング情報を順次的に検索しなければならない。したがって、論理的セクター0にマッピングされた物理的セクターを探すためには、総3回のマッピング情報を検索しなければならない。
図6は、従来の技術による不揮発性メモリの書き込み要請を処理する方法が示された図面である。このとき、図6は、前述した図4で論理的セクター0に対する書き込み要請を処理する場合を例として説明する。
図示されたように、論理的セクター0に対する書き込みは、もっとも最近にマッピングされた物理ユニット10で論理的セクターにマッピングされない物理的セクター1になされる。このとき、物理的ユニット10についてのマッピング情報は、1番目の物理的セクターに書き込みがなされたために更新される。また、物理的ユニット10のマッピング情報が更新されたために、既存に論理的セクター0にマッピングされた物理的ユニット3の物理的セクター3についてのマッピング情報を更新する過程を経て書き込み演算が完了される。
しかし、前述したマッピング情報は、物理ユニットごとに各々維持管理されるために読み取り要請及び書き込み要請に対して該当論理的セクターにマッピングされた物理的セクターを探すためにすべてのマッピング情報を検索しなければならず、マッピング情報を更新する場合にも多くのメモリが使われてオーバーヘッドが発生する問題点がある。
特許文献1は、メモリアレイを複数の動作ブロックに分けて、各々のブロックごとにルックアップテーブルを持たせることによって、論理的アドレスと物理的アドレスと間のアクセスタイムを向上させるフラッシュメモリアクセス方法を開示しているが、これは、各々の物理ユニットごとにマッピング情報を維持管理することで、読み取り要請及び書き込み要請を処理するためのマッピング情報を検索してアップデートする作業のための多くのメモリが使われて発生するオーバーヘッドを解決する方案は提案されていない。
韓国公開特許1999−0075161号公報
本発明は、論理ユニット別にマッピング情報を管理して、論理的セクター接近要請にかかる時間を最小化できる不揮発性メモリのマッピング管理装置及び方法を提供するところにその目的がある。
本発明は、前述した目的に制限されず、言及されなかったさらなる目的は、下記から当業者に明確に理解されるであろう。
前記目的を果たすために、本発明の実施形態による不揮発性メモリのマッピング情報管理装置は、所定の論理的ユニットにマッピングされた物理的ユニット内の各物理的セクターにマッピングされた論理的セクターを抽出する抽出部、前記抽出された論理的セクターを通じて前記論理的ユニットに属した論理的セクターについてのマッピング情報を生成するマッピング情報生成部、及び前記生成されたマッピング情報を貯蔵するマッピング情報貯蔵部とを含む。
また、前記目的を果たすために、本発明の実施形態による不揮発性メモリのマッピング情報管理方法は、所定の論理的ユニットにマッピングされた物理的ユニット内の各物理的セクターにマッピングされた論理的セクターを抽出する段階、前記抽出された論理的セクターを通じて前記論理的ユニットに属した論理的セクターについてのマッピング情報を生成する段階、及び前記生成されたマッピング情報を貯蔵する段階とを含む。
その他の実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
本発明の不揮発性メモリのマッピング情報管理装置及び方法によれば、不揮発性メモリの論理的セクター読み取りの要請時、最小限のオーバーヘッドで論理的セクターの貯蔵位置を把握することができ、不揮発性メモリの書き込みの要請時、書き込み実行の後、最小限のオーバーヘッドでマッピング情報を更新できる效果がある。
本発明の利点及び特徴、そしてそれらの達成方法は、添付図面と共に詳細に後述されている実施形態を参照すれば、明確になる。しかし、本発明は、以下で開示される実施形態に限定されず、相異なる多様な形態で具現でき、単に本実施形態は本発明の開示を完全にし、当業者に発明の範ちゅうを完全に知らせるために提供され、本発明は請求項の範ちゅうにより定義されるだけである。明細書全体にわたって同一の参照符号は、同一の構成要素を指称する。
以下、本発明の実施形態によって不揮発性メモリのマッピング情報管理装置及び方法を説明するためのブロック図または処理フローチャートを参考にして、本発明について説明する。このとき、処理フローチャートの各ブロックとフローチャートとの組合わせは、コンピュータプログラムインストラクションによって行われるということを理解できるであろう。これらコンピュータプログラムインストラクションは、汎用コンピュータ、特殊用コンピュータまたはその他のプログラム可能なデータプロセッシング装備のプロセッサーに搭載されることができるので、コンピュータまたはその他のプログラム可能なデータプロセッシング装備のプロセッサーを通じて行われるそのインストラクションがフローチャートブロックで説明された機能を行う手段を生成する。これらコンピュータプログラムインストラクションは、特定方式で機能を具現するためにコンピュータまたはその他のプログラム可能なデータプロセッシング装備を志向できるコンピュータ利用可能またはコンピュータ判読可能メモリに貯蔵されることも可能なので、そのコンピュータ利用可能またはコンピュータ判読可能メモリに貯蔵されたインストラクションは、フローチャートブロックで説明された機能を行うインストラクション手段を内包する製造品目を生産することも可能である。コンピュータプログラムインストラクションは、コンピュータまたはその他のプログラム可能なデータプロセッシング装備上に搭載されることも可能なので、コンピュータまたはその他のプログラム可能なデータプロセッシング装備上で一連の動作段階が行われてコンピュータで実行されるプロセスを生成してコンピュータまたはその他のプログラム可能なデータプロセッシング装備を行うインストラクションはフローチャートブロックで説明された機能を実行するための段階を提供することも可能である。
また、各ブロックは、特定された論理的機能を実行するための一つ以上の実行可能なインストラクションを含むモジュール、セグメントまたはコードの一部を表すことができる。また、いくつかの代替実行例では、ブロックで言及された機能が順序を外れて発生することも可能であるということに注目しなければならない。例えば、相次いで示されている二つのブロックは、実質的に同時に行われることも可能であり、またはそのブロックが時々該当する機能によって逆順に行われることも可能である。
一般的に、フラッシュメモリは、小ブロックフラッシュメモリと大ブロックフラッシュメモリとに分けられる。このとき、小ブロックフラッシュメモリは論理的演算単位と物理的演算単位とが同一な一方、大ブロックフラッシュメモリは論理的演算単位に比べて物理的演算単位が大きい特徴を有する。ここで、論理的演算単位は、ホスト側の演算単位であって、よくセクターと称され、物理的演算単位は、フラッシュメモリから実際単位であって、よくページと称される。参考に、論理的演算単位と物理的演算単位は、セクター及びページに限らずフラッシュメモリが使われる装置によって多様な大きさからなりうる。
図7は、本発明の実施形態による大ブロックフラッシュメモリの構造が示された図面である。
図示されたように、本発明の実施形態による大ブロックフラッシュメモリ110は、多数のページ112からなる多数のブロック111からなり、少なくとも一つ以上のブロックが集まって一つのユニット113を構成し、ユニット113はメタ情報貯蔵領域113a及びデータ貯蔵領域113bを含みうる。本発明の実施形態で使われる用語のうち、ユニットはフラッシュ変換階層(Flash Translation Layer、FTL)でブロック管理を效率的にするために連続される所定個数のブロック単位をまとめた概念であり、論理的ユニットは連続された所定個数の論理的なブロック単位の集合を意味し、物理的ユニットは連続された所定個数の物理的なブロック単位の集合を意味する。
このとき、図7で、ユニット113は、物理的ユニットである場合を例として説明し、メタ情報領域113aは、該当物理的ユニットがマッピングされた論理的ユニットの論理的ユニット番号(Logical Unit Number、LUN)と該当物理的ユニットの使用時期を表わすデプスを貯蔵できる。デプス値が必要な理由は、一つの論理的ユニットに多数個の物理的ユニットがマッピングされる時、どの物理的ユニットがもっとも最近にアップデートされた有效なデータを有しているか否かを判断するためである。一方、各ページ111のメイン領域111aに属した512バイト単位のセクターには実際データが貯蔵され、スペア領域111bには貯蔵されたデータの論理的セクター番号が貯蔵される。
一般的に、一つの論理ユニットには、多数個の物理ユニットがマッピングされて使われうる。これは、FTLが書き込み性能の最適化のためにユニット間の1:nマッピングを支援するために所定時点で一つの論理的セクターに対して多数個の物理的セクターマッピングが存在できる。有效なデータとは、もっとも最近の書き込み要請によって書き込まれたセクターを意味する。このとき、有效な物理的セクターの位置を表わすためには物理的セクターが属した物理的ユニットについての情報と物理的ユニット内での正確な位置情報が必要になる。
図8は、本発明の実施形態による不揮発性メモリのマッピング情報管理装置が示された図面である。このとき、本発明の実施形態での不揮発性メモリは、フラッシュメモリであると理解されうる。
図示されたように、本発明の実施形態による不揮発性メモリのマッピング情報管理装置100は、不揮発性メモリ110、所定の論理ユニットにマッピングされた物理ユニット内の各物理的セクターにマッピングされた論理的セクターを抽出する抽出部120、所定論理的セクターにマッピングされた物理的セクターを物理ユニットの使用順序によって更新してマッピング情報を生成するマッピング情報生成部130、生成されたマッピング情報を貯蔵するマッピング情報貯蔵部140、及びホストからの読み取り/書き込み要請によって不揮発性メモリ110に接近するデバイスドライバー150を含みうる。
不揮発性メモリ110は、前述した図7のフラッシュメモリと理解され、その構成も前述した図7のフラッシュメモリと同一であると理解されうる。
抽出部120は、所定の論理ユニットにマッピングされた多数個の物理的ユニット内の各物理的ユニットに含まれた物理的セクターにマッピングされた論理的セクターを抽出できる。このとき、論理的セクターは、前述した図7のスペア領域111bから抽出されうる。このような論理的セクターの抽出は、多数個の論理ユニットが存在する場合には、各論理ユニットごとにマッピングされたすべての物理ユニットに対してなされる。
マッピング情報生成部130は、所定の論理的ユニットで抽出された論理的セクターにマッピングされた物理的セクターを該当論理的ユニットで最初に使われた物理的ユニットから更新し始めてもっとも最近に使われた物理的ユニットの順序で更新を行う。もっとも最近に使われた物理的ユニットの更新まで完了すれば、マッピング情報生成部130は所定論理的セクターが貯蔵された物理的ユニットの番号と該当物理的ユニットで該当論理的セクターが貯蔵された物理的セクターオフセットからなるマッピング情報を生成できる。
例えば、図9のように論理的ユニットNに物理的ユニット10、17、3がマッピングされた場合、抽出部120は、物理的ユニット10、17、3内の各物理的セクターにマッピングされた論理的セクターを抽出する。このとき、論理的セクターは、前述した図7のようにスペア領域111bから抽出されうる。言い替えれば、物理的ユニット10では、物理的セクター0に論理的セクター3がマッピングされ、物理的ユニット17では、物理的セクター0、1、2、3に各々論理的セクター1、論理的セクター2、論理的セクター1、論理的セクター3がマッピングされ、物理的ユニット3では、物理的セクター0、1、2、3に各々論理的セクター0、論理的セクター1、論理的セクター2、論理的セクター0がマッピングされたことが分かる。
このとき、マッピング情報生成部130は、最初に使われた物理的ユニットから所定論理的セクターが貯蔵された物理的ユニットの番号と該当物理的ユニットで該当論理的セクターが貯蔵された物理的セクターオフセットからなるマッピング情報の更新を行い始める。このとき、所定物理的ユニット内での更新は、物理的セクター0から物理的セクター3の順からなりうる。
例えば、マッピング情報生成部130が最初に使われた物理的ユニット3を通じてマッピング情報を生成すれば、図10のように論理的セクター0ないし論理的セクター3についてのマッピング情報が生成されうる。このとき、論理的セクター0に対する物理的セクターが3であることは、所定物理的ユニットでデータは物理的セクター0から物理的セクター3の順に順次的に書き込まれるために同一な物理的ユニットでは最後に書き込まれたデータがもっとも最近にアップデートされたデータと見なされるためである。
以後、マッピング情報生成部130は、物理的ユニット3の次に使われた物理的ユニット17で抽出された論理的セクターを通じてマッピング情報を更新できる。例えば、図11のように前述した図10のマッピング情報で論理的セクター1にマッピングされた物理的ユニット3の物理的セクター1が物理的ユニット17の物理的セクター3に更新されうる。また、前述した図10で論理的セクター2にマッピングされた物理的ユニット3の物理的セクター2が物理的ユニット17の物理的セクター1に更新されうる。また、前述した図10で物理的セクターがマッピングされなかった論理的セクター3に物理的ユニット17の物理的セクター3がマッピングされたことが分かる。
これと同様に、マッピング情報生成部130は、物理的ユニット17に対する更新が完了されれば、物理的ユニット10に対する更新を行って、結果的に図12のようなすべての物理的ユニットに対する更新を完了したマッピング情報を生成できる。このようなマッピング情報を生成する過程は、すべての論理的ユニットに対して反復的に行われうる。
マッピング情報生成部130によって生成されたマッピング情報は、マッピング情報貯蔵部140に貯蔵されて不揮発性メモリ110を使うシステムで貯蔵されたマッピング情報を参照して、不揮発性メモリ110での読み取り要請及び書き込み要請を処理できる。このとき、該当する論理的セクターに接近するために所定論理的ユニット別に生成されたマッピング情報を参照するために物理的ユニット別にマッピング情報を管理することに比べて早い時間に該当セクターに接近させうる。
図13は、本発明の実施形態によるマッピング情報生成方法が示された図面である。
図示されたように、本発明の実施形態によるマッピング情報生成方法は、先に不揮発性メモリ110を使うシステムが起動する時、抽出部120はすべての論理ユニットを検索して物理ユニットがマッピングされた論理ユニットを検索する(S110)。
抽出部120は、検索された論理ユニットを論理ユニット番号によって整列した後(S120)、論理ユニット番号によって論理ユニットにマッピングされた物理的ユニット内の物理的セクターにマッピングされた論理的セクターを抽出する(S130)。
マッピング情報生成部130は、抽出された論理的セクターを所定論理的ユニットで最初に使われた物理的ユニットからマッピング情報の更新を始める(S140)。このとき、更新順序は、所定論理的ユニットにマッピングされた多数個の物理的ユニットのうち、最初に使われた物理的ユニットから始め、所定物理的ユニットでは物理的セクターの順序によって更新を行う。
以後、すべての物理的ユニットに対する更新が完了されたかを判断し(S150)、判断結果、完了されない場合、次の順序の物理的ユニットに対する更新を行う(S160)。このとき、次の順序の物理的ユニットとは、最初に使われた物理的ユニットの次に使われた物理的ユニットを意味する。
すべての物理的ユニットに対する更新が完了されれば、マッピング情報はマッピング情報貯蔵部140に貯蔵される(S170)。
図14は、本発明の実施形態による読み取り要請に対する処理方法が示された図面である。このとき、図14は、ホストが論理的セクターNの読み取りを要請した場合を例として説明する。
図示されたように、本発明の実施形態による読み取り要請に対する処理方法は、先にホストから論理セクターNに対する読み取り要請が来れば、読み取り要請に該当する論理セクターNが属した論理的ユニット番号と該当論理的ユニット内での論理的オフセットを求める(S210)。
このとき、デバイスドライバー150は、求められた論理的オフセットを通じてマッピング情報貯蔵部140に貯蔵されたマッピング情報を参照して、該当論理的ユニット内で論理セクターNが属した物理的ユニット及び物理的セクターを検索する(S220)。
以後、デバイスドライバー150は、検索された物理的ユニット及び物理的セクターによって論理的セクターNに接近する(S230)。
例えば、論理的セクター0に対する読み取りの要請時、図15に図示されたように論理的セクター0が属した論理的ユニット番号と該当論理的ユニット内での論理的オフセットを求めて、マッピング情報を参照して論理的セクター0にマッピングされた物理的セクターに接近することである。
図16は、本発明の実施形態による書き込み要請を処理する方法が示された図面である。このとき、図16は、ホストが論理的セクターNに書き込みを要請した場合を例として説明する。
図示されたように、本発明の実施形態による書き込み要請を処理する方法は、先にデバイスドライバー150がホストから書き込みが要請された論理的セクターNに対してもっとも最近にマッピングされた物理ユニット内の物理的セクターにデータを書き込む(S310)。
このとき、本発明の実施形態では、もっとも最近にマッピングされた物理ユニット内の物理的セクターにデータを書き込む場合を例として説明しているが、これは、本発明の理解を助けるための一例に過ぎず、もっとも最近にマッピングされた物理的ユニットに空の物理的セクターがない場合には、マッピングされない物理ユニットを新たにマッピングしてデータを書き込むこともできる。
デバイスドライバー150は、論理的セクターNが書き込まれた物理ユニット及び物理ユニット内の物理的セクターオフセットを抽出する(S320)。
また、デバイスドライバー150は、論理的セクターNが属した論理ユニット及び論理的セクターオフセットを抽出する(S330)。
以後、マッピング情報生成部130は、該当する論理ユニットのマッピング情報で論理的セクターNに該当する物理ユニット及び物理的セクターオフセットを更新する(S340)。
前記‘部’は、ソフトウェアまたはField Programmable Gate Array(FPGA)または注文型半導体(Application Specific Integrated Circuit、ASIC)のようなハードウェア構成要素を意味し、‘部’は所定の役割を実行する。しかし、‘部’は、ソフトウェアまたはハードウェアに限定される意味ではない。‘部’は、アドレッシングできる記録媒体にあるように構成することもでき、一つまたはそれ以上のプロセッサーを実行させるように構成することもできる。したがって、一例として‘部’は、ソフトウェア構成要素、客体志向ソフトウェア構成要素、クラス構成要素及びタスク構成要素のような構成要素と、プロセス、関数、属性、プロシージャ、サブルーチン、プログラムコードのセグメント、ドライバー、ファームウエア、マイクロコード、回路、データ、データベース、データ構造、テーブル、アレイ、及び変数を含む。構成要素と‘部’で提供される機能は、さらに小さな数の構成要素及び‘部’に結合されるか追加的な構成要素と‘〜部’とにさらに分離されうる。
以上のように、本発明による不揮発性メモリ、そのためのデータ有效性を判断する装置及び方法を例示された図面を参照して説明したが、本明細書に開示された実施形態と図面によって本発明は限定されず、本発明の技術思想範囲内で当業者によって多様な変形が可能であるということは勿論である。
本発明は、不揮発性メモリのマッピング情報管理装置及び方法に関連する技術分野に適用されうる。
一般的な論理的ユニットと物理的ユニットと間のマッピング関係が示された図である。 従来の技術による物理的ユニット内の物理的セクターと論理的セクターのマッピング関係が示された図である。 従来の技術によるマッピング情報が示された図である。 図3による図2のマッピング情報が示された図である。 従来の技術による不揮発性メモリの読み取り要請を処理する方法が示された図である。 従来の技術による不揮発性メモリの書き込み要請を処理する方法が示された図である。 本発明の実施形態による大ブロックフラッシュメモリの構造が示された図である。 本発明の実施形態による不揮発性メモリのマッピング情報管理装置が示された図である。 本発明の実施形態による論理ユニットにマッピングされた物理ユニットが示された図である。 図9の物理ユニット3を通じて生成されたマッピング情報が示された図である。 図10のマッピング情報が物理ユニット17を通じて更新されたマッピング情報が示された図である。 図11のマッピング情報が物理ユニット10を通じて更新されたマッピング情報が示された図である。 本発明の実施形態によるマッピング情報生成方法が示された図である。 本発明の実施形態による読み取り要請処理方法が示された図である。 本発明の実施形態による読み取りの要請時、更新されるマッピング情報が示された図である。 本発明の実施形態による書き込み要請処理方法が示された図である。 本発明の実施形態による書き込みの要請時、更新されるマッピング情報が示された図である。
符号の説明
110 不揮発性メモリ
120 抽出部
130 マッピング情報生成部
140 マッピング情報貯蔵部
150 デバイスドライバー

Claims (16)

  1. 所定の論理的ユニットにマッピングされた物理的ユニット内の各物理的セクターにマッピングされた論理的セクターを抽出する抽出部と、
    前記抽出された論理的セクターを通じて前記論理的ユニットに属した論理的セクターについてのマッピング情報を生成するマッピング情報生成部と、
    前記生成されたマッピング情報を貯蔵するマッピング情報貯蔵部と、を含むことを特徴とする不揮発性メモリのマッピング情報管理装置。
  2. 前記抽出部は、前記物理的ユニットがマッピングされた論理的ユニットを検索し、前記検索結果によって前記物理的ユニットがマッピングされた論理的ユニットに対して前記論理的セクター抽出を行うことを特徴とする請求項1に記載の不揮発性メモリのマッピング情報管理装置。
  3. 前記マッピング情報生成部は、前記論理的ユニットにマッピングされた物理的ユニットのうち、マッピングされた順序によって各物理的ユニットで抽出された論理的セクターによるマッピング情報を更新することを特徴とする請求項2に記載の不揮発性メモリのマッピング情報管理装置。
  4. 前記マッピング情報は、前記論理的ユニットの各論理的セクターに対して該当論理的セクターが貯蔵された物理ユニット番号及び前記物理ユニット番号で該当論理的セクターが貯蔵された物理的セクターオフセットを含むことを特徴とする請求項3に記載の不揮発性メモリのマッピング情報管理装置。
  5. 前記マッピング情報を参照して、所定論理的セクターに対するデータ演算を行うデバイスドライバーをさらに含むことを特徴とする請求項1に記載の不揮発性メモリのマッピング情報管理装置。
  6. 前記マッピング情報生成部は、前記デバイスドライバーによるデータ演算の実行時、前記生成されたマッピング情報を更新することを特徴とする請求項5に記載の不揮発性メモリのマッピング情報管理装置。
  7. 前記抽出部は、前記書き込み演算が行われた物理的ユニット番号及び物理的セクターオフセットを抽出し、
    前記マッピング情報生成部は、 前記書き込み演算が行われた論理的セクターが属した論理的ユニット番号及び論理的セクターオフセットを求めて該当する論理的ユニットについてのマッピング情報で前記論理的セクターオフセットに該当する物理的ユニット番号及び物理的セクターオフセットを更新することを特徴とする請求項6に記載の不揮発性メモリのマッピング情報管理装置。
  8. 前記デバイスドライバーは、所定の論理的セクターに対する読み取りの要請時、前記生成されたマッピング情報を参照して、論理的セクターが貯蔵された物理的ユニット番号及び物理的セクターオフセットを検索することを特徴とする請求項6に記載の不揮発性メモリのマッピング情報管理装置。
  9. 所定の論理的ユニットにマッピングされた物理的ユニット内の各物理的セクターにマッピングされた論理的セクターを抽出する段階と、
    前記抽出された論理的セクターを通じて前記論理的ユニットに属した論理的セクターについてのマッピング情報を生成する段階と、
    前記生成されたマッピング情報を貯蔵する段階と、を含むことを特徴とする不揮発性メモリのマッピング情報管理方法。
  10. 前記論理的セクターを抽出する段階は、前記物理的ユニットがマッピングされた論理的ユニットを検索する段階と、
    前記検索結果によって前記物理的ユニットがマッピングされた論理的ユニットに対して前記論理的セクター抽出を行う段階と、を含むことを特徴とする請求項9に記載の不揮発性メモリのマッピング情報管理方法。
  11. 前記マッピング情報を生成する段階は、前記論理的ユニットにマッピングされた物理的ユニットのうち、マッピングされた順序によって各物理的ユニットで抽出された論理的セクターを更新する段階を含むことを特徴とする請求項10に記載の不揮発性メモリのマッピング情報管理方法。
  12. 前記マッピング情報は、前記論理的ユニットの各論理的セクターに対して該当論理的セクターが貯蔵された物理ユニット番号及び前記物理ユニット番号で該当論理的セクターが貯蔵された物理的セクターオフセットを含むことを特徴とする請求項11に記載の不揮発性メモリのマッピング情報管理方法。
  13. 前記マッピング情報を参照して、所定論理的セクターに対するデータ演算を行う段階をさらに含むことを特徴とする請求項9に記載の不揮発性メモリのマッピング情報管理方法。
  14. 前記データ演算を行う段階は、書き込み演算の実行時、前記生成されたマッピング情報を更新する段階を含むことを特徴とする請求項13に記載の不揮発性メモリのマッピング情報管理方法。
  15. 前記マッピング情報を更新する段階は、前記書き込み演算が行われた物理的ユニット番号及び物理的セクターオフセットを抽出する段階と、
    前記書き込み演算が行われた論理的セクターが属した論理的ユニット番号及び論理的セクターオフセットを求めて該当する論理的ユニットについてのマッピング情報で前記論理的セクターオフセットに該当する物理的ユニット番号及び物理的セクターオフセットを更新する段階と、を含むことを特徴とする請求項14に記載の不揮発性メモリのマッピング情報管理方法。
  16. 前記データ演算を行う段階は、所定の論理的セクターに対する読み取りの要請時、前記生成されたマッピング情報を参照して、論理的セクターが貯蔵された物理的ユニット番号及び物理的セクターオフセットを検索する段階を含むことを特徴とする請求項13に記載の不揮発性メモリのマッピング情報管理方法。
JP2007026525A 2006-02-16 2007-02-06 不揮発性メモリのマッピング情報管理装置及び方法 Pending JP2007220107A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015198A KR100781517B1 (ko) 2006-02-16 2006-02-16 비휘발성 메모리의 맵핑 정보 관리 장치 및 방법

Publications (1)

Publication Number Publication Date
JP2007220107A true JP2007220107A (ja) 2007-08-30

Family

ID=38370107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007026525A Pending JP2007220107A (ja) 2006-02-16 2007-02-06 不揮発性メモリのマッピング情報管理装置及び方法

Country Status (3)

Country Link
US (1) US7822940B2 (ja)
JP (1) JP2007220107A (ja)
KR (1) KR100781517B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924021B1 (ko) * 2007-10-02 2009-10-28 주식회사 휴원 플래시 메모리의 사상 관리 방법
US8732388B2 (en) * 2008-09-16 2014-05-20 Micron Technology, Inc. Embedded mapping information for memory devices
US8285965B2 (en) * 2009-11-20 2012-10-09 Western Digital Technologies, Inc. Aligning data storage device partition to boundary of physical data sector
KR101226600B1 (ko) 2011-03-09 2013-01-28 주식회사 이에프텍 메모리 시스템 및 그의 메모리 맵핑 방법
US9063838B1 (en) 2012-01-23 2015-06-23 Western Digital Technologies, Inc. Data storage device shifting data chunks of alignment zone relative to sector boundaries
US8996839B1 (en) 2012-01-23 2015-03-31 Western Digital Technologies, Inc. Data storage device aligning partition to boundary of sector when partition offset correlates with offset of write commands
US20140244901A1 (en) * 2013-02-26 2014-08-28 Lsi Corporation Metadata management for a flash drive
KR102661020B1 (ko) 2016-11-07 2024-04-24 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326165A (ja) * 2003-04-21 2004-11-18 Toshiba Corp メモリ制御装置およびメモリ制御方法
JP2005222550A (ja) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd フラッシュメモリのリマッピング方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907856A (en) 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
GB2291990A (en) * 1995-09-27 1996-02-07 Memory Corp Plc Flash-memory management system
JP3197815B2 (ja) * 1996-04-15 2001-08-13 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 半導体メモリ装置及びその制御方法
KR100319598B1 (ko) 1998-03-18 2002-04-06 김영환 플래시메모리어레이액세스방법및장치
JP4315488B2 (ja) 1998-06-30 2009-08-19 ソニー株式会社 データ記憶装置、データ処理装置、データ処理システム並びにデータ処理方法
US6191712B1 (en) 1999-06-28 2001-02-20 International Business Machines Corporation Circuit for aligning logical sectors with physical sectors in a disk storage system
KR100644602B1 (ko) * 2000-10-11 2006-11-10 삼성전자주식회사 플래시메모리를 위한 재사상 제어방법 및 그에 따른플래시 메모리의 구조
KR20040072875A (ko) 2003-02-11 2004-08-19 유비시스테크놀러지 주식회사 낸드 플래시 메모리를 이용한 저장장치
KR100526188B1 (ko) * 2003-12-30 2005-11-04 삼성전자주식회사 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326165A (ja) * 2003-04-21 2004-11-18 Toshiba Corp メモリ制御装置およびメモリ制御方法
JP2005222550A (ja) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd フラッシュメモリのリマッピング方法

Also Published As

Publication number Publication date
KR100781517B1 (ko) 2007-12-03
KR20070082403A (ko) 2007-08-21
US20070192533A1 (en) 2007-08-16
US7822940B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
US9684462B2 (en) Method and apparatus utilizing non-uniform hash functions for placing records in non-uniform access memory
JP4832521B2 (ja) フラッシュメモリメディアにおけるデータ管理方法
KR101289931B1 (ko) 다양한 블록 크기를 지원하는 주소 사상을 사용하여 플래시 메모리 내에 데이터를 저장하는 방법 및 장치
US9830260B2 (en) Method for mapping page address based on flash memory and system therefor
JP4740216B2 (ja) 不揮発性メモリ管理方法及び装置
KR101303524B1 (ko) 불휘발성 메모리에 대한 메타데이터 리던던시 스킴
JP3708047B2 (ja) フラッシュメモリの管理方法
US7991946B2 (en) Apparatus using flash memory as storage and method of operating the same
CN109376123B (zh) 管理文件的方法、分布式存储***和管理节点
KR100772863B1 (ko) 요구 페이징 기법을 적용한 시스템에서 페이지 교체 수행시간을 단축시키는 방법 및 장치
US20080098195A1 (en) Memory system including flash memory and mapping table management method
JP2007220107A (ja) 不揮発性メモリのマッピング情報管理装置及び方法
EP2665065A2 (en) Electronic device employing flash memory
JP2015515047A5 (ja)
JP2008084317A (ja) 異種セルタイプを支援する不揮発性メモリのためのマッピング装置および方法
US10552335B2 (en) Method and electronic device for a mapping table in a solid-state memory
JP2013030254A (ja) 半導体記憶装置、情報処理装置
US20240143219A1 (en) Software-hardware combination method for internal mapping address query of zoned namespace
JP2008299848A (ja) 不揮発性メモリのデータ処理装置及びその処理方法
CN109213450B (zh) 一种基于闪存阵列的关联元数据删除方法、装置及设备
JP2005222534A (ja) フラッシュメモリのデータ管理装置及び方法
CN113253926A (zh) 提升新型存储器的查询和存储性能的存储内索引构建方法
KR20150139383A (ko) 반도체 장치
KR20190123819A (ko) 데이터 저장장치의 주소 맵핑 테이블 운용 방법
KR100801072B1 (ko) 플래시 메모리, 이를 위한 맵핑 장치 및 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025