JP2005215853A - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP2005215853A JP2005215853A JP2004019760A JP2004019760A JP2005215853A JP 2005215853 A JP2005215853 A JP 2005215853A JP 2004019760 A JP2004019760 A JP 2004019760A JP 2004019760 A JP2004019760 A JP 2004019760A JP 2005215853 A JP2005215853 A JP 2005215853A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- failure
- rom
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Train Traffic Observation, Control, And Security (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
【課題】 RAMの容量削減が可能で、故障の原因究明も容易となり、また、アクセスタイムが遅いROMにデータを書き込むことによる正常時の制御装置の演算性能を損ねることがなく、かつRAMのバックアップのために大型部品であるバッテリーやスーパーキャパシタを実装することが不要とし、制御装置の小型化が可能となる。
【解決手段】 CPU11、電気的に書換えと消去が可能なROM21、RAM22、上位装置との通信手段13、及び制御対象との入出力手段を有し、制御対象の異常データを基に故障か否かを判断し制御する制御装置であって、制御対象の異常データを検出すると、異常データ及び異常データ検出時刻以降の時系列の入出力データをモニタデータとしてRAMに記録する。
【選択図】 図1
【解決手段】 CPU11、電気的に書換えと消去が可能なROM21、RAM22、上位装置との通信手段13、及び制御対象との入出力手段を有し、制御対象の異常データを基に故障か否かを判断し制御する制御装置であって、制御対象の異常データを検出すると、異常データ及び異常データ検出時刻以降の時系列の入出力データをモニタデータとしてRAMに記録する。
【選択図】 図1
Description
本発明は、制御装置であり、特に障害発生時の原因調査を容易にし、かつデータ収集を効率よく行う故障モニタに関するものである。
近年のエレクトロニクス技術の発展に伴い、制御装置にマイコンを組み込むことは必須の技術となってきている。このような制御装置は、従来はハードウェアによって実現していた機能をソフトウェアによって実現することで装置の小型化を実現している。一方、半導体の集積度が上がってきており、ソフトウェアの論理も大規模・複雑化して来ている。
このような制御装置では、故障発生時の原因究明のために、制御装置内の情報をモニタデータとして記録しておくのが普通である。情報の種類としては、通信データ、入出力データ、故障データ等が考えられる。モニタデータは、多くの情報及び長時間に渡る記録が必要であるが、実装するメモリ容量の制約があるため無制限ではない。
例えば、高速に制御する制御対象との入出力データは、制御周期が短いためこれをメモリに記録していくと、短時間ですぐにメモリがいっぱいになってしまう。一方、故障発生時の原因究明のためには、正常状態から故障発生に至るまでの入出力データの変化の過程を調べることは必須である。
さらに、別な側面として制御装置の故障発生時は速やかに正常装置と交換して復旧する必要があるため、故障の原因究明は製造元に故障装置を持ち帰ってから行うことになる。このためには、モニタデータは制御装置の電源が落とされても保持されている必要があるため、不揮発性メモリに格納しておくか、または電源バックアップされた揮発性メモリに格納しておく必要がある。
一般的に、ROMはアクセスタイムが大きく、また不揮発性であるためデータの書換えには所定の手順を踏む必要があり、時間がかかる。CPUを用いた制御装置は演算を高速化するため、アクセスタイムが小さい揮発性メモリであるRAMを用いてプログラムを実行させるのが普通である。従って、モニタデータの保持のためバッテリーや大容量のコンデンサ(スーパーキャパシタ)を用いて、RAMのバックアップを行っている。モニタデータの記録方法は、特許文献1等に提案されている。
特開平10−260721号公報
このような制御装置の故障モニタにおいては、メモリ容量の制約があるために頻繁に取得する入出力データの記録が困難であり、従って故障発生時の原因究明が遅れることとなり、さらに別な側面として、モニタデータの保持のために大型部品であるバッテリーやスーパーキャパシタを必要としているために制御装置の小型化を阻害している。本発明は、これらの課題を解決する制御装置の故障モニタを提供する。
本発明は、CPU、電気的な書換え・消去可能なROM、RAM、上位装置との通信手段、外部との入出力手段を有する制御装置において、該制御装置内で故障が発生した場合に、故障内容及び故障と判断するに至った時系列の入出力データをモニタデータとしてRAMに記録しておくことを特徴とする。さらに、故障が発生した場合は、前記RAMに記録されたモニタデータをROMに待避し、故障が発生していない期間は、入出力データのRAMへの記録及びモニタデータのROMへの待避は行わないことを特徴とする。
すなわち、本発明は、CPU、電気的に書換えと消去が可能なROM、RAM、上位との通信手段、及び制御対象との入出力手段を有し、制御対象の異常データを基に故障か否かを判断し制御する制御装置であって、前記制御対象の異常データを検出すると、異常データ及び異常データ検出時刻以降の時系列の入出力データをモニタデータとしてRAMに記録する制御装置である。
また、本発明は、上記制御対象が故障であると判断すると、上記RAMに記録されたモニタデータを電気的に書換えと消去が可能なROMに転記する制御装置である。
そして、本発明は、上記RAMに記録されたモニタデータをROMに転記すると、RAMへのモニタデータの記録を停止する制御装置である。
更に、本発明は、上記異常データが検出されなくなると、RAMへのモニタデータの記録を停止する制御装置である。
本発明によれば、故障発生時にのみ入出力データをモニタデータとしてRAMに記録することで、RAMの容量削減が可能となり、故障の原因究明も容易となる。また、故障発生時のみRAM内のモニタデータをROMに待避するため、アクセスタイムが遅いROMにデータを書き込むことによる正常時の制御装置の演算性能を損ねることがなく、かつRAMのバックアップのために大型部品であるバッテリーやスーパーキャパシタを実装することが不要となるため、制御装置の小型化が可能となる。
本発明を実施するための最良の形態を説明する。
本発明の制御装置は、CPU、電気的に書換えと消去が可能なROM、RAM、上位装置との通信手段、及び制御対象との入出力手段を有し、制御対象の異常データを基に故障か否かを判断し制御し、そして、制御対象の異常データを検出すると、異常データ及び異常データ検出時刻以降の時系列の入出力データをモニタデータとしてRAMに記録する。以下、本発明の制御装置の実施例について、図面を用いて説明する。図1は、本発明による鉄道保安装置用送受信器のブロック図である。
本発明の制御装置は、CPU、電気的に書換えと消去が可能なROM、RAM、上位装置との通信手段、及び制御対象との入出力手段を有し、制御対象の異常データを基に故障か否かを判断し制御し、そして、制御対象の異常データを検出すると、異常データ及び異常データ検出時刻以降の時系列の入出力データをモニタデータとしてRAMに記録する。以下、本発明の制御装置の実施例について、図面を用いて説明する。図1は、本発明による鉄道保安装置用送受信器のブロック図である。
図1は、鉄道用保安装置(ATC装置)の地上側設備において、軌道(レール)に列車制御信号(ATC信号)と列車検知信号(TD信号)を送信する機能を有する送受信器のブロック図を示したものである。本送受信器は、上位装置からI/O LANと呼ばれるネットワークを介して電文を受信し、これをディジタル周波数変調(MSK)後にレールに送信する機能を有するものである。11a,11bはCPU、21a,21bは電気的に書換えと消去が可能な不揮発性メモリであるROM、22a,22bは揮発性メモリであるRAM、14a,14bは周波数変調やディジタルフィルタ等の信号処理を専門に行うDSP、13はネットワーク制御を行うCAN、12は前記CPU11a,11bが互いに通信媒体として用いるDPRAM、15a、15b、16a、16bはアナログ信号とディジタル信号との変換を行うディジタルアナログコンバーター(以下、「D/A」という)及びアナログディジタルコンバーター(以下、「A/D」という)、17a,17bは交番信号を整流するFSAND・FSAMP、20は整流された交番信号により駆動される切換リレー(COR)、18、19は15a、15bが出力した低電圧のアナログ信号を電力増幅するPWM変換部及びPWM信号から不要な信号成分を除去するBPF(バンドパスフィルタ)である。また、本送受信器は2重系動作させ動作系/待機系を切り換えて使用する。
以下、図1に従い説明する。CPU11a,11bの実行プログラムは、それぞれ21a,21bのROM内に格納されている。CPUの動作開始直後は、ROMから直接命令を読み出して実行するが、初期処理においてROM内のプログラムデータを22a,22bのRAMに転送し、以降はRAMから命令を読み出す。これは、RAMのアクセスタイムがROMより早いことに着目し、CPUの処理性能を上げるための処置である。この初期処理は、オフライン動作であり、RAM上でプログラムが動作できるようになると、以降はオンライン動作となる。
まず、図示されていない上位装置からI/O LANを介して動作系/待機系の認識を指示する電文が送られてくると、13のCANが受信制御し1次局である11aのCPUに割り込みをかける。CPU11aは、電文を取得すると12のDPRAMを介して2次局であるCPU11bに電文を伝達する。そして、11a,11bのCPUは電文を解読し、例えば動作系と指示された場合は、互いに位相が90度ずれている交番信号を生成して17a、17bのFSAND・FSAMPに出力し、20のCORを駆動する。このとき、CORの接点は各マイコンに入力され、CORの制御状態と接点状態の整合が取れなければ、両マイコンはただちに交番信号を停止しPWM停止信号を有効とする。
続いて、上位装置からATC電文が送られてくると、前述の動作系/待機系認識指示時と同様な手順を経て、11a,11bのCPUが電文を解読する。そして、11bのCPUが規定された送信レベルデータとともに電文を14bのB系DSPに伝達する。14bのDSPでは、ディジタルデータである電文をディジタル信号処理によってMSK信号に変換し、16bのB系D/AからATC信号の情報を持つアナログ信号を指定のレベルで出力する。出力されたATC信号は18のPWM変換部でPWM信号に変換後に電力増幅され、19のBPFによって不要な信号成分(PWMのスイッチングノイズ)が除去され、すでに先に駆動されている20のCORを介して図示していない保安器に出力され、軌道に出力される。このとき、送受信器から出力される信号が一定のレベル以下または以上となることは、正常な列車制御が出来なくなることを意味するので、これを防ぐために19のBPF出力から電圧信号・電流信号を15a,15bのA/D、14a,14bのDSPを介して、11a,11bのCPUにフィードバックさせ、両CPUで監視する。そして、電圧・電流のフィードバック信号のレベルが規定の範囲外になった場合は、送受信器の故障と判断し、交番信号を停止して20のCORをオフさせるとともに、18のPWM変換部に対してPWM停止信号を有効とし、軌道に対してATC信号が出力されるのを防ぐ。さらに、DSPにおいてMSK信号の復調を行いその結果が出力した電文内容と一致することを確認している。
次に上位装置からTD電文が送られてくると、上記ATC電文受信と同一の手順により、11a,11bのCPUが電文を解読する。そして、11aのCPUが電文を14aのDSPに伝達する。ATC電文のときと同様にMSKに変換されたTD信号は、18のPWM変換部、19のBPF、20のCORを介して軌道に出力される。BPF出力のフィードバック信号のレベルと復調電文を11a,11bのCPUで監視するのも、ATC電文の場合と同一である。
尚、上記の動作中、CPU11a,11bは、上位装置から受信した電文及び上位装置に送信した電文、軌道に出力した電文及び復調した電文をモニタデータとして、22a,22bのRAM内に記録している。
さて、このような列車制御用送受信器の故障検知の仕組みは以下のようにしている。まず、CORの接点溶着及び接触不良を検知するため、CPUは常時CORの接点データを読み出している。本送受信器は列車の安全を守るため、装置内の故障を内在させる時間を極力短くしており、そのため接点データの読み出し周期も上位装置の伝送周期に比べて短くしている。ここで、COR接点の不良(駆動中の接触不良による接点オフ又は非駆動中の接点溶着による接点オン)が発生すると、CPUは所定の時間が経過してから故障と判定する。ここで、所定の時間を設けたのは、CORの駆動または非駆動時に接点のチャタリングの発生及び一過性の接点不良を故障と誤検知しないためである。CPUは、故障判定後、故障と判断するに至った所定時間分のCOR接点の時系列データを故障判定結果とともに22a、22bのRAMに記録する。そして、上位装置に故障検知したことを報告後、それまでに記録されている全てのRAM内のモニタデータを21a,21bのROMに転送する。
次に、送受信器の出力信号レベルの異常を検知するため、CPUは電圧・電流のフィードバック信号のレベルデータを常時読み出している。前記CORの故障検知と同様に、レベルデータの読み出し周期を短くしている。ここで、送信系(D/A、PWM、BPF等)の故障によりフィードバック信号レベルが所定の範囲を超えると、CPUは所定の時間が経過してから故障と判定する。ここでの所定時間は、送受信器の動作開始直後のレベルが不安定な状態での故障誤検知をしないためである。CPUは、故障判定後、故障と判断するに至った所定時間分の電圧・電流フィードバック信号レベルの時系列データを故障判定結果とともに22a、22bのRAMに記録する。そして、上位装置に故障検知したことを報告後、それまでに記録されている全てのRAM内のモニタデータを21a,21bのROMに転送する。
以上のような動作によって記録された長時間分のモニタデータは、工場に持ち帰って22a,22bのROMから吸い上げることができるため、故障した送受信器を速やかに正常な送受信器に交換復旧することが可能となる。さらに、故障判断前からの長時間のモニタデータを記録しているため、迅速に故障の原因究明が行える。また、プログラム格納用に搭載している電気的に書換え・消去可能なROMにモニタデータを格納することにより、モニタデータバックアップのための大型のバッテリーやスーパーキャパシタ等の部品が不要となり、送受信器の小型化が可能となる。また、故障が発生しない間はモニタデータをアクセスタイムの早いRAMに記録することにより、装置の処理性能を向上することが可能となる。また、故障が発生したときのみ入出力データをモニタデータとして記録することにより、メモリ容量の削減が可能となる。
なお、本実施例において、故障判定中に異常データが検出されなくなると、RAMへのモニタデータの記録は停止される。
11a,11b:CPU
14a,14b:DSP
13:CAN
12:DPRAM
15a,15b,16a,16b:D/A、A/D
17a,17b:FSAND・FSAMP
18:PWM変換部
19:BPF
20:COR
21a,21b:ROM
22a,22b:RAM
14a,14b:DSP
13:CAN
12:DPRAM
15a,15b,16a,16b:D/A、A/D
17a,17b:FSAND・FSAMP
18:PWM変換部
19:BPF
20:COR
21a,21b:ROM
22a,22b:RAM
Claims (4)
- CPU、電気的に書換えと消去が可能なROM、RAM、上位装置との通信手段、及び制御対象との入出力手段を有し、制御対象の異常データを基に故障か否かを判断し制御する制御装置であって、
前記制御対象の異常データを検出すると、異常データ及び異常データ検出時刻以降の時系列の入出力データをモニタデータとしてRAMに記録することを特徴とする制御装置。 - 請求項1記載の制御装置において、
上記制御対象が故障であると判断すると、上記RAMに記録されたモニタデータを電気的に書換えと消去が可能なROMに転記することを特徴とする制御装置。 - 請求項2記載の制御装置において、
上記RAMに記録されたモニタデータをROMに転記すると、RAMへのモニタデータの記録を停止することを特徴とする制御装置。 - 請求項1記載の制御装置において、
上記異常データが検出されなくなると、RAMへのモニタデータの記録を停止することを特徴とする制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004019760A JP2005215853A (ja) | 2004-01-28 | 2004-01-28 | 制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004019760A JP2005215853A (ja) | 2004-01-28 | 2004-01-28 | 制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005215853A true JP2005215853A (ja) | 2005-08-11 |
Family
ID=34903886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004019760A Pending JP2005215853A (ja) | 2004-01-28 | 2004-01-28 | 制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005215853A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105160181A (zh) * | 2015-09-02 | 2015-12-16 | 华中科技大学 | 一种数控***指令域序列异常数据检测方法 |
-
2004
- 2004-01-28 JP JP2004019760A patent/JP2005215853A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105160181A (zh) * | 2015-09-02 | 2015-12-16 | 华中科技大学 | 一种数控***指令域序列异常数据检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10110157B2 (en) | Machine tool | |
JP2007018414A (ja) | メモリビットエラーの訂正機能を有する制御装置 | |
JP2005215853A (ja) | 制御装置 | |
JP4131825B2 (ja) | 軌道回路用送受信器 | |
JP2004112271A (ja) | 遠隔監視システム | |
JP2007233891A (ja) | プラント監視制御装置 | |
KR20120124925A (ko) | 캔통신을 이용한 암전류 발생 유닛 진단 장치 및 방법 | |
JPH06105417B2 (ja) | 多重化電源装置における障害検出方式 | |
JP4980947B2 (ja) | 制御システム及び制御方法 | |
CN109688022B (zh) | 机车柴油机远程通信控制方法、装置及存储介质 | |
WO2019097890A1 (ja) | 列車制御装置および列車制御方法 | |
JP4546877B2 (ja) | デジタル継電装置 | |
JP3480881B2 (ja) | 遠隔監視装置 | |
CN114670902B (zh) | 远程复位和紧急制动远程缓解的处理方法及*** | |
JPS58104562A (ja) | フアクシミリ装置 | |
JP4493461B2 (ja) | バックアップ機器,バックアップ方法および放送システム | |
KR100187822B1 (ko) | 사설교환기에서 원거리 스위칭시의 메세지 유실방지 장치 및 방법 | |
JPS5831440A (ja) | 遠隔通信制御処理装置の自動切替方式 | |
JP2000013469A (ja) | 通信機器の復旧装置及び復旧方法 | |
JPH09102089A (ja) | 電源装置 | |
CN115912248A (zh) | 一种故障录波器电源的控制装置及其控制方法 | |
JP2732959B2 (ja) | 通信システム | |
CN117725461A (zh) | 航天器遥测数据故障自主处理方法、装置及存储介质 | |
JP2009126198A (ja) | 鉄道信号保安設備の送信架搭載装置 | |
JPS58183391A (ja) | 衛星の姿勢制御装置 |