JP2005191487A - 半導体装置およびその製造法 - Google Patents
半導体装置およびその製造法 Download PDFInfo
- Publication number
- JP2005191487A JP2005191487A JP2003434384A JP2003434384A JP2005191487A JP 2005191487 A JP2005191487 A JP 2005191487A JP 2003434384 A JP2003434384 A JP 2003434384A JP 2003434384 A JP2003434384 A JP 2003434384A JP 2005191487 A JP2005191487 A JP 2005191487A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- gate electrode
- semiconductor device
- insulating film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 トレンチ構造を有する半導体装置においてゲート電極をトレンチ外部に取り出す際に、ゲート酸化膜絶縁耐圧低下の原因の一つであるトレンチ上部の角部にゲート電極の接触を防ぎ、ゲート酸化膜絶縁耐圧向上を図る。
【解決手段】 ゲート電極がトレンチの上部の角部に接触していない構造を有する半導体装置。
【選択図】 図１
【解決手段】 ゲート電極がトレンチの上部の角部に接触していない構造を有する半導体装置。
【選択図】 図１
Description
本発明は、トレンチ構造を有する半導体装置およびその製造法に関する。
図３に従来のトレンチ（溝）構造を有する半導体装置の断面図を示す。半導体基板１にトレンチ１０構造を有する半導体装置は、トレンチ１０を含む半導体基板１表面に絶縁膜３が形成されている。トレンチ１０内部の薄い絶縁膜３は、ゲート絶縁膜となる。更にトレンチ１０内部には、ゲート電極７、４が埋め込まれている。ゲート電極７は外部の配線２に接続され任意の電圧に印加される。トレンチ１０の上部にある角部５における電界集中等のために、角部５のゲート酸化膜絶縁耐圧が通常の平面型のゲート酸化膜絶縁耐圧より低く、これを改善するために、従来は、トレンチ底部の底角部６をテーパーエッチ等で丸めてトレンチ底部に電界が集中しないようにしていた（例えば、特許文献１参照。）。
特開２００１−０４４２１６号公報（図４ｂ）
トレンチ１０が半導体基板１表面に周期的に並ぶ領域においては、ゲート電極７のように、トレンチ１０内にゲート電極７を堆積した後、トレンチ１０の上部と底部との間にゲート電極表面が位置するようにゲート電極７をエッチバックする為、トレンチ１０底部の角部６の耐圧のみを向上させれば良い。しかしながら、ゲート絶縁膜３の絶縁耐圧低下はトレンチ１０上端の角部５でも起きる。つまり、ゲート電極７と配線２との接続部（近傍）となるトレンチ上部５の角部の電界集中が起きる。
本発明は、トレンチ構造におけるゲート絶縁膜の絶縁耐圧低下の原因の一つである電界集中をなくすものである。つまり、トレンチ上部の角部にゲート電極接続用の配線２と半導体基板１との間で電界集中を起こさない構造である。
本発明は、トレンチ構造におけるゲート絶縁膜の絶縁耐圧低下の原因の一つである電界集中をなくすものである。つまり、トレンチ上部の角部にゲート電極接続用の配線２と半導体基板１との間で電界集中を起こさない構造である。
（１） トレンチ内のゲート電極をトレンチ外に導体を用いて引き出す時に、前記導体がトレンチ上部の角部に接触していない構造を有する半導体装置とした。
（２） 前記トレンチ内部において、前記トレンチ上部とトレンチ底部との間に表面が位置するように堆積されたゲート電極と、前記ゲート電極上に設けた絶縁体を有し、前記絶縁体にコンタクトホールを設け、前記コンタクトホール部に電極膜を堆積することにより、前記電極膜と前記ゲート電極をコンタクトさせ前記ゲート電極をトレンチ外部に引き出す構造を有する半導体装置とした。
（３） ゲート酸化膜を付けた前記トレンチ内に前記ゲート電極を堆積させ、前記トレンチ上部と前記トレンチ底部との間に前記ゲート電極表面が位置するように前記ゲート電極を全体的にエッチバックする工程と、前記ゲート電極上部に堆積させた絶縁膜に前記コンタクトホールを設ける工程と、前記コンタクトホール部に電極膜を堆積する工程を有する半導体装置とした。
（２） 前記トレンチ内部において、前記トレンチ上部とトレンチ底部との間に表面が位置するように堆積されたゲート電極と、前記ゲート電極上に設けた絶縁体を有し、前記絶縁体にコンタクトホールを設け、前記コンタクトホール部に電極膜を堆積することにより、前記電極膜と前記ゲート電極をコンタクトさせ前記ゲート電極をトレンチ外部に引き出す構造を有する半導体装置とした。
（３） ゲート酸化膜を付けた前記トレンチ内に前記ゲート電極を堆積させ、前記トレンチ上部と前記トレンチ底部との間に前記ゲート電極表面が位置するように前記ゲート電極を全体的にエッチバックする工程と、前記ゲート電極上部に堆積させた絶縁膜に前記コンタクトホールを設ける工程と、前記コンタクトホール部に電極膜を堆積する工程を有する半導体装置とした。
トレンチ構造を有する半導体装置において、終端のトレンチ上部の角部における耐圧低下の要因が完全に排除される。
図１は本発明の実施例である。図３に示した従来のトレンチ構造を有する半導体装置では、ゲート電極を取り出すために終端（配線との接続部）のトレンチ上部の角部５がゲート電極に接触している。それに対し、図１では終端のトレンチ１０内の配線３に接続されるゲート電極７は、他のゲート電極４と同様にトレンチ１０の上部と底部との間にゲート電極表面が位置するようにエッチバックされている。
更に、その表面に、第２の絶縁膜８が形成されている。そして、第２の絶縁膜８には、ゲート電極７と配線２との接続を行なう為のコンタクトホール１１が形成されている。コンタクトホール１１は、ゲート電極７の表面中央部のみが露出するように設けられている。つまり、トレンチ１０の上部の角部５が露出しないように設けられるものである。その上に、配線２が形成される。
更に、その表面に、第２の絶縁膜８が形成されている。そして、第２の絶縁膜８には、ゲート電極７と配線２との接続を行なう為のコンタクトホール１１が形成されている。コンタクトホール１１は、ゲート電極７の表面中央部のみが露出するように設けられている。つまり、トレンチ１０の上部の角部５が露出しないように設けられるものである。その上に、配線２が形成される。
以上の構造により、配線２、及び配線２に接続されるゲート電極７が上部の角部５に接触することなく、電極２によってゲート電極７をトレンチ外部に取り出すことができている。そのため、図１に示したトレンチ構造を有する半導体装置において、上部の角部５の耐圧低下の要因が完全に排除される。
以下に、製造法を記述する。図２aに示すように、半導体基板にトレンチ（溝）１０を形成し、その表面に酸化膜３を形成する。酸化膜３の一部には、厚い部分が形成されており、厚い部分は、素子分離の絶縁膜となる。特に、トレンチ１０の内部表面の絶縁膜３は、薄い酸化膜になっており、ゲート絶縁膜を形成する。そして、その絶縁膜３を介して、トレンチ内には、ゲート電極７、４が埋め込まれている。ゲート電極７、４はトレンチ内部にトレンチ１０上部端部５と底部６との間にゲート電極表面が位置するように全体的にエッチバックする。
つぎに図２bに示すように第２の絶縁膜８を半導体基板表面全体に堆積させる。
そして、終端のトレンチ上部の第２の絶縁膜８にコンタクトホール１１を空け、図２cに示すような構造にする。このコンタクトホール１１は、トレンチ１０の壁に接触しないように設ける。
その後、図２dに示すように半導体基板表面全体に電極膜２を堆積させ、不必要な部分をエッチングし図１に示す構造を作成する。
そして、終端のトレンチ上部の第２の絶縁膜８にコンタクトホール１１を空け、図２cに示すような構造にする。このコンタクトホール１１は、トレンチ１０の壁に接触しないように設ける。
その後、図２dに示すように半導体基板表面全体に電極膜２を堆積させ、不必要な部分をエッチングし図１に示す構造を作成する。
１ 半導体基板
２ ゲート電極
３ 絶縁体
４ ゲート電極
５ トレンチ上部の角部
６ トレンチ底部の底角部
７ 終端トレンチ内のゲート電極
８ 第２の絶縁膜
２ ゲート電極
３ 絶縁体
４ ゲート電極
５ トレンチ上部の角部
６ トレンチ底部の底角部
７ 終端トレンチ内のゲート電極
８ 第２の絶縁膜
Claims (3)
- トレンチ内の第１の絶縁膜を介して形成されたゲート電極をトレンチ外に配線を用いて引き出す時に、前記配線がトレンチ上部の角部に接触していないように、前記トレンチ上に形成された第２の絶縁膜と、前記載２のコンタクトホールを介して前記ゲート電極と前記配線とを接続した構造を有する半導体装置。
- 前記ゲート電極は、前記トレンチ内部において、前記トレンチの上部と前記トレンチの底部との間に表面が位置するように堆積されており、
前記第２の絶縁膜は、前記ゲート電極上に設けられ、
前記第２の絶縁体にコンタクトホールを設けられ、
前記コンタクトホール部に前記配線を堆積され、
前記配線と前記ゲート電極をコンタクトさせ前記ゲート電極をトレンチ外部に引き出す構造を有する請求項１記載の半導体装置。 - ゲート酸化膜を付けた前記トレンチ内に前記ゲート電極を堆積させ、前記トレンチ上部と前記トレンチ底部との間に前記ゲート電極表面が位置するように前記ゲート電極を全体的にエッチバックする工程と、前記ゲート電極上部に堆積させた絶縁膜に前記コンタクトホールを設ける工程と、前記コンタクトホール部に電極膜を堆積する工程を有する半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003434384A JP2005191487A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置およびその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003434384A JP2005191487A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置およびその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005191487A true JP2005191487A (ja) | 2005-07-14 |
Family
ID=34791475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003434384A Withdrawn JP2005191487A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置およびその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005191487A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008139897A1 (ja) * | 2007-04-27 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| WO2008139898A1 (ja) * | 2007-04-27 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| JP2010503209A (ja) * | 2006-08-28 | 2010-01-28 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | ダイレクトトレンチポリシリコンコンタクトを備える横型トレンチｍｏｓｆｅｔおよびその形成方法 |
| JP2015082632A (ja) * | 2013-10-24 | 2015-04-27 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219519A (ja) * | 1995-12-07 | 1997-08-19 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| JPH11121741A (ja) * | 1997-10-14 | 1999-04-30 | Toshiba Corp | 半導体装置 |
| JP2002368221A (ja) * | 2001-06-08 | 2002-12-20 | Nec Corp | 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法 |
| JP2002373988A (ja) * | 2001-06-14 | 2002-12-26 | Rohm Co Ltd | 半導体装置およびその製法 |
-
2003
- 2003-12-26 JP JP2003434384A patent/JP2005191487A/ja not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219519A (ja) * | 1995-12-07 | 1997-08-19 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| JPH11121741A (ja) * | 1997-10-14 | 1999-04-30 | Toshiba Corp | 半導体装置 |
| JP2002368221A (ja) * | 2001-06-08 | 2002-12-20 | Nec Corp | 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法 |
| JP2002373988A (ja) * | 2001-06-14 | 2002-12-26 | Rohm Co Ltd | 半導体装置およびその製法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010503209A (ja) * | 2006-08-28 | 2010-01-28 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | ダイレクトトレンチポリシリコンコンタクトを備える横型トレンチｍｏｓｆｅｔおよびその形成方法 |
| WO2008139897A1 (ja) * | 2007-04-27 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| WO2008139898A1 (ja) * | 2007-04-27 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| JPWO2008139898A1 (ja) * | 2007-04-27 | 2011-01-27 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5443978B2 (ja) * | 2007-04-27 | 2014-03-19 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5502468B2 (ja) * | 2007-04-27 | 2014-05-28 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2015082632A (ja) * | 2013-10-24 | 2015-04-27 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| WO2015060027A1 (ja) * | 2013-10-24 | 2015-04-30 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9728633B2 (en) | 2013-10-24 | 2017-08-08 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5154000B2 (ja) | 半導体装置 | |
| WO2006035877A1 (ja) | 半導体装置 | |
| US8907382B2 (en) | Semiconductor device and fabrication method thereof | |
| JP5183959B2 (ja) | Ｍｏｓｆｅｔ型半導体装置の製造方法 | |
| JP2005191487A (ja) | 半導体装置およびその製造法 | |
| JP2010182912A (ja) | 半導体装置の製造方法 | |
| JP2003101012A (ja) | 半導体装置およびその製造方法 | |
| CN106558615B (zh) | 被保护抵抗闩锁的垂直导电集成电子器件和相关制造工艺 | |
| JP5502468B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20070073235A (ko) | 고전압 소자 및 그의 제조방법 | |
| CN100477236C (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2000156408A (ja) | 半導体装置及びその製造方法 | |
| JP2009054828A (ja) | 半導体装置およびその製造方法 | |
| JP2013048161A (ja) | 半導体装置の製造方法 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| US11935917B2 (en) | Semiconductor structure forming method and semiconductor structure | |
| JPH0575114A (ja) | Ｓｏｉ型半導体装置およびその製造方法 | |
| JP2000216371A (ja) | 電荷転送装置およびその製造方法 | |
| JP3319153B2 (ja) | 半導体装置の製造方法 | |
| KR19990000376A (ko) | 반도체 소자 제조방법 | |
| JP2009147248A (ja) | 半導体装置の製造方法 | |
| JPH09275134A (ja) | 誘電体分離型半導体装置の製造方法 | |
| US7224012B2 (en) | Thin film capacitor and fabrication method thereof | |
| JP2000021970A (ja) | 半導体装置の製造方法 | |
| KR20010094185A (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20061108 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A977 | Report on retrieval |
Effective date: 20101119 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20101130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110126 |