JP2005189663A - マルチレイヤ画像合成装置 - Google Patents

Abstract

【課題】複数画像を合成して表示するマルチレイヤ画像合成装置において、合成結果に寄与しないデータによるメモリ使用、メモリアクセス電力が多い。
【解決手段】２つ以上の画像レイヤから合成画像を作成するためのマルチレイヤ画像合成装置で、出力画像のデータ位置に応じて各入力画像レイヤに設定されたレイヤオフセット情報を元に画像片入力アドレスを算出するアドレスオフセット計算を備えることにより、画像処理に必要なデータのみを入力してメモリアクセス量を低減する。
【選択図】図１

Description

本発明は、複数の画像レイヤから合成画像を作成するためのマルチレイヤ画像合成装置に関するものである。

従来、マルチレイヤ画像合成装置としては、互いに同サイズの画像レイヤ間での同じ位置の画像データを半透明合成するものがあった。

たとえば、特許文献１に記載されている。
特許第３３８０８５９号公報

しかし、従来のマルチレイヤ画像合成装置では、各画像レイヤが互いに同サイズであることが画像データ入力時の前提であったため、合成に不必要な画像データであっても外部画像メモリ上に存在する必要があり、合成結果が変化しないデータであっても外部画像メモリから入力して混合手段で合成しなければならないため、画像レイヤ数に応じて特定量の外部画像メモリ容量を必要とし、外部画像メモリアクセスや回路動作による電力も特定量を消費する、という課題があった。

上記課題を解決する為に、本発明のマルチレイヤ画像合成装置は、２つ以上の画像レイヤから合成画像を作成するためのマルチレイヤ画像合成装置であって、画像メモリと、最背面レイヤの画像片を前記画像メモリに格納することにより前記画像メモリを初期化するための初期化手段と、各画像レイヤに設定されたレイヤオフセット情報を元に画像片入力アドレスを算出するアドレスオフセット計算手段と、最背面レイヤから最前面レイヤまでの各レイヤの前記画像片入力アドレス位置の、各々１フレーム以下のサイズを有する画像片を順次入力するための入力手段と、前記画像メモリに格納された画像片と、前記入力手段により入力された画像片とを重み付け加算により混合し、かつ前記混合により得られた画像片を前記画像メモリに格納する処理を、前記最前面レイヤの画像片の処理が完了するまで反復実行するための混合手段と、前記混合手段の処理により前記画像メモリに最終的に格納された合成画像片を出力するための出力手段と、各手段の処理を、前記最前面レイヤの最後の画像片の処理が完了するまで継続実行させるための制御手段とを備えたことを特徴とする。

本発明に係るマルチレイヤ画像合成装置は、上述の構成を備えることにより、画像レイヤ合成に不必要な画像データを外部画像メモリ上に存在させる必要がなく、外部画像メモリ容量を削減できる。さらに、外部画像メモリアクセスと回路動作も画像レイヤ合成が必要な部分に制限できるため、消費電力を低減することができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明にかかわるマルチレイヤ画像合成装置を用いたディスプレイシステムの構成例を示している。図１のディスプレイシステムは、１０１のマルチレイヤ画像合成装置、１１５の外部画像メモリ、１１９のラスタスキャン方式のディスプレイモニタとで構成される。１０１のマルチレイヤ画像合成装置の内部は、アドレスオフセット計算回路１０２、画像入力回路１０３、不透明度入力回路１０４、混合回路１０９、制御回路１１１、第１のラインメモリ１１２、第２のラインメモリ１１３、マルチプレクサ回路１１４、さらに混合回路１０９の内部は乗算器１０５、１０８、加算器１０６、演算回路１０７で構成される。

表１と図２を用いて外部画像メモリ１１５に格納されているレイヤ情報の例を示す。レイヤ順は画像を重ねる順番で、数値が小さくなるほど背面に位置する。先頭アドレスは外部画像メモリ１１５内での各画像データの先頭アドレスである。画像サイズは各画像データの幅Ｘｓｉｚｅと高さＹｓｉｚｅで、出力位置Ｘ０、Ｙ０は各画像の左上端をディスプレイモニタ１１９への合成後出力画像に配置する位置である。レイヤ順が１の画像は最背面になるため、基本的に画像サイズＸｓｉｚｅ、Ｙｓｉｚｅはディスプレイモニタ１１９への出力画像サイズとし、出力位置Ｘ０、Ｙ０はともに０とする。

図３の画像合成過程を参照しながら動作を説明する。

外部画像メモリ１１５には合成を行う各レイヤのレイヤ情報、画像データ、不透明度データが格納されている。制御回路１１１はディスプレイモニタ１１９への表示データ出力タイミングに応じてラインメモリ１（１１２）とラインメモリ２（１１３）の出力をマルチプレクサ回路１１４で１ラインタイミング毎に切り替え、ディスプレイモニタ１１９への出力を行っていない方のラインメモリに対して次ラインの表示データを格納する。ラインメモリ２（１１３）のデータをディスプレイモニタ１１９に出力し、ラインメモリ１（１１２）に次ラインであるＹｏｕｔ行の表示データを格納する場合、まず、制御回路１１１からアドレスオフセット計算回路１０２に対して最背面レイヤのライン座標Ｙｏｕｔを指示する。アドレスオフセット計算回路では各画像データのレイヤ情報を参照して最背面レイヤである画像Ａの先頭アドレスＡ０にＸｓＡ＊（Ｙｏｕｔ−１）を加えてＹｏｕｔ行の先頭アドレスを算出して外部メモリに出力し、外部画像メモリ１１５から画像入力回路１０３を介して入力した画像データをラインメモリ１（１１２）の初期化データとして不透明度演算を行わずにラインメモリ１（１１２）に書き込む。Ｙｏｕｔ行１ライン分の最背面データがラインメモリ１（１１２）に書き込まれると、制御回路１１１は次のレイヤとの混合のために次のレイヤのデータ入力を指示する。次のレイヤはレイヤ情報の参照により画像Ｂである。ここで、画像Ｂには出力位置Ｘ０Ｂ、Ｙ０Ｂと画像サイズＸｓＢ、ＹｓＢが設定されているため、Ｙｏｕｔ行がＹ０Ｂ〜（Ｙ０Ｂ＋ＹｓＢ）の範囲に含まれるかどうかを判定する。Ｙｏｕｔ行がＹ０Ｂ〜（Ｙ０Ｂ＋ＹｓＢ）の範囲に含まれる場合には、アドレスオフセット回路はＢ０＋｛ＸｓＢ＊（Ｙｏｕｔ−Ｙ０Ｂ）｝＋Ｘ０Ｂの計算を行い、Ｙｏｕｔ行のＸ０Ｂ座標に該当する画像データＶｉと不透明度データαをそれぞれ画像入力回路１０３と不透明度入力回路１０４に入力する。このとき、画像Ｂのデータとして水平座標でＸ０Ｂの部分からデータ入力を開始するため、画像Ｂの合成データが存在しない左端からＸ０Ｂ−１までの合成は行わない。画像Ｂの画像データＶｉと不透明度データαは混合回路１０９に入力し、乗算器１０５でＶｉ＊αを計算する一方、ラインメモリ１（１１２）に先に書き込んだ画像Ａの同じ水平座標のデータＶｂに対して乗算器１０８で（１―α）を乗じて、加算器１０６でＶｉ＊αとＶｂ＊（１―α）を足して画像Ａと画像Ｂの不透明合成結果としてＶｍを得てラインメモリ１（１１２）に上書きする。この計算をＹｏｕｔ行のＸ０Ｂ〜（Ｘ０Ｂ＋ＸｓＢ）の全データについて順番に行う。Ｙｏｕｔ行の画像Ａと画像Ｂの混合合成が終わると、制御回路１１１はさらに上のレイやとの合成を指示する。アドレスオフセット計算回路１０２はレイヤ情報を参照して次のレイヤ画像Ｃのアドレスを算出する。画像Ｃとの混合合成ではＶｉ、αが画像Ｃの画像データと不透明度データとなり、ラインメモリ１（１１２）からのデータＶｂが先の画像Ａと画像Ｂの混合合成結果となって、同じ動作を繰り返す。制御回路１１１は最前面レイヤまで合成指示を繰り返し、ディスプレイモニタ１１９に出力するためのＹｏｕｔ行の表示データをラインメモリ１（１１２）上に生成する。

ディスプレイモニタ１１９への次の１ライン出力タイミングになると、制御回路１１１はマルチプレクサ回路１１４の出力を切り替えて、ラインメモリ１（１１２）上のＹｏｕｔ行の表示データをディスプレイモニタ１１９に出力し、先ほどとは逆にラインメモリ２（１１３）にＹｏｕｔ＋１ライン目の表示データを生成し始める。

このようにして、アドレスオフセット計算によって実際に画像データがある部分のみをアドレスで指定してデータを入力することにより、外部画像メモリ１１５内には混合合成に寄与しない不透明度０のデータを格納する必要がなくなる。さらに、混合合成に寄与しないデータを格納していないか、もしくはアドレスオフセット計算でアクセスしないことによって、外部画像メモリアクセス量を低減でき、回路動作も混合合成部分のみに低減できるため、メモリアクセスと回路動作に起因して発生する消費電力を抑えることができる。

（実施の形態２）
図４は、本発明にかかわるマルチレイヤ画像合成装置を用いたディスプレイシステムの第２の構成例を示している。図４のディスプレイシステムは、２０１のマルチレイヤ画像合成装置、２１５の外部画像メモリ、２１９のラスタスキャン方式のディスプレイモニタとで構成される。２０１のマルチレイヤ画像合成装置の内部は、アドレス変換回路２２０、画像入力回路２０３、不透明度入力回路２０４、画像処理設定回路２２１、第１の画像処理回路２２２、第２の画像処理回路２２３、混合回路２０９、制御回路２１１、第１のラインメモリ２１２、第２のラインメモリ２１３、マルチプレクサ回路２１４、さらに混合回路２０９の内部は乗算器２０５、２０８、加算器２０６、演算回路２０７で構成される。

表２と図５を用いて外部画像メモリ２１５に格納されているレイヤ情報２１６の例を示す。レイヤ順は画像を重ねる順番で、数値が小さくなるほど背面に位置する。先頭アドレスは外部画像メモリ２１５内での各画像データの先頭アドレスである。画像サイズは各画像データの幅Ｘｓｉｚｅと高さＹｓｉｚｅで、拡大・縮小倍率Ｘｍ、Ｙｍは各画像の水平方向と垂直方向の拡大・縮小倍率である。レイヤ順が１の画像は最背面になるため、基本的に画像サイズＸｓｉｚｅ、Ｙｓｉｚｅに拡大・縮小倍率を乗じた値Ｘｓｉｚｅ＊Ｘｍ、Ｙｓｉｚｅ＊Ｙｍがディスプレイモニタ２１９への出力画像サイズとなるように設定する。

図６の画像合成過程を参照しながら動作を説明する。

外部画像メモリ２１５には合成を行う各レイヤのレイヤ情報、画像データ、不透明度データが格納されている。制御回路２１１はディスプレイモニタ２１９への表示データ出力タイミングに応じてラインメモリ１（２１２）とラインメモリ２（２１３）の出力をマルチプレクサ回路２１４で１ラインタイミング毎に切り替え、ディスプレイモニタ２１９への出力を行っていない方のラインメモリに対して次ラインの表示データを格納する。ラインメモリ２（２１３）のデータをディスプレイモニタ２１９に出力し、ラインメモリ１（２１２）に次ラインであるＹｏｕｔ行の表示データを格納する場合、まず、制御回路２１１からアドレス変換回路２２０に対して最背面レイヤのライン座標Ｙｏｕｔを指示する。アドレス変換回路２２０では各画像データのレイヤ情報を参照して最背面レイヤを画像Ａと判断する。アドレス変換回路２２０は画像処理設定回路２２１に画像Ａの画像処理情報を設定させるとともに、画像Ａの拡大・縮小倍率を参照して、出力のＹｏｕｔ行に該当する画像ＡのＹｏｕｔＡ行を算出する。ＹｏｕｔＡ行は画像Ａの垂直方向の拡大・縮小率ＹｍＡを用いてＹｏｕｔ／ＹｍＡで算出でき、外部画像メモリ２１５内部の画像Ａの先頭アドレスＡ０にＸｓＡ＊（ＹｏｕｔＡ−１）を加えた値がディスプレイモニタ２１９への出力のＹｏｕｔ行に対応する画像ＡのＹｏｕｔＡ行の先頭アドレスとなる。画像ＡのＹｏｕｔＡ行の画像データを、拡大・縮小の画像処理を施してラインメモリ１（２１２）にＹｏｕｔ行のデータとして入力するためには、先頭アドレス以降の水平方向のアドレス走査でもアドレス変換を行う。ディスプレイモニタ２１９のＹｏｕｔ行の左端データ座標をＵ（０）とし、左端からＮ番目のデータ座標をＵ（Ｎ）とすると、ラインメモリ１（２１２）の座標Ｕ（Ｎ）に入力するべき画像Ａのデータのアドレスは、画像Ａの水平方向の拡大・縮小倍率ＸｍＡを用いて、Ｕ（Ｎ）／ＸｍＡをＹｏｕｔＡ行の先頭アドレスに加えたアドレスになる。このようにディスプレイモニタ２１９への出力位置を考慮したアドレス変換を行って外部画像メモリ２１５から画像入力回路２０３を介して入力した画像データＶｉを、画像処理回路１（２２２）において水平方向ＸｍＡ倍、垂直方向ＹｍＡ倍の拡大・縮小処理をして画像データＶｐとし、ラインメモリ１（２１２）の初期化データとして不透明度演算を行わずにラインメモリ１（２１２）に書き込む。Ｙｏｕｔ行１ライン分の最背面データがラインメモリ１（２１２）に書き込まれると、制御回路２１１は次のレイヤとの混合のために次のレイヤのデータ入力を指示する。次のレイヤはレイヤ情報の参照により画像Ｂである。アドレス変換回路２２０は画像処理設定回路２２１に画像Ｂの画像処理情報を設定させる。ここで、画像Ｂにも拡大・縮小倍率ＸｍＢ、ＹｍＢと画像サイズＸｓＢ、ＹｓＢが設定されているため、ディスプレイモニタ２１９への出力Ｙｏｕｔ行が０〜ＹｓＢ＊ＹｍＢの範囲に含まれるかどうかを判定する。Ｙｏｕｔ行が０〜ＹｓＢ＊ＹｍＢの範囲に含まれる場合には、アドレス変換回路２２０は画像Ａの場合と同様に、出力のＹｏｕｔ行に該当するＹｏｕｔＢ行の先頭アドレスをＹｏｕｔ／ＹｍＢを用いて、Ｂ０＋｛ＸｓＢ＊（ＹｏｕｔＢ−１）｝と算出する。水平方向にもＵ（Ｎ）／ＸｍＢの計算を行って、ディスプレイモニタ２１９への出力のＹｏｕｔ行に該当する画像データＶｉと不透明度データαをそれぞれ画像入力回路２０３と不透明度入力回路２０４に入力する。画像Ｂの画像データＶｉと不透明度データαはそれぞれ画像処理回路１（２２２）と画像処理回路２（２２３）に入力して拡大・縮小の画像処理を施されて画像データＶｐ、αｐとして混合回路２０９に入力する。混合回路２０９では乗算器２０５でＶｐ＊αｐを計算する一方、ラインメモリ１（２１２）に先に書き込んだ画像ＡのデータＶｂに対して乗算器２０８で（１―αｐ）を乗じて、加算器２０６でＶｐ＊αｐとＶｂ＊（１―αｐ）を足して画像Ａと画像Ｂの混合合成結果としてＶｍを得てラインメモリ１（２１２）に上書きする。この計算は、アドレス変換回路２２０で変換した画像ＢのアドレスがＹｏｕｔＢ行の最終データＸｓＢまで到達するか、ラインメモリ１（２１２）の最終データまで画像Ａと画像Ｂの合成結果が入力されるまで順番に行う。Ｙｏｕｔ行の画像Ａと画像Ｂの混合合成が終わると、制御回路２１１はさらに上のレイやとの合成を指示する。アドレス変換回路２２０はレイヤ情報を参照して次のレイヤ画像Ｃのアドレスを算出する。画像Ｃとの混合合成ではＶｐ、αｐが画像Ｃの画像データと不透明度データに画像処理を施したデータとなり、ラインメモリ１（２１２）からのデータＶｂが先の画像Ａと画像Ｂの混合合成結果となって、同じ動作を繰り返す。制御回路２１１は最前面レイヤまで合成指示を繰り返し、ディスプレイモニタ２１９に出力するためのＹｏｕｔ行の表示データをラインメモリ１（２１２）上に生成する。

ディスプレイモニタ２１９への次の１ライン出力タイミングになると、制御回路２１１はマルチプレクサ回路２１４の出力を切り替えて、ラインメモリ１（２１２）上のＹｏｕｔ行の表示データをディスプレイモニタ２１９に出力し、先ほどとは逆にラインメモリ２（２１３）にＹｏｕｔ＋１ライン目の表示データを生成し始める。

このようにして、混合合成直前に画像処理回路があり、アドレス変換計算によって画像処理を施す前の画像データがある部分のアドレスを指定してデータを入力することにより、外部画像メモリ内にはディスプレイモニタへの出力のために予め画像処理を施した画像を保持しておく必要がなくなる。すなわち、同じ内容の画像データをディスプレイモニタへの出力用とその他の用途のために異なるサイズ、色フォーマットでメモリ上に保持する必要がないため、使用メモリ容量を少なくでき、外部画像メモリアクセス量を低減できるため、メモリアクセスに起因して発生する消費電力を抑えることができる。

なお、実施の形態１、２ともに画像データを矩形で指示したが、画像データの特徴によって、三角形でも任意の多角形でもよい。

また、実施の形態２では画像処理を拡大・縮小処理として説明したが、色フォーマット変換や色データの変換で画像データに対応する画像メモリアドレスの変化量がラインメモリと異なる場合や、画像の回転・反転処理で画像メモリ内のアドレス走査方向がラインメモリと異なる場合など、ラインメモリのアドレス走査方向・変化量が画像メモリ内のアドレス走査方向・変化量と異なる場合には、本実施の形態で説明した構成によりラインメモリのアドレスを画像処理情報に基づいて画像メモリの対応アドレスに変換することにより、ラインメモリに必要な画像データを１対１で入力することができる。

また、実施の形態１と２両方の機能を備えるディスプレイシステムも容易に構築できる。

複数画像を合成して表示する情報機器の技術として有用である。

マルチレイヤ画像合成装置を用いたディスプレイシステムの第１の構成例を示した図 レイヤ情報と画像の関係を示した図 レイヤ画像の混合合成の経過を示した図 マルチレイヤ画像合成装置を用いたディスプレイシステムの第２の構成例を示した図 レイヤ情報と画像の関係を示した図 レイヤ画像の混合合成の経過を示した図

符号の説明

１０１ マルチレイヤ画像合成装置
１０２ アドレスオフセット計算回路
１０３ 画像入力回路
１０４ 不透明度入力回路
１０５ 乗算器
１０６ 加算器
１０７ 演算回路
１０８ 乗算器
１０９ 混合回路
１１１ 制御回路
１１２ 第１のラインメモリ
１１３ 第２のラインメモリ
１１４ マルチプレクサ回路
１１５ 外部画像メモリ
１１６ レイヤ情報
１１７ 画像データ
１１８ 不透明度データ
１１９ ラスタスキャン方式のディスプレイモニタ
２０１ マルチレイヤ画像合成装置
２０３ 画像入力回路
２０４ 不透明度入力回路
２０５ 乗算器
２０６ 加算器
２０７ 演算回路
２０８ 乗算器
２０９ 混合回路
２１１ 制御回路
２１２ 第１のラインメモリ
２１３ 第２のラインメモリ
２１４ マルチプレクサ回路
２１５ 外部画像メモリ
２１６ レイヤ情報
２１７ 画像データ
２１８ 不透明度データ
２１９ ラスタスキャン方式のディスプレイモニタ
２２０ アドレス変換回路
２２１ 画像処理設定回路
２２２ 第１の画像処理回路
２２３ 第２の画像処理回路
Ｖｉ 外部画像メモリから入力する画像データ
α 外部画像メモリから入力する不透明度データ
Ｖｍ 混合合成結果データ
Ｖｂ ラインメモリ読み出しデータ
Ｖｐ 画像処理後画像データ
αｐ 画像処理後不透明度データ

Claims (13)

1. ２つ以上の画像レイヤから合成画像を作成するためのマルチレイヤ画像合成装置であって、
   画像メモリと、
   最背面レイヤの画像片を前記画像メモリに格納することにより前記画像メモリを初期化するための初期化手段と、
   各画像レイヤに設定されたレイヤオフセット情報を元に画像片入力アドレスを算出するアドレスオフセット計算手段と、
   最背面レイヤから最前面レイヤまでの各レイヤの前記画像片入力アドレス位置の、各々１フレーム以下のサイズを有する画像片を順次入力するための入力手段と、
   前記画像メモリに格納された画像片と、前記入力手段により入力された画像片とを重み付け加算により混合し、かつ前記混合により得られた画像片を前記画像メモリに格納する処理を、前記最前面レイヤの画像片の処理が完了するまで反復実行するための混合手段と、
   前記混合手段の処理により前記画像メモリに最終的に格納された合成画像片を出力するための出力手段と、
   前記各手段の処理を、前記最前面レイヤの最後の画像片の処理が完了するまで継続実行させるための制御手段とを備えたことを特徴とするマルチレイヤ画像合成装置。
2. 請求項１記載のマルチレイヤ画像合成装置において、
   前記画像片は各々１ラインのサイズを有し、前記画像メモリから順次出力された合成画像片からなるフレームがラスタスキャン方式のディスプレイ装置上に表示され得るように構成されたことを特徴とするマルチレイヤ画像合成装置。
3. 請求項１記載のマルチレイヤ画像合成装置において、
   前記混合手段は、
   ０から１までの値を有する不透明度を入力するための手段と、
   前記入力手段により入力された画像片中の画素の値と前記不透明度との積を計算するための第１の乗算手段と、
   前記画像メモリに格納された画像片中の対応画素の値と、１から前記不透明度を減じて得られる値との積を計算するための第２の乗算手段と、
   前記第１及び第２の乗算手段によりそれぞれ計算された積を加算するための加算手段とを備え、
   前記加算手段による加算の結果が前記画像メモリに格納されるように構成されたことを特徴とするマルチレイヤ画像合成装置。
4. 請求項１記載のマルチレイヤ画像合成装置において、
   前記画像メモリは、互いに等しい記憶容量を有する第２及び第３のメモリを備え、
   前記第２のメモリに最終的に格納された合成画像片が出力されている間に前記第３のメモリを用いた混合処理を前記混合手段が反復実行し、かつ前記第３のメモリに最終的に格納された合成画像片が出力されている間に前記第２のメモリを用いた混合処理を前記混合手段が反復実行するように構成されたことを特徴とするマルチレイヤ画像合成装置。
5. 請求項１記載のマルチレイヤ画像合成装置において、
   前記画像メモリは、１フレーム分の記憶容量を有しないことを特徴とするマルチレイヤ画像合成装置。
6. 請求項４記載の前記第２及び第３の画像メモリはそれぞれ、１フレーム分の２分の１以下の記憶容量を有することを特徴とするマルチレイヤ画像合成装置。
7. ２つ以上の画像レイヤから合成画像を作成するためのマルチレイヤ画像合成装置であって、
   画像メモリと、
   最背面レイヤの画像片を前記画像メモリに格納することにより前記画像メモリを初期化するための初期化手段と、
   各画像レイヤに設定されたレイヤ画像処理情報を元に画像片入力アドレスを算出する変換アドレス計算手段と、
   最背面レイヤから最前面レイヤまでの各レイヤの前記画像片入力アドレス位置の、各々１フレーム以下のサイズを有する画像片を順次入力するための入力手段と、
   前記入力手段により入力された画像片に対して前記レイヤ画像処理情報に基づいて画像処理を行う画像処理手段と、
   前記画像メモリに格納された画像片と、前記画像処理手段により画像処理された画像片とを重み付け加算により混合し、かつ前記混合により得られた画像片を前記画像メモリに格納する処理を、前記最前面レイヤの画像片の処理が完了するまで反復実行するための混合手段と、
   前記混合手段の処理により前記画像メモリに最終的に格納された合成画像片を出力するための出力手段と、
   前記各手段の処理を、前記最前面レイヤの最後の画像片の処理が完了するまで継続実行させるための制御手段とを備えたことを特徴とするマルチレイヤ画像合成装置。
8. 請求項７記載のマルチレイヤ画像合成装置において、
   前記画像片は各々１ラインのサイズを有し、前記画像メモリから順次出力された合成画像片からなるフレームがラスタスキャン方式のディスプレイ装置上に表示され得るように構成されたことを特徴とするマルチレイヤ画像合成装置。
9. 請求項７記載のマルチレイヤ画像合成装置において、
   前記混合手段は、
   ０から１までの値を有する不透明度を入力するための手段と、
   前記画像処理手段から入力された画像片中の画素の値と前記不透明度との積を計算するための第１の乗算手段と、
   前記画像メモリに格納された画像片中の対応画素の値と、１から前記不透明度を減じて得られる値との積を計算するための第２の乗算手段と、
   前記第１及び第２の乗算手段によりそれぞれ計算された積を加算するための加算手段とを備え、
   前記加算手段による加算の結果が前記画像メモリに格納されるように構成されたことを特徴とするマルチレイヤ画像合成装置。
10. 請求項７記載のマルチレイヤ画像合成装置において、
    前記画像メモリは、互いに等しい記憶容量を有する第２及び第３のメモリを備え、
    前記第２のメモリに最終的に格納された合成画像片が出力されている間に前記第３のメモリを用いた混合処理を前記混合手段が反復実行し、かつ前記第３のメモリに最終的に格納された合成画像片が出力されている間に前記第２のメモリを用いた混合処理を前記混合手段が反復実行するように構成されたことを特徴とするマルチレイヤ画像合成装置。
11. 請求項７記載のマルチレイヤ画像合成装置において、
    前記画像処理手段は、
    画像の拡大または縮小または色フォーマットの変換あるいは色データの変換もしくはこれらのいずれかどうしの組み合わせを行うように構成されたことを特徴とするマルチレイヤ画像合成装置。
12. 請求項７記載のマルチレイヤ画像合成装置において、
    前記画像メモリは、１フレーム分の記憶容量を有しないことを特徴とするマルチレイヤ画像合成装置。
13. 請求項１０記載の前記第２及び第３の画像メモリはそれぞれ、１フレーム分の２分の１以下の記憶容量を有することを特徴とするマルチレイヤ画像合成装置。

Images