JP2005159963A - 高周波遅延回路、及び試験装置 - Google Patents
高周波遅延回路、及び試験装置 Download PDFInfo
- Publication number
- JP2005159963A JP2005159963A JP2003398817A JP2003398817A JP2005159963A JP 2005159963 A JP2005159963 A JP 2005159963A JP 2003398817 A JP2003398817 A JP 2003398817A JP 2003398817 A JP2003398817 A JP 2003398817A JP 2005159963 A JP2005159963 A JP 2005159963A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- frequency
- signal
- circuit
- variable delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 57
- 230000003111 delayed effect Effects 0.000 claims abstract description 34
- 230000009467 reduction Effects 0.000 claims description 9
- 239000000872 buffer Substances 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 14
- 230000010354 integration Effects 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00045—Dc voltage control of a capacitor or of the coupling of a capacitor as a load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
- H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 所望の遅延量だけ遅延させた高周波信号を出力する高周波遅延回路であって、高周波信号より周波数の低い基準信号を受け取り、基準信号を所望の遅延量だけ予め遅延させた遅延基準信号を出力する可変遅延回路と、遅延基準信号の周波数を逓倍した高周波信号を生成し、生成した高周波信号を、遅延基準信号の位相に応じたタイミングで出力する逓倍器とを備える高周波遅延回路を提供する。
【選択図】図2
Description
Claims (13)
- 所望の遅延量だけ遅延させた高周波信号を出力する高周波遅延回路であって、
前記高周波信号より周波数の低い基準信号を受け取り、前記基準信号を前記所望の遅延量だけ予め遅延させた遅延基準信号を出力する可変遅延回路と、
前記遅延基準信号の周波数を逓倍した前記高周波信号を生成し、生成した前記高周波信号を、前記遅延基準信号の位相に応じたタイミングで出力する逓倍器と
を備える高周波遅延回路。 - 前記逓倍器は、
前記遅延基準信号と、比較信号との位相差に応じた制御電圧を出力する位相比較器と、
前記制御電圧に応じた周波数の前記高周波信号を生成する電圧制御発振器と、
前記電圧制御発振器が生成する前記高周波信号を分周し、前記遅延基準信号と略同一の周波数の信号を生成し、前記比較信号として前記位相比較器に入力する分周器と
を有する請求項1に記載の高周波遅延回路。 - 前記逓倍器は、
前記遅延基準信号と、前記遅延基準信号を前記遅延基準信号のパルス幅より短い時間遅延させた信号との論理和を、パルス幅拡張信号として出力するパルス幅拡張回路と、
前記パルス幅拡張信号と、前記パルス幅拡張信号の反転信号を遅延させた信号との論理積を、前記高周波信号として出力する逓倍回路と
を有する請求項1に記載の高周波遅延回路。 - 前記逓倍器は、
生成するべき前記高周波信号の周期の2分の1の遅延量がそれぞれ設定され、前記遅延基準信号を順次遅延させて出力する可変遅延器がカスケード接続された、第1可変遅延器群と、
前記複数の可変遅延器の偶数番目の前記可変遅延器が出力する信号の反転信号と、前記複数の可変遅延器の奇数番目の前記可変遅延器が出力する信号との論理積を生成する複数の論理積回路と、
前記複数の論理積回路が出力する信号の論理和を、前記高周波信号として出力する論理和回路と
を有する請求項1に記載の高周波遅延回路。 - 前記逓倍器は、
前記可変遅延器と略同一の遅延量がそれぞれ設定され、前記高周波信号を順次前記高周波信号の2分の1周期遅延させて出力する可変遅延器がカスケード接続された、第2可変遅延器群と、
前記第2可変遅延器群のそれぞれの前記可変遅延器が出力する信号の波形を加算し、前記高周波信号のそれぞれのエッジのタイミングを、前記第1可変遅延器群及び前記第2可変遅延器群における複数の可変遅延器における遅延量の平均値に基づいて定める波形加算器と
を更に有する請求項4に記載の高周波遅延回路。 - 前記逓倍器は、
前記第1可変遅延器群の前記可変遅延器のうち、いずれか一の前記可変遅延器に入力される前記遅延基準信号と、前記一の可変遅延器が出力する前記遅延基準信号との排他論理和を出力する排他論理和回路と、
前記排他論理和回路が出力する信号のデューティー比を検出し、検出した前記デューティー比が略50%となる遅延量に、それぞれの前記可変遅延器における遅延量を制御するデューティー比較器と
を更に有する請求項4に記載の高周波遅延回路。 - 前記高周波遅延回路は、前記遅延基準信号の2倍の周波数の前記高周波信号を出力するものであって、
前記逓倍器は、
前記遅延基準信号を、前記遅延基準信号の周期の4分の1遅延させて出力する第1可変遅延器と、
前記第1可変遅延器が出力した信号を、前記遅延基準信号の周期の4分の1遅延させて出力する第2可変遅延器と、
前記第2可変遅延回路が出力した信号を、前記遅延基準信号の周期の4分の1遅延させて出力する第3可変遅延器と、
前記遅延基準信号の反転信号と、前記第1可変遅延器が出力する信号との論理積を出力する第1論理積回路と、
前記第2可変遅延器が出力する信号の反転信号と、前記第3可変遅延器が出力する信号との論理積を出力する第2論理積回路と、
前記第1論理積回路が出力する信号と、前記第2論理積回路が出力する信号との論理和を、前記高周波信号として出力する論理和回路と
を有する請求項1に記載の高周波遅延回路。 - 前記逓倍器は、
前記論理和回路が出力した前記高周波信号を、前記遅延基準信号の周期の4分の1遅延させて出力する第4可変遅延器と、
前記第4可変遅延器が出力した信号を、前記遅延基準信号の周期の4分の1遅延させて出力する第5可変遅延器と、
前記第5可変遅延器が出力した信号を、前記遅延基準信号の周期の4分の1遅延させて出力する第6可変遅延器と、
前記論理和回路、前記第4可変遅延器、前記第5可変遅延器、及び前記第6可変遅延器が出力する信号の波形を加算し、前記高周波信号のジッタを低減した信号を出力する波形加算器と
を更に有する請求項5に記載の高周波遅延回路。 - 前記逓倍器は、
前記第1可変遅延器、前記第2可変遅延器、又は前記第3可変遅延器のいずれかに入力される前記遅延基準信号と、当該可変遅延器が出力する前記遅延基準信号との排他論理和を出力する排他論理和回路と、
前記排他論理和回路が出力する信号のデューティー比を検出し、検出した前記デューティー比が略50%となる遅延量に、前記第1可変遅延器、前記第2可変遅延器、及び前記第3可変遅延器の遅延量を設定するデューティー比較器と
を更に有する請求項7に記載の高周波遅延回路。 - 所望の遅延量だけ遅延させた高周波信号を出力する高周波遅延回路であって、
前記高周波信号より周波数の低い基準信号を受け取り、前記基準信号と、比較信号との位相差に応じた制御電圧を出力する位相比較器と、
前記位相比較器が出力した前記制御電圧に、前記所望の遅延量に応じた遅延電圧を重畳した重畳電圧を出力する電圧重畳部と、
前記重畳電圧に応じた周波数の前記高周波信号を生成する電圧制御発振器と、
前記電圧制御発振器が生成する前記高周波信号を分周し、前記基準信号と略同一の周波数の信号を生成し、前記比較信号として前記位相比較器に入力する分周器と
を備える高周波遅延回路。 - 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成するパターン発生器と、
与えられる基準クロックに基づいて、前記基準クロックより周波数の高く、所望の遅延量だけ遅延された高周波クロックを生成する高周波遅延回路と、
前記高周波クロックに応じて前記試験パターンを成形し、前記電子デバイスに供給する波形成形部と
を備え、
前記高周波遅延回路は、
前記基準クロックを受け取り、前記基準クロックを前記所望の遅延量だけ予め遅延させた遅延クロックを出力する可変遅延回路と、
前記遅延クロックの周波数を逓倍した前記高周波クロックを生成し、生成した前記高周波クロックを、前記遅延クロックの位相に応じたタイミングで出力する逓倍器と
を有する試験装置。 - 前記高周波遅延回路は、前記試験パターンを供給するべき前記電子デバイスの複数のピンに応じて複数設けられ、
前記試験装置は、前記基準クロックのジッタを低減し、前記複数の高周波遅延回路に供給するジッタ低減回路を更に備える請求項11に記載の試験装置。 - 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成するパターン発生器と、
与えられる基準クロックに基づいて、前記基準クロックより周波数の高く、所望の位相を有する高周波クロックを生成する高周波遅延回路と、
前記高周波クロックに応じて前記試験パターンを成形し、前記電子デバイスに供給する波形成形部と
を備え、
前記高周波遅延回路は、
前記高周波信号より周波数の低い基準信号を受け取り、前記基準信号と、比較信号との位相差に応じた制御電圧を出力する位相比較器と、
前記位相比較器が出力した前記制御電圧に、前記所望の遅延量に応じた遅延電圧を重畳した重畳電圧を出力する電圧重畳部と、
前記重畳電圧に応じた周波数の前記高周波信号を生成する電圧制御発振器と、
前記電圧制御発振器が生成する前記高周波信号を分周し、前記基準信号と略同一の周波数の信号を生成し、前記比較信号として前記位相比較器に入力する分周器と
を有する試験装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003398817A JP4729251B2 (ja) | 2003-11-28 | 2003-11-28 | 高周波遅延回路、及び試験装置 |
DE112004002341T DE112004002341T5 (de) | 2003-11-28 | 2004-11-26 | Hochfrequenz-Verzögerungsschaltung und Prüfvorrichtung |
PCT/JP2004/017553 WO2005053158A1 (ja) | 2003-11-28 | 2004-11-26 | 高周波遅延回路、及び試験装置 |
TW093136706A TWI259660B (en) | 2003-11-28 | 2004-11-29 | High frequency delay circuit and test device thereof |
US11/101,157 US7394238B2 (en) | 2003-11-28 | 2005-04-07 | High frequency delay circuit and test apparatus |
US11/955,230 US20090051347A1 (en) | 2003-11-28 | 2007-12-12 | High frequency delay circuit and test apparatus |
US11/955,206 US20080143318A1 (en) | 2003-11-28 | 2007-12-12 | High frequency delay circuit and test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003398817A JP4729251B2 (ja) | 2003-11-28 | 2003-11-28 | 高周波遅延回路、及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005159963A true JP2005159963A (ja) | 2005-06-16 |
JP4729251B2 JP4729251B2 (ja) | 2011-07-20 |
Family
ID=34631582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003398817A Expired - Fee Related JP4729251B2 (ja) | 2003-11-28 | 2003-11-28 | 高周波遅延回路、及び試験装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7394238B2 (ja) |
JP (1) | JP4729251B2 (ja) |
DE (1) | DE112004002341T5 (ja) |
TW (1) | TWI259660B (ja) |
WO (1) | WO2005053158A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006134837A1 (ja) * | 2005-06-17 | 2009-01-08 | 株式会社アドバンテスト | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス |
JP2015136012A (ja) * | 2014-01-16 | 2015-07-27 | 富士通株式会社 | タイミング調整回路、クロック生成回路、及びタイミング調整方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7643951B2 (en) * | 2005-05-06 | 2010-01-05 | Stragent, Llc | Battery monitor |
JP4643554B2 (ja) * | 2006-12-25 | 2011-03-02 | 川崎マイクロエレクトロニクス株式会社 | スペクトラム拡散クロックジェネレータ |
US7797121B2 (en) * | 2007-06-07 | 2010-09-14 | Advantest Corporation | Test apparatus, and device for calibration |
US9153297B2 (en) * | 2008-04-03 | 2015-10-06 | Infineon Technologies Ag | Integrated circuit and method for manufacturing the same |
US9235537B2 (en) | 2011-10-26 | 2016-01-12 | Rambus Inc. | Drift detection in timing signal forwarded from memory controller to memory device |
US9660605B2 (en) | 2014-06-12 | 2017-05-23 | Honeywell International Inc. | Variable delay line using variable capacitors in a maximally flat time delay filter |
US10018716B2 (en) | 2014-06-26 | 2018-07-10 | Honeywell International Inc. | Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation |
Citations (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5332660A (en) * | 1976-09-08 | 1978-03-28 | Hitachi Ltd | Pulse oscillation circuit |
JPS5735415A (en) * | 1980-08-13 | 1982-02-26 | Hitachi Ltd | Double period pulse generating circuit |
JPS5757642A (en) * | 1980-07-26 | 1982-04-06 | Waagenaa Shiyubuerumu Gmbh Unt | Repair device for conveyor belt |
JPS5922436A (ja) * | 1982-07-28 | 1984-02-04 | Hitachi Ltd | 可変遅延回路 |
JPS62147371A (ja) * | 1985-12-20 | 1987-07-01 | Advantest Corp | パルス幅測定器 |
JPS6378610A (ja) * | 1986-09-22 | 1988-04-08 | Nec Corp | 2逓倍クロツク発生回路 |
JPH01161912A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 半導体集積回路 |
JPH0366220A (ja) * | 1989-08-04 | 1991-03-20 | Fujitsu Ltd | 発振回路 |
JPH03144383A (ja) * | 1989-10-30 | 1991-06-19 | Advantest Corp | アナログ―ディジタル混成ic用試験装置 |
JPH0410807A (ja) * | 1990-04-27 | 1992-01-16 | Hitachi Denshi Ltd | クロック信号発生回路 |
JPH0479516A (ja) * | 1990-07-19 | 1992-03-12 | Mitsubishi Electric Corp | 集積回路装置における遅延回路 |
JPH08292242A (ja) * | 1995-04-24 | 1996-11-05 | Advantest Corp | 遅延時間安定化回路 |
JPH08330921A (ja) * | 1995-06-02 | 1996-12-13 | Advantest Corp | 可変遅延回路 |
JPH095408A (ja) * | 1995-06-22 | 1997-01-10 | Advantest Corp | タイミング信号発生回路 |
JPH0918303A (ja) * | 1995-04-26 | 1997-01-17 | Advantest Corp | 遅延回路を備えた集積回路装置 |
JPH0946195A (ja) * | 1995-07-26 | 1997-02-14 | Advantest Corp | 可変遅延回路 |
JPH09172356A (ja) * | 1995-12-19 | 1997-06-30 | Fujitsu Ltd | 遅延回路及びデジタル位相ロック回路 |
JPH09270680A (ja) * | 1996-04-01 | 1997-10-14 | Toshiba Corp | 周波数逓倍回路 |
JPH1114714A (ja) * | 1997-06-24 | 1999-01-22 | Advantest Corp | 半導体試験装置 |
JPH11304888A (ja) * | 1998-04-17 | 1999-11-05 | Advantest Corp | 半導体試験装置 |
JP2000332583A (ja) * | 1999-05-17 | 2000-11-30 | Advantest Corp | 遅延信号生成装置および半導体試験装置 |
JP2000341100A (ja) * | 1999-05-25 | 2000-12-08 | Nec Corp | 多相クロック信号発生回路、移相クロック信号発生回路及び逓倍クロック信号発生回路 |
WO2001013136A1 (fr) * | 1999-08-16 | 2001-02-22 | Advantest Corporation | Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede |
JP2002118449A (ja) * | 1999-07-07 | 2002-04-19 | Advantest Corp | 可変遅延回路 |
WO2003010549A1 (en) * | 2001-07-27 | 2003-02-06 | Advantest Corporation | Timing generator and semiconductor test apparatus |
WO2003036796A1 (fr) * | 2001-10-19 | 2003-05-01 | Advantest Corporation | Circuit en boucle a phase asservie, circuit en boucle a retard de phase, generateur de synchronisation, instrument d'essai a semi-conducteurs et circuit integre a semi-conducteurs |
JP2003130927A (ja) * | 2001-10-24 | 2003-05-08 | Advantest Corp | タイミング発生器、半導体試験装置、及びタイミング発生方法 |
JP2003149306A (ja) * | 2001-11-13 | 2003-05-21 | Advantest Corp | タイミング発生装置、及び試験装置 |
WO2003062843A1 (fr) * | 2002-01-18 | 2003-07-31 | Advantest Corporation | Testeur |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1490850A (en) * | 1973-11-23 | 1977-11-02 | Hewlett Packard Co | Electronic network analyzer |
US3986113A (en) * | 1973-11-23 | 1976-10-12 | Hewlett-Packard Company | Two channel test instrument with active electronicphase shift means |
JPS5698660A (en) * | 1980-01-09 | 1981-08-08 | Advantest Corp | Frequency measuring device |
DE3569988D1 (en) * | 1984-09-28 | 1989-06-08 | Fuji Electric Co Ltd | Partial discharge measuring device |
GB2241620B (en) * | 1990-02-13 | 1994-11-30 | Matsushita Electric Ind Co Ltd | A pulse signal delay device |
JP2543247B2 (ja) * | 1990-10-05 | 1996-10-16 | 松下電器産業株式会社 | 色副搬送波発生装置 |
JP3505011B2 (ja) * | 1995-06-22 | 2004-03-08 | 株式会社アドバンテスト | 高精度信号発生回路 |
JPH0964702A (ja) * | 1995-08-23 | 1997-03-07 | Oki Electric Ind Co Ltd | クロック逓倍器 |
JPH10163830A (ja) * | 1996-11-26 | 1998-06-19 | Toshiba Microelectron Corp | 半導体集積回路 |
JP3110377B2 (ja) * | 1998-04-28 | 2000-11-20 | 日本電気アイシーマイコンシステム株式会社 | 逓倍回路 |
JP4215347B2 (ja) * | 1999-06-30 | 2009-01-28 | 株式会社アドバンテスト | 移相器 |
JP4119581B2 (ja) * | 1999-09-02 | 2008-07-16 | 富士通株式会社 | データ伝送装置、データ出力装置、データ伝送方法 |
JP2001251184A (ja) * | 2000-03-02 | 2001-09-14 | Mitsubishi Electric Corp | 位相整合回路 |
TW496035B (en) * | 2000-04-25 | 2002-07-21 | Univ Singapore | Method and apparatus for a digital clock multiplication circuit |
DE10035169A1 (de) * | 2000-07-19 | 2002-02-07 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Testen von Setup-Zeit und Hold-Zeit von Signalen einer Schaltung mit getakteter Datenübertragung |
US6720806B1 (en) * | 2002-04-25 | 2004-04-13 | Applied Micro Circuits Corporation | Method and circuit for producing a reference frequency signal using a reference frequency doubler having frequency selection controls |
JP2004032586A (ja) * | 2002-06-28 | 2004-01-29 | Fujitsu Ltd | 逓倍pll回路 |
-
2003
- 2003-11-28 JP JP2003398817A patent/JP4729251B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-26 DE DE112004002341T patent/DE112004002341T5/de not_active Withdrawn
- 2004-11-26 WO PCT/JP2004/017553 patent/WO2005053158A1/ja active Application Filing
- 2004-11-29 TW TW093136706A patent/TWI259660B/zh not_active IP Right Cessation
-
2005
- 2005-04-07 US US11/101,157 patent/US7394238B2/en not_active Expired - Fee Related
-
2007
- 2007-12-12 US US11/955,230 patent/US20090051347A1/en not_active Abandoned
- 2007-12-12 US US11/955,206 patent/US20080143318A1/en not_active Abandoned
Patent Citations (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5332660A (en) * | 1976-09-08 | 1978-03-28 | Hitachi Ltd | Pulse oscillation circuit |
JPS5757642A (en) * | 1980-07-26 | 1982-04-06 | Waagenaa Shiyubuerumu Gmbh Unt | Repair device for conveyor belt |
JPS5735415A (en) * | 1980-08-13 | 1982-02-26 | Hitachi Ltd | Double period pulse generating circuit |
JPS5922436A (ja) * | 1982-07-28 | 1984-02-04 | Hitachi Ltd | 可変遅延回路 |
JPS62147371A (ja) * | 1985-12-20 | 1987-07-01 | Advantest Corp | パルス幅測定器 |
JPS6378610A (ja) * | 1986-09-22 | 1988-04-08 | Nec Corp | 2逓倍クロツク発生回路 |
JPH01161912A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 半導体集積回路 |
JPH0366220A (ja) * | 1989-08-04 | 1991-03-20 | Fujitsu Ltd | 発振回路 |
JPH03144383A (ja) * | 1989-10-30 | 1991-06-19 | Advantest Corp | アナログ―ディジタル混成ic用試験装置 |
JPH0410807A (ja) * | 1990-04-27 | 1992-01-16 | Hitachi Denshi Ltd | クロック信号発生回路 |
JPH0479516A (ja) * | 1990-07-19 | 1992-03-12 | Mitsubishi Electric Corp | 集積回路装置における遅延回路 |
JPH08292242A (ja) * | 1995-04-24 | 1996-11-05 | Advantest Corp | 遅延時間安定化回路 |
JPH0918303A (ja) * | 1995-04-26 | 1997-01-17 | Advantest Corp | 遅延回路を備えた集積回路装置 |
JPH08330921A (ja) * | 1995-06-02 | 1996-12-13 | Advantest Corp | 可変遅延回路 |
JPH095408A (ja) * | 1995-06-22 | 1997-01-10 | Advantest Corp | タイミング信号発生回路 |
JPH0946195A (ja) * | 1995-07-26 | 1997-02-14 | Advantest Corp | 可変遅延回路 |
JPH09172356A (ja) * | 1995-12-19 | 1997-06-30 | Fujitsu Ltd | 遅延回路及びデジタル位相ロック回路 |
JPH09270680A (ja) * | 1996-04-01 | 1997-10-14 | Toshiba Corp | 周波数逓倍回路 |
JPH1114714A (ja) * | 1997-06-24 | 1999-01-22 | Advantest Corp | 半導体試験装置 |
JPH11304888A (ja) * | 1998-04-17 | 1999-11-05 | Advantest Corp | 半導体試験装置 |
JP2000332583A (ja) * | 1999-05-17 | 2000-11-30 | Advantest Corp | 遅延信号生成装置および半導体試験装置 |
JP2000341100A (ja) * | 1999-05-25 | 2000-12-08 | Nec Corp | 多相クロック信号発生回路、移相クロック信号発生回路及び逓倍クロック信号発生回路 |
JP2002118449A (ja) * | 1999-07-07 | 2002-04-19 | Advantest Corp | 可変遅延回路 |
WO2001013136A1 (fr) * | 1999-08-16 | 2001-02-22 | Advantest Corporation | Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede |
WO2003010549A1 (en) * | 2001-07-27 | 2003-02-06 | Advantest Corporation | Timing generator and semiconductor test apparatus |
WO2003036796A1 (fr) * | 2001-10-19 | 2003-05-01 | Advantest Corporation | Circuit en boucle a phase asservie, circuit en boucle a retard de phase, generateur de synchronisation, instrument d'essai a semi-conducteurs et circuit integre a semi-conducteurs |
JP2003130927A (ja) * | 2001-10-24 | 2003-05-08 | Advantest Corp | タイミング発生器、半導体試験装置、及びタイミング発生方法 |
JP2003149306A (ja) * | 2001-11-13 | 2003-05-21 | Advantest Corp | タイミング発生装置、及び試験装置 |
WO2003062843A1 (fr) * | 2002-01-18 | 2003-07-31 | Advantest Corporation | Testeur |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006134837A1 (ja) * | 2005-06-17 | 2009-01-08 | 株式会社アドバンテスト | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス |
JP4850176B2 (ja) * | 2005-06-17 | 2012-01-11 | 株式会社アドバンテスト | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス |
JP2015136012A (ja) * | 2014-01-16 | 2015-07-27 | 富士通株式会社 | タイミング調整回路、クロック生成回路、及びタイミング調整方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4729251B2 (ja) | 2011-07-20 |
US20050225330A1 (en) | 2005-10-13 |
US7394238B2 (en) | 2008-07-01 |
TWI259660B (en) | 2006-08-01 |
US20080143318A1 (en) | 2008-06-19 |
DE112004002341T5 (de) | 2006-10-19 |
WO2005053158A1 (ja) | 2005-06-09 |
TW200531441A (en) | 2005-09-16 |
US20090051347A1 (en) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7126407B2 (en) | Method and device for generating a clock signal with predetermined clock signal properties | |
KR100303804B1 (ko) | 클럭지연회로와이를이용한발진회로및위상동기회로 | |
US7394238B2 (en) | High frequency delay circuit and test apparatus | |
GB2241619A (en) | Clock-phase synthesizer | |
JPH0399519A (ja) | ディジタル・タイム・ベース発性回路および2つの出力信号間の遅延時間調整方法 | |
JPH0439690B2 (ja) | ||
US4881040A (en) | Signal generator for producing accurately timed pulse groupings | |
JP6437142B2 (ja) | 可変分周器 | |
WO2021036805A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
JP3639000B2 (ja) | 位相合わせ装置及び遅延制御回路 | |
JP3110377B2 (ja) | 逓倍回路 | |
US7157953B1 (en) | Circuit for and method of employing a clock signal | |
JPH09512935A (ja) | 高精度クロック分配回路 | |
US20110148480A1 (en) | Divider with Enhanced Duty Cycle for Precision Oscillator Clocking Sources | |
WO2021036775A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
JP3641782B2 (ja) | クロック逓倍回路 | |
US6271702B1 (en) | Clock circuit for generating a delay | |
US7477714B2 (en) | Phase adjusting circuit for minimized irregularities at phase steps | |
JP4772801B2 (ja) | 発振回路、試験装置、及び電子デバイス | |
JP2003008411A (ja) | 遅延同期回路用遅延調整回路 | |
EP0930706A2 (en) | Variable frequency oscillator | |
JPH05259900A (ja) | 位相変調回路 | |
JPH07226674A (ja) | デジタル発振回路 | |
JPH0286214A (ja) | 奇数分周回路 | |
JPH05347555A (ja) | 可変分周回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |