JP3110377B2 - 逓倍回路 - Google Patents
逓倍回路Info
- Publication number
- JP3110377B2 JP3110377B2 JP10119553A JP11955398A JP3110377B2 JP 3110377 B2 JP3110377 B2 JP 3110377B2 JP 10119553 A JP10119553 A JP 10119553A JP 11955398 A JP11955398 A JP 11955398A JP 3110377 B2 JP3110377 B2 JP 3110377B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- circuit
- oscillation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 125
- 230000007423 decrease Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 37
- 230000000630 rising effect Effects 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Electric Clocks (AREA)
Description
関し、特に入力されたクロックの周波数を逓倍して出力
する逓倍回路に関するものである。
て、内部回路のクロック周波数をあげる場合などに用い
られる回路である。以下、従来の技術として、特開平2
−177715号公報に記載された逓倍回路を例に説明
する。
示す。簡単に説明すると、この逓倍回路は、入力クロッ
ク信号101が入力されて、分周回路94で入力クロッ
ク信号101の2倍の周波数の信号が出力され、シフト
レジスタ回路95で分周回路94の出力クロック信号の
デューティ比(ハイレベルとロウレベルの期間の比)が
調整され、最終的に入力クロック信号101に対して2
倍の周波数をもつ出力クロック信号119が出力される
ものである。
クについて説明する。
周波数に対して、m倍(m≧2の正の整数)の周波数の
規準クロック信号201を出力する。
01と入力クロック信号101が入力され、入力クロッ
ク信号101の立ち上がりから立ち下がりまでの1/2
周期(ハイレベルの期間)に発生する規準クロック信号
201のクロック数をカウントし、そのカウント値をカ
ウンタ出力信号202として出力する。なお、カウンタ
回路92は、クロック信号の1周期で1クロックとして
カウントする。
2と入力クロック信号101が入力され、入力クロック
信号101の立ち下がりエッジに対応して、カウンタ出
力信号202の値を保持し、カウンタ出力信号203と
して出力する。したがって、入力クロック信号101の
1周期の間、カウンタ出力信号202の値を保持する。
り、カウンタ出力信号203が示すカウント値の示す数
の基準クロック信号201が入力される毎に、分周信号
204として基準クロック信号201の1周期の長さの
ハイレベルを出力する。すなわち、ハイレベルを、入力
クロック信号101の1/2周期毎に1回出力するの
で、分周信号204は入力クロック信号101の2倍の
周波数をもつことになる。
信号201が入力される毎に、分周信号204のハイレ
ベルの期間を、基準クロック信号201の2クロック
分,3クロック分,…というように拡張していく。ま
た、カウンタ出力信号203はLSB207とその上位
ビット信号206とに分割されており、シフトレジスタ
回路95には、上位ビット信号206が入力される。こ
の上位ビット信号206により、クロックの拡張幅が制
御される。この結果、シフトレジスタ出力信号205
は、分周信号204と1周期の期間は同じで、ハイレベ
ルの期間が異なるものとなる。
が「6」であった場合、分周信号204のハイレベルと
ロウレベルの比は1:5であるが、シフトレジスタ出力
信号205では3:3となる。また、カウント値が
「5」であった場合は、分周信号204で1:4、シフ
トレジスタ出力信号205で2:3となる。
93のカウント値が奇数の場合に、デューティ50%で
ないシフトレジスタ出力信号205のデューティ比を補
正するものである。すなわち、インバータ96で反転さ
れた反転基準クロック信号208の立ち上がりでシフト
レジスタ出力信号205をラッチし、このラッチ出力と
シフトレジスタ出力信号205とのORをとり、FF出
力信号209として出力する。したがって、FF出力信
号209は、シフトレジスタ出力信号205のハイレベ
ルの期間を、基準クロック信号201の1/2周期分拡
張したものとなる。つまり、上記のカウント値が「5」
であった場合のFF出力信号209は、ハイレベルとロ
ウレベルの比が2.5:2.5になる。
205とFF出力信号209のどちらかを、最終的な出
力クロック信号119として選択・出力するものであ
る。セレクタ98にはカウンタ出力信号203のLSB
207が入力され、LSBが「0」のときシフトレジス
タ出力信号205が選択され、LSBが「1」のときF
F出力信号209が選択される。すなわち、カウント値
が偶数のときシフトレジスタ出力信号205が選択さ
れ、奇数のときFF出力信号209が選択されることに
なる。
力クロック信号に対してデューティ50%の2逓倍クロ
ック信号を出力している。
は、次のような問題点があった。
の出力クロック信号しか発生できない。したがって、回
路を従属接続することによりデューティ50%の4逓
倍、8逓倍といった2n乗逓倍のクロック信号を生成す
る回路を形成すると、逓倍数が大きくなるに従い2逓倍
回路を従属接続するため回路規模が大きくなる。
ためには入力クロック信号の周波数よりも2倍以上の高
い周波数を出力する発振器が必要となるが、この2逓倍
回路を従属接続して2n乗逓倍を構成する場合には、発
振器の周波数特性が大きく影響して正確な周波数のクロ
ック信号の出力が困難になる。
選択には発振器のクロック信号で動作するカウンタのL
SBを使用しているため、発振器の周波数特性で逓倍回
路のジッタ特性が決定してしまう。仮に発振器の発振ク
ロック周波数を400MHz(周期2.5ns)として
考えると、この2逓倍回路のジッタ特性は出力クロック
信号に規準クロック信号の1/2ビットシフトする機能
を考慮しても1.25nsのジッタをもってしまう。
号のハイレベルの期間に発振器の発振クロック数をカウ
ントして2逓倍クロックを生成するので、入力クロック
信号のデューティ比が崩れていると、入力クロック信号
のハイレベルの期間に発振器の発振クロック数をカウン
トする数がかわり、入力クロック信号がハイレベルの期
間に生成された逓倍クロックと、入力クロック信号がロ
ウレベルの期間に生成された逓倍クロックとのデューテ
ィ比が異なってしまう。
路を提供するものである。
力クロック信号を受けて第1および第2の制御信号を入
力クロック信号の1周期毎にアクティブにする発振制御
回路と、第1の制御信号がアクティブとなったときに入
力クロック信号の逓倍クロック信号である第1の逓倍ク
ロック信号を発振する第1のパルス生成回路と、第2の
制御信号がアクティブとなったときに入力クロック信号
の逓倍クロック信号である第2の逓倍クロック信号を発
振する第2のパルス生成回路と、第1および第2の逓倍
クロック信号の論理和をとり出力クロック信号を出力す
る論理和回路とを有している。
ック信号を受けて第1および第2の制御信号を入力クロ
ック信号の1周期毎にアクティブにする発振制御回路
と、外部から入力された逓倍設定信号を受けて当該逓倍
設定信号が示す逓倍数を倍にして内部逓倍設定信号を生
成する手段と、第1の制御信号がアクティブとなったと
きに内部逓倍設定信号が示す数の入力クロック信号の逓
倍クロック信号である第1の逓倍クロック信号を発振す
る第1のパルス生成回路と、第2の制御信号がアクティ
ブとなったときに内部逓倍設定信号が示す数の入力クロ
ック信号の逓倍クロック信号である第2の逓倍クロック
信号を発振する第2のパルス生成回路と、第1および第
2の逓倍クロック信号を分周しかつ論理和をとって出力
クロック信号を出力する出力回路とを有している。
路は、逓倍設定信号を受けて、第1および第2の逓倍ク
ロック信号のクロック数が入力クロック信号の1周期の
期間に逓倍設定信号が示す逓倍数となるようにする制御
手段を有する。
のパルス生成回路の各々は、発振クロック信号を発振す
る発振器と、逓倍設定信号と発振クロック信号とを受け
て当該逓倍設定信号が示す逓倍数の発振クロック信号が
発振したときに発振器を停止させるn逓倍制御回路とを
備え、発振器は、発振クロック信号を逓倍クロック信号
として出力する。また、n逓倍制御回路は、入力クロッ
ク信号の1周期の期間の終りのタイミングと発振クロッ
ク信号が逓倍数発振したときの終りのタイミングとを比
較して発振クロック信号の位相が入力クロック信号の位
相より進んでいるときに第1のレベルの位相比較信号を
出力し、発振クロック信号の位相が入力クロック信号の
位相より遅れているときに第2のレベルの位相比較信号
を出力する位相比較器を備え、発振器は位相比較信号が
第1のレベルのときは発振クロック信号の周波数を下
げ、位相比較信号が第2のレベルのときは発振クロック
信号の周波数を上げる。さらに、発振器は複数段の遅延
素子で構成された遅延回路を備え、位相比較信号が第1
のレベルのときは遅延素子の段数が増加し、位相比較信
号が第2のレベルのときは遅延素子の段数が減少する。
ック毎に当該クロック信号のパルス幅を調整する幅調整
回路をさらに備えてもよい。
を用いて説明する。
ブロック図を示す。本実施の形態は、2つのパルス生成
回路1,2から、入力クロック信号101の1周期毎に
交互に逓倍クロック信号を生成して出力するものであ
る。すなわち、発振制御回路3によって入力クロック信
号101の2分周信号である発振制御信号103,10
4を生成して、パルス生成回路1,2を制御する。発振
制御信号104は103の反転信号となる。したがっ
て、発振制御信号103のハイレベルの期間にパルス生
成回路1から逓倍クロック信号117を出力し、発振制
御信号104のハイレベルの期間にパルス生成回路2か
ら逓倍クロック信号118を出力する。パルス生成回路
1,2より出力された逓倍クロック117,118は、
OR回路7を介して、出力クロック信号119として出
力される。
逓倍制御回路9が内蔵されている。発振器8は、発振制
御信号103,104により、動作タイミングが制御さ
れる。また、n逓倍制御回路9には、逓倍設定信号10
2によって所望する逓倍数の情報がセットされる。そし
て、この情報にもとづいて発生する信号(位相比較信号
112,113)によって、カウンタ回路5およびラッ
チ回路6を用いて、パルス生成回路1,2に内蔵される
発振器8の発振周波数を制御する信号(遅延制御信号1
10,111)が発生される。カウンタ回路5およびラ
ッチ回路6の動作タイミングは、タイミング制御回路4
によって制御される。なお、パルス生成回路2は、パル
ス生成回路1と同一の構成をとるため、ここに内蔵され
る発振器8とn逓倍制御回路9は図示を省略し、詳細な
説明も省略する。
明する。
発振制御回路3は、フリップフロップ回路(以下FF回
路)20で構成され、クロック入力端子に入力クロック
信号101が入力され、正出力端子から発振制御信号1
03が出力され、反転出力端子から発振制御信号104
が出力される。そして、発振制御信号104は、データ
入力端子に帰還される。この結果、入力クロック信号1
01の立ち上がりで分周された分周信号が出力される。
発振制御信号103は、パルス生成回路1の発振器8と
n逓倍制御信号9に入力される。
8は、発振制御信号103が入力されると、発振クロッ
ク信号114を出力する。発振制御信号103がハイレ
ベルとなると、OR回路21からハイレベルの発振イネ
ーブル信号120がAND回路22に入力される。AN
D回路22の出力には遅延回路23が接続されており、
遅延回路23からはAND回路22の出力の反転レベル
をとる反転遅延信号121が出力され、AND回路22
に帰還される。すなわちリング発振器を構成しており、
したがって、AND回路22の出力は、発振イネーブル
信号120がハイレベルの間、ハイレベルとロウレベル
を繰り返して発振する。この発振信号が、発振クロック
信号114としてn逓倍制御回路9に出力される。な
お、遅延回路23は、遅延制御信号110によってその
段数が変化する。
す。n逓倍制御回路9は、発振器8から入力される発振
クロック信号114のクロック数をn進カウンタ27で
カウントし、所定のカウント数に達した時点で発振停止
信号115とマスク信号116を発振器8に出力する。
進カウンタで構成されているので、「0」〜「7」まで
カウントアップして、そのカウント値をカウンタ出力信
号122として出力する。また、n進カウンタ27は、
発振クロック信号114の立ち上がりに応答してカウン
トアップする。なお、発振器8から発振クロック信号1
14が入力される前に、n進カウンタ27には、初期値
として逓倍設定信号102により所望の逓倍数に応じた
値がセットされる。例えば、2逓倍クロック信号を出力
する場合には「6」が、3逓倍の場合には「5」がセッ
トされる。
信号122は、デコーダ28に入力される。デコーダ2
8は、n進カウンタ27のカウント値が最大値のとき
に、デコーダ出力信号123をハイレベルにする。すな
わち、本実施の形態の場合、カウント値が「7」のとき
にハイレベルを出力する。なお、デコーダ出力信号12
3の変化タイミングは、発振クロック信号114の立ち
上がりタイミングに対して、n進カウンタ27とデコー
ダ28の動作時間の影響で若干遅れる。
の立ち上がりでデコーダ出力信号123のレベルを保持
して、発振停止信号115として出力する。また、FF
回路30は、発振クロック信号114の立ち下がりで発
振停止信号115のレベルを保持し、そのレベルを反転
させてマスク信号116として出力する。
逓倍制御回路9から出力された発振停止信号115はO
R回路21に入力され、マスク信号116はAND回路
24に入力される。したがって、発振イネーブル信号1
20は、発振停止信号115がハイレベルの間も出力さ
れる。また、AND回路24は、マスク信号116がハ
イレベルの間は発振クロック信号114を逓倍クロック
信号117として出力するが、マスク信号116がロウ
レベルなると、逓倍クロック信号117の出力を抑制す
る。
FF回路26は、n進カウンタ27に初期値をセットす
るタイミングを与えるものであり、発振制御信号103
の立ち下がりに応答してカウンタセット信号126をハ
イレベルとして出力し、入力クロック信号101の立ち
下がりに応答してカウンタセット信号126を解除す
る。n進カウンタ27には、カウンタセット信号126
がハイレベルである間に、逓倍設定信号102が示す値
がセットされる。
するリセット信号を出力するものである。入力クロック
信号101の立ち下がりに応答して、リセット信号12
4をハイレベルとして出力し、発振制御信号103の立
ち上がりでリセット信号124を解除する。
振停止信号115との位相を比較する位相比較器にな
る。発振停止信号103は遅延回路31によって遅延さ
れて、遅延発振制御信号125としてFF回路32に入
力される。遅延回路31は、発振器8のOR回路21,
AND回路22および、FF回路29のゲート遅延に相
当する遅延値に設定される。そして、FF回路32は発
振停止信号115の立ち下がりに応答して遅延発振制御
信号125のレベルを保持し、位相比較信号112とし
て出力する。すなわち、発振停止信号115の立ち下が
りのタイミングと遅延発振制御信号125の立ち上がり
のタイミングとのずれを、位相比較信号112として出
力する。
路5に入力される。図5に、カウンタ回路5の回路図を
示す。パルス生成回路1,2より出力された位相比較信
号112,113は、AND回路33に入力され、位相
比較信号127として出力される。この位相比較信号1
27のレベルがFF回路34で保持されてアップダウン
信号128として出力される。アップダウンカウンタ3
5は、アップダウン信号128がハイレベルのときにカ
ウントアップし、ロウレベルのときにカウントダウンし
て、カウント値をカウンタ出力信号109として出力す
る。
回路6に入力される。図6に、ラッチ回路6の回路図を
示す。デコーダ回路36は、カウンタ出力信号109を
デコードしてデコーダ出力信号129を出力する。この
とき、デコーダ出力信号129は、下位ビットにカウン
タ出力信号109で示されたカウント値の分「1」が並
び、上位ビットに「0」が並んだ構成となっている。例
えば、カウント値が「3」であった場合は、「0000
…0111」となる。本実施の形態の場合、アップダウ
ンカウンタ35のカウント値の範囲は「1〜36」と定
めているので、デコーダ出力信号129は36ビットの
データとなる。デコーダ出力信号129は、パルス生成
回路1用のラッチ回路37とパルス生成回路2用のラッ
チ回路38にそれぞれラッチされ、遅延制御信号11
0,111として出力される。
アップダウンカウンタ35の動作タイミングは、図1の
タイミング制御回路4から発生するアップダウン制御ク
ロック信号105と、カウンタクロック信号106によ
りそれぞれ制御される。また、ラッチ回路6のラッチ回
路37,38の動作タイミングは、タイミング制御回路
4から発生するラッチクロック信号107,108によ
りそれぞれ制御される。
す。遅延回路23は、遅延ブロック42が、遅延制御信
号110のビット数と同数直列に接続されて構成され
る。多段接続された遅延ブロック42には、左端に遅延
制御信号110のLSBが入力され、右端にMSBが入
力される。一つの遅延ブロック42は、クロックドイン
バーター39,40と、NAND回路41とで構成され
る。クロックドインバーター39と40は相補的に動作
する。すなわち、遅延制御信号110から「1」が入力
されると、クロックドインバーター39は動作せず、ク
ロックドインバーター40が動作して、前段からの信号
を伝達する。遅延制御信号110から「0」が入力され
ると、クロックドインバーター39が動作して発振クロ
ック信号114のラインと遅延反転信号121のライン
との間にパスを形成する。前段からの信号は、クロック
ドインバーター40により、抑制される。したがって、
アップダウンカウンタ35のカウント値が大きい程(す
なわちLSBからの「1」の数が多い程)遅延時間が大
きくなる。
示す。タイミング制御回路4は、入力クロック信号10
1から各種クロック信号を生成する。この各種クロック
信号は、後述するように、入力クロック信号の12クロ
ック分で1周期となる。タイミング制御回路4に入力ク
ロック信号101が入力されると、インバーター43に
より反転クロック信号130が生成される。タイミング
制御回路4は、入力クロック信号101の反転クロック
信号130の立ち上がりで制御されるが、これは、各種
クロック信号の発生タイミングを、発振制御信号10
3,104の立ち上がりのタイミングと同時に起こらな
いようにするためである。すなわち、図5のアップダウ
ンカウンタ44や、図6のラッチ回路37,38は、図
3の発振器8の遅延回路23を制御するものであるの
で、発振器8の発振停止期間に変化させる。
答して、12進カウンタ44は、「0」〜「11」まで
のカウント値を12進カウンタ出力信号131として出
力する。12進カウンタ出力信号131は、デコーダ4
5〜47に供給される。
きに、デコーダ46はカウント値が「5」のときに、デ
コーダ47はカウント値が「7」のときに、それぞれハ
イレベルのデコーダ出力信号132〜134を出力す
る。したがって、デコーダ出力信号132〜134は、
反転クロック信号130の12周期のうち、1周期がハ
イレベルとなる。
130の立ち上がりで、デコーダ出力信号132〜13
4のレベルをそれぞれ保持する。したがって、アップダ
ウン制御クロック信号105は12進カウンタ44のカ
ウント値が「2」のときにハイレベルが出力され、カウ
ンタクロック信号106はカウント値が「6」のときに
ハイレベルが出力され、ラッチクロック信号107はカ
ウント値が「8」のときにハイレベルが出力される。さ
らに、ラッチクロック信号107はFF回路51に入力
され、反転クロック信号130の立ち上がりで保持され
る。したがって、ラッチクロック信号108は12進カ
ウンタ44のカウント値が「9」のときにハイレベルが
出力される。
ク信号101の12周期を基準として制御しているが、
これは各ブロックの動作マージンを考慮してのことであ
り、本発明はこれに限定されるものではない。すなわ
ち、12進カウンタを用いなくても、8進や16進など
偶数であればよい。
グチャートを用いて、本実施の形態の動作を説明する。
ートである。パルス生成回路は、発振イネーブル信号1
20がハイレベルの期間に発振状態となり、ロウレベル
の期間に停止状態となる。また、発振イネーブル信号1
20の立ち上がりは発振制御信号103によって決定さ
れ、立ち下がりは発振停止信号115によって決定され
る。
きの動作から説明する。停止状態のときは、n進カウン
タ27の初期化、すなわち本発明の逓倍回路に逓倍数を
セットする処理を行なう。なお、以下の説明において
は、2逓倍の出力クロック信号119を生成する場合を
説明する。
てカウンタセット信号126が立ち上がり(FF回路2
6)、n進カウンタ27に「6」がセットされる。カウ
ンタセット信号126は、入力クロック信号101の立
ち下がりでリセットされる。これと同時にリセット信号
124が立ち上がり(FF回路25)、マスク信号11
6をリセットしてハイレベルとする(FF回路30)。
よって、逓倍クロック信号117が出力できる状態とな
る(AND回路24)。このとき、発振停止信号115
もリセット信号124により初期化される(FF回路2
9)。なお、発振停止信号は、通常の場合リセット信号
124が発生したときにはロウレベルになっているが、
誤動作などによりハイレベルとなっていた場合に、初期
化されてロウレベルとなる。
きの動作を説明する。発振制御信号103の立ち上がり
に応答して発振イネーブル信号120が立ち上がり(O
R回路21)、リセット信号が124が立ち下がること
によって(FF回路25)、パルス生成回路1は発振状
態となる。
応答して発振クロック信号114の1個めが立ち上がる
ため(AND回路22)、n進カウンタ27の出力は
「6」から「7」に変化する。したがって、デコーダ2
8がハイレベルを出力するので、2個めの発振クロック
信号114の立ち上がりで発振停止信号115が立ち上
がる(FF回路29)。n進カウンタ27の出力は
「7」から「0」に変化するので、デコーダ28はロウ
レベルを出力する。その後、3個めの発振クロック信号
114が立ち上がり、発振停止信号115が立ち下が
る。
イミングと遅延発振制御信号125の立ち上がりのタイ
ミングとがFF回路32で比較され、位相比較信号11
2が出力される。
比較のために生成されるものであるため、逓倍クロック
信号116として出力すべきものではない。したがっ
て、2個めの発振クロック信号114の立ち下がりでマ
スク信号116がロウレベルとなって(FF回路2
9)、逓倍クロック信号117の出力が抑制される(A
ND回路24)。
4の立ち上がりのタイミングは、2個めの発振クロック
信号114(すなわち所望する逓倍クロック信号の最後
のクロック)の終りのタイミングとみなせる。したがっ
て、FF回路32は、所望する逓倍クロック信号の最後
のクロックの終りのタイミングと、発振制御信号103
によって規定される発振期間の終りのタイミングとの位
相を比較していることになる。これは、発振器8が発振
制御信号103を受けてから1個めの逓倍クロック信号
117を出力するまでのゲート遅延を無視(すなわち遅
延回路31も無視)すれば明らかである。
対する外部からの発振期間設定信号とみれば、FF回路
32は、設定された発振期間内において、発生した逓倍
クロック信号117の数が設定逓倍数より多いときは
「1(ハイレベル)」を、同じか少ないときは「0(ロ
ウレベル)」を出力する。すなわち、位相比較信号11
2は、発振クロック信号114の位相が進んでいるとき
は「1」となり、遅れているときは「0」となる。ゆえ
に、逓倍クロック信号116の周波数が安定するまで
は、位相比較信号112の値は「0」→「0」→「0」
…(もしくは「1」→「1」→「1」…)となり、逓倍
クロック信号116の周波数が安定しているときは、位
相比較信号112の値は発振クロック信号114の周波
数の微妙なずれで「0」と「1」とを繰り返す。
振制御信号103の反転レベルをとる発振制御信号10
4によって制御されるが、動作はパルス生成回路1と同
様である。したがって、入力クロック信号101の1周
期毎に、パルス生成回路1と2が交互に発振状態とな
る。
タ回路5およびラッチ回路6のタイミングチャートであ
る。パルス生成回路1,2は、図のように、入力クロッ
ク信号101の1周期毎に交互に発振する。いま仮に、
パルス生成回路1,2から出力された位相比較信号11
2,113が、両方とも「1」であるとする。したがっ
て位相比較信号127はハイレベルである(AND回路
33)。12進カウンタ44のカウント値が「2」にな
ったとき、アップダウン制御信号105が発生し(FF
回路48)、アップダウン信号128がハイレベルとな
る(FF回路34)。この時点では、アップダウンカウ
ンタ35はカウント出力信号109として「3」を出力
していると仮定する。そして、12進カウンタ44のカ
ウント値が「6」まで進むと、カウンタクロック信号1
06が発生して(FF回路49)、カウント出力信号1
09は「4」となる。次に、12進カウンタ44のカウ
ント値が「8」,「9」と進むにつれて、ラッチ信号1
07,108がそれぞれ発生し(FF回路50,5
1)、カウンタ出力信号109は遅延制御信号110,
111として出力される(ラッチ回路37,38)。な
お、位相比較信号127が、12進カウンタ44のカウ
ント値「9」のところでロウレベルになっているが、こ
れは、たまたま、遅延制御信号110の値が大きくなっ
たため遅延回路23の遅延時間が増え、パルス生成回路
1から発生した位相比較信号112が「0」に変化した
場合を示している。したがって、12進カウンタ44が
次にカウント値「2」になったとき、アップダウン信号
128がロウレベルに変化する。
るブロック図を示す。第1の実施の形態と同様の部分に
は同一の符号を付し、説明を省略する。
は、遅延回路23の遅延時間で制限される。入力クロッ
ク信号101の周波数が低いときは、その逓倍クロック
信号の周波数も低くなるので、本実施の形態は、そのよ
うな場合に発振器8の出力する逓倍クロック信号の周波
数を上げ、出力クロック信号119として出力するとき
に分周して周波数を下げて出力する。したがって、逓倍
回路が受け入れられる入力クロック周波数101の帯域
幅が広範囲になる。
の形態と比較すると、カウンタ回路10と出力選択回路
11が異なる部分であり、その他の部分は同様である。
カウンタ回路10では、パルス生成回路1,2から入力
された位相比較信号112,113が所定の条件になっ
たときに、カウンタ回路10に設けられたシーケンサが
逓倍設定信号102を外部から与えられた値の倍にして
出力し、逓倍クロック信号117,118の周波数を倍
にする。出力選択回路11には、カウンタ回路10から
逓倍設定値を倍にしているか否かを示すモード選択信号
135が入力され、逓倍設定値が倍になっている場合
は、入力された逓倍クロック信号117,118を2分
周して正規の周波数の出力クロック信号119を出力す
る。
す。本実施の形態では、図5のFF回路34の代わりに
シーケンサ52が設けられている。シーケンサ52に
は、FF回路34と同様に位相比較信号127およびア
ップダウン制御クロック信号105が入力される。シー
ケンサ52は、位相比較信号127のレベルを保持する
シフトレジスタを内蔵しており、アップダウン制御クロ
ック信号105によって保持される。
ルが所定の条件となったとき、カウンタ出力信号109
のカウント値を調べる。シーケンサ52は、カウント値
が所定値以上であった場合、入力されている逓倍設定信
号102の値を倍にして出力し、モード選択信号135
をハイレベルする。また、アップダウンカウンタ35に
対するリセット信号136を出力する。このリセット信
号136により、アップダウンカウンタ35は最大値に
初期化される。
あった場合は、逓倍設定信号102をそのまま出力し、
モード設定信号をロウレベルにする。そして、第1の実
施の形態と同様に、アップダウン制御クロック信号10
5の立ち上がりに応答して、位相比較信号127のレベ
ルをアップダウン信号128として出力する。
ば、位相比較信号127が「0」から「1」に変化した
ときに設定されるが、これに限定されるものではない。
また、シーケンサ52に入力されるカウンタ出力信号1
09は、所定の上位ビットだけでもよい。
す。出力選択回路11に入力された逓倍クロック信号1
17,118は、OR回路53でORがとられて逓倍ク
ロック信号137となる。この逓倍クロック信号137
は、マルチプレクサ55の入力端子Aに入力される他、
分周回路(FF回路)54で分周されて分周クロック信
号138となり、マルチプレクサ55の入力端子Bに入
力される。そして、マルチプレクサ55は、モード選択
信号135がロウレベルのとき逓倍クロック信号137
を選択し、ハイレベルのとき分周クロック信号138を
選択して、出力クロック信号119として出力する。
るブロック図を示す。第1および第2の実施の形態と同
様の部分には同一の符号を付し、説明を省略する。本実
施の形態は、逓倍クロック信号117,118のクロッ
ク幅をクロック毎に微調整して、ジッタを低減するもの
である。そのための構成として、パルス生成回路1,2
に、第1および第2の実施の形態の発振器8と異なる発
振器12と、シフトレジスタ13が設けられている。発
振器12には、シフトレジスタ13から発振クロック信
号114のパルス幅を調整するための幅調整信号139
が入力される。ラッチ回路15からは、カウンタ回路1
4の発生したカウンタ出力信号109の下位ビットをラ
ッチした値であるカウンタ出力信号140,141が出
力され、シフトレジスタに入力される。
調整回路56は、遅延回路23の出力した反転遅延信号
121のクロック幅を微調整して、反転遅延信号142
を出力するものである。幅調整回路56は、シフトレジ
スタ13から幅調整信号139を受けて制御される。
タ13の回路図を示す。シフトレジスタ13は、n逓倍
制御回路9から入力されるカウンタセット信号126の
立ち上がりに応答して、カウンタ出力信号140の値を
取り込む。このとき、シフトレジスタ13の最下位に
は、”0”が取り込まれる。そして、発振器12が出力
した発振クロック信号114の立ち上がりに応答して1
ビットずつ右シフトして、幅調整信号139を出力す
る。すなわち、シフトレジスタ13には、発振器12が
発振停止状態のときにカウンタ出力信号140の値がセ
ットされるが、この状態では、幅調整信号139として
最下位の値「0」が出力されている。したがって、発振
クロック信号114の最初のクロックで、カウンタ出力
信号140のLSBの値が幅調整信号139として出力
されることになる。
「0(ロウレベル)」のとき、インバーター57,58
およびクロックドインバーター60,61を用いて反転
遅延信号121を反転遅延信号142として伝達する。
このとき、信号を伝達するインバーターは、インバータ
ーおよびクロックドインバーターの並列動作により見か
け上の駆動能力が高くなるため、ほとんど遅延しない。
次に、幅調整信号139が「1(ハイレベル)」のとき
は、インバーター57,58だけで反転遅延信号121
を伝達する。したがって、反転遅延信号142は反転遅
延信号121に比較してわずかに遅れる。本実施の形態
の場合、幅調整回路56によって約100psの遅延調
整が行われる。
の形態に比較して、カウンタ回路14に設けられたアッ
プダウンカウンタ62の動作が異なる。以下、図17お
よび図18を用いて、本実施の形態のアップダウンカウ
ンタ62の動作を説明する。
り、図18はアップダウンカウンタ62の回路図であ
る。本実施の形態では、アップダウンカウンタ62は、
カウンタ出力信号109の上位ビット側をカウントする
アップダウンカウンタ64と、下位ビット側をカウント
するアップダウンカウンタ65とで構成されている。
サ52から出力されるカウンタイネーブル信号143に
よって動作が制御される。シーケンサ52は、はじめ
に、アップダウンカウンタ62に対してリセット信号を
出力して各カウンタ64,65を初期化する。上位側カ
ウンタ64は、最大値(111…1)に初期化され、下
位側カウンタ65は、0(000…0)に初期化され
る。なお、図18において、リセット信号136は省略
してある。
じまると、シーケンサ52は、カウンタイネーブル信号
143によりEN1にハイレベルを、EN2にロウレベ
ルを入力して上位側カウンタ64を動かす。そして、位
相比較信号112,113をみることで逓倍クロック信
号117,118の周波数が安定したかどうか判断す
る。この判断は、例えば第2の実施の形態の場合と同様
に、位相比較信号112,113のレベルが「0」から
「1」に変わったとき、周波数が安定した(周波数ロッ
ク状態)と判断される。ここで、逓倍クロック信号11
7,118の周波数がロック状態となったとき、カウン
タイネーブル信号143によりEN1にロウレベルを、
EN2にハイレベルを入力して下位側カウンタ65を動
かす。
いてキャリーまたはボローが発生したとき、キャリー/
ボロー信号144をハイレベルとする。したがって、こ
のときはOR回路63によりカウンタイネーブル信号1
45がハイレベルとなるので、上位側カウンタ64は、
アップダウン信号128をとり込んでカウント動作を行
なう。また、下位側カウンタ65は、逓倍設定信号10
2によってカウント数が制御される。下位側カウンタ6
5は、逓倍設定信号102が2逓倍を示しているとき0
〜1をカウントし、3逓倍を示しているとき0〜3をカ
ウントする。
は、逓倍クロック信号117,118の周波数がロック
状態となるまでは、下位ビットが「000…0」とな
る。そして、ロック状態となった後は、第1および第2
の実施の形態と同様のカウント出力信号109が出力さ
れる。すなわち、逓倍クロック信号117,118の周
波数が安定するまでは、幅調整回路56によるクロック
幅の調整は行なわれない。
る。本実施の形態のラッチ回路15は、図6に示した第
1および第2の実施の形態のラッチ回路に比較して、カ
ウンタ出力信号109の下位ビットをラッチするラッチ
回路66,67を設けたものである。これらラッチ回路
66,67は、ラッチ回路37,38に対するラッチク
ロック信号107,108により動作する。
109が変化したときの動作を説明する。例えば、図1
0に示したように、カウンタ出力信号109のカウント
値が「3」から「4」に変化した場合、ラッチ回路15
から出力されるカウント出力信号140は「00000
011」から「00000100」に変化する。説明の
簡単のために、逓倍数:2入力クロック信号101の1
周期:10ns幅調整回路56の遅延時間:0.1ns
カウント値「3」のときの逓倍クロック信号117の1
周期:4.9nsカウント値「4」のときの逓倍クロッ
ク信号117の1周期:5.0nsと仮定する。このよ
うな条件において、カウント値「3」のとき、幅調整回
路56がないと逓倍クロック信号117の2周期は9.
8nsとなるが、本実施の形態ではカウント出力信号1
40の下位2ビット「11」により(4.9+0.1)
×2=10nsに調整される。また、カウント値が
「4」のときはカウント出力信号140の下位2ビット
「00」により幅調整が行われないので、5.0×2=
10nsとなる。このように、本実施の形態においては
発振クロック信号114のクロック毎に周期が微調整さ
れるので、逓倍クロック信号117,118のジッタが
低減される。
いているパルス生成回路は、逓倍数をセットして発振器
の発振クロック信号を制御するので、2逓倍だけでな
く、任意の数の逓倍数の逓倍クロック信号を出力するこ
とができる。すなわち、回路規模を増大させることな
く、高い逓倍数のクロック信号を生成することができ
る。
け、これらを入力クロック信号の1周期毎に交互に動作
させて出力クロック信号を生成するので、入力クロック
信号のデューティに影響されない逓倍クロック信号を生
成することができる。
で構成しているため、プロセスバラツキや電源変動の影
響を受けずに600ps以下の小さいジッタで逓倍クロ
ックを生成することができる。
態)。
形態)。
態)。
ト。
およびラッチ回路のタイミングチャート。
ック図。
の形態)。
ック図。
態)。
回路図。
の形態)。
形態)。
プフロップ回路 27 n進カウンタ 28,36,45〜47 デコーダ 32 位相比較器 35,62,64,65 アップダウンカウンタ 37,38,66,67 ラッチ回路 39,40,60,61 クロックドインバーター 41 NAND回路 42 遅延ブロック 43,57〜59 インバーター 44 12進カウンタ 52 シーケンサ 54 分周回路 55 マルチプレクサ 56 幅調整回路 91 発振器(従来) 92 カウンタ回路(従来) 93 ラッチ回路(従来) 94 分周回路(従来) 95 シフトレジスタ回路(従来) 96 インバーター(従来) 97 フリップフロップ回路(従来) 98 セレクタ(従来) 101 入力クロック信号 102 逓倍設定信号 103,104 発振制御信号 105 アップダウン制御信号 106 カウンタクロック信号 107,108 ラッチクロック信号 109,122,131,140,141 カウンタ
出力信号 110,111 遅延制御信号 112,113,127 位相比較信号 114 発振クロック信号 115 発振停止信号 116 マスク信号 117,118,137 逓倍クロック信号 119 出力クロック信号 120 発振イネーブル信号 121,142 反転遅延信号 123,129,132〜134 デコーダ出力信号 124,136 リセット信号 125 遅延発振制御信号 126 カウンタセット信号 128 アップダウン信号 130 反転クロック信号 135 モード選択信号 138 分周クロック信号 139 幅調整信号 143,145 カウンタイネーブル信号 144 キャリー/ボロー信号 201 基準クロック信号(従来) 202,203 カウンタ出力信号(従来) 204 分周信号(従来) 205 シフトレジスタ出力信号(従来) 206 上位ビット信号(従来) 207 LSB信号(従来) 208 反転基準クロック信号(従来) 209 FF出力信号(従来)
Claims (7)
- 【請求項1】 入力クロック信号を受けて第1および第
2の制御信号を前記入力クロック信号の1周期毎にアク
ティブにする発振制御回路と、前記第1の制御信号がア
クティブとなったときに前記入力クロック信号の逓倍ク
ロック信号である第1の逓倍クロック信号を発振する第
1のパルス生成回路と、前記第2の制御信号がアクティ
ブとなったときに前記入力クロック信号の逓倍クロック
信号である第2の逓倍クロック信号を発振する第2のパ
ルス生成回路と、前記第1および第2の逓倍クロック信
号の論理和をとり出力クロック信号を出力する論理和回
路とを有することを特徴とする逓倍回路。 - 【請求項2】 入力クロック信号を受けて第1および第
2の制御信号を前記入力クロック信号の1周期毎にアク
ティブにする発振制御回路と、外部から入力された逓倍
設定信号を受けて当該逓倍設定信号が示す逓倍数を倍に
して内部逓倍設定信号を生成する手段と、前記第1の制
御信号がアクティブとなったときに前記内部逓倍設定信
号が示す数の前記入力クロック信号の逓倍クロック信号
である第1の逓倍クロック信号を発振する第1のパルス
生成回路と、前記第2の制御信号がアクティブとなった
ときに前記内部逓倍設定信号が示す数の前記入力クロッ
ク信号の逓倍クロック信号である第2の逓倍クロック信
号を発振する第2のパルス生成回路と、前記第1および
第2の逓倍クロック信号を分周しかつ論理和をとって出
力クロック信号を出力する出力回路とを有することを特
徴とする逓倍回路。 - 【請求項3】 逓倍設定信号を受けて、前記第1および
第2の逓倍クロック信号のクロック数が前記入力クロッ
ク信号の1周期の期間に前記逓倍設定信号が示す逓倍数
となるようにする制御手段をさらに有することを特徴と
する請求項1または2記載の逓倍回路。 - 【請求項4】 前記第1および第2のパルス生成回路の
各々は、発振クロック信号を発振する発振器と、逓倍設
定信号と前記発振クロック信号とを受けて当該逓倍設定
信号が示す逓倍数の前記発振クロック信号が発振したと
きに前記発振器を停止させるn逓倍制御回路とを備え、
前記発振器は、前記発振クロック信号を前記逓倍クロッ
ク信号として出力することを特徴とする請求項1または
2記載の逓倍回路。 - 【請求項5】 前記n逓倍制御回路は、前記入力クロッ
ク信号の1周期の期間の終りのタイミングと前記発振ク
ロック信号が前記逓倍数発振したときの終りのタイミン
グとを比較して前記発振クロック信号の位相が前記入力
クロック信号の位相より進んでいるときに第1のレベル
の位相比較信号を出力し、前記発振クロック信号の位相
が前記入力クロック信号の位相より遅れているときに第
2のレベルの位相比較信号を出力する位相比較器を備
え、前記発振器は前記位相比較信号が前記第1のレベル
のときは前記発振クロック信号の周波数を下げ、前記位
相比較信号が前記第2のレベルのときは前記発振クロッ
ク信号の周波数を上げることを特徴とする請求項4記載
の逓倍回路。 - 【請求項6】 前記発振器は複数段の遅延素子で構成さ
れた遅延回路を備え、前記位相比較信号が前記第1のレ
ベルのときは前記遅延素子の段数が増加し、前記位相比
較信号が前記第2のレベルのときは前記遅延素子の段数
が減少することを特徴とする請求項5記載の逓倍回路。 - 【請求項7】 前記発振器は、前記発振クロック信号の
1クロック毎に当該クロック信号のパルス幅を調整する
幅調整回路をさらに備えることを特徴とする請求項4記
載の逓倍回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10119553A JP3110377B2 (ja) | 1998-04-28 | 1998-04-28 | 逓倍回路 |
TW088106908A TW432799B (en) | 1998-04-28 | 1999-04-28 | Double frequency circuit |
EP99108345A EP0954106B1 (en) | 1998-04-28 | 1999-04-28 | Clock signal multiplier circuit for a clock signal generator circuit |
US09/299,905 US6351756B1 (en) | 1998-04-28 | 1999-04-28 | Clock signal multiplier circuit for a clock signal generator circuit |
KR1019990015179A KR100331731B1 (ko) | 1998-04-28 | 1999-04-28 | 체배 회로 |
DE69937855T DE69937855T2 (de) | 1998-04-28 | 1999-04-28 | Taktsignal-Vervielfacherschaltung für eine Tatksignalgeneratorschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10119553A JP3110377B2 (ja) | 1998-04-28 | 1998-04-28 | 逓倍回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11312962A JPH11312962A (ja) | 1999-11-09 |
JP3110377B2 true JP3110377B2 (ja) | 2000-11-20 |
Family
ID=14764171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10119553A Expired - Fee Related JP3110377B2 (ja) | 1998-04-28 | 1998-04-28 | 逓倍回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6351756B1 (ja) |
EP (1) | EP0954106B1 (ja) |
JP (1) | JP3110377B2 (ja) |
KR (1) | KR100331731B1 (ja) |
DE (1) | DE69937855T2 (ja) |
TW (1) | TW432799B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4573007B2 (ja) * | 2000-07-13 | 2010-11-04 | エルピーダメモリ株式会社 | Dll回路、及び、dll制御方法 |
US6753709B2 (en) * | 2002-06-28 | 2004-06-22 | Agere Systems Inc. | Digital clock rate multiplier method and apparatus |
JP3995552B2 (ja) * | 2002-07-23 | 2007-10-24 | 松下電器産業株式会社 | クロック逓倍回路 |
KR100493046B1 (ko) * | 2003-02-04 | 2005-06-07 | 삼성전자주식회사 | 클럭의 듀티 사이클을 조정할 수 있는 주파수 체배기 및체배방법 |
US6906571B1 (en) | 2003-07-11 | 2005-06-14 | Xilinx, Inc. | Counter-based phased clock generator circuits and methods |
US7005900B1 (en) * | 2003-07-11 | 2006-02-28 | Xilinx, Inc. | Counter-based clock doubler circuits and methods with optional duty cycle correction and offset |
US7236557B1 (en) | 2003-07-11 | 2007-06-26 | Xilinx, Inc. | Counter-based clock multiplier circuits and methods |
US7367016B2 (en) * | 2003-07-14 | 2008-04-29 | Sun Microsystems, Inc. | Method and system for expressing the algorithms for the manipulation of hardware state using an abstract language |
JP4729251B2 (ja) * | 2003-11-28 | 2011-07-20 | 株式会社アドバンテスト | 高周波遅延回路、及び試験装置 |
DE602004017440D1 (de) * | 2004-06-24 | 2008-12-11 | Verigy Pte Ltd Singapore | Schnelle Synchronisierung einem Anzahl von digitale Takten |
US7132863B2 (en) * | 2005-04-04 | 2006-11-07 | Freescale Semiconductor, Inc. | Digital clock frequency doubler |
TWI389064B (zh) * | 2008-12-09 | 2013-03-11 | Mstar Semiconductor Inc | 紅外線遙控控制指令解碼方法與裝置 |
US8093929B2 (en) * | 2010-03-02 | 2012-01-10 | Freescale Semiconductor, Inc. | Programmable digital clock signal frequency divider module and modular divider circuit |
US8643409B2 (en) | 2011-07-01 | 2014-02-04 | Rambus Inc. | Wide-range clock multiplier |
US8729930B2 (en) * | 2011-11-02 | 2014-05-20 | System General Corp. | Successive approximation multiplier-divider for signal process and method for signal process |
US9360915B1 (en) * | 2012-04-26 | 2016-06-07 | Marvell International Ltd. | Dynamically controlling clocking rate of a processor based on user defined rule |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62253212A (ja) * | 1986-04-18 | 1987-11-05 | Fujitsu Ltd | 周波数逓倍回路 |
US5045715A (en) * | 1990-03-19 | 1991-09-03 | Apple Computer, Inc. | Circuit for generating stretched clock phases on a cycle by cycle basis |
US5063578A (en) * | 1990-09-24 | 1991-11-05 | At&T Bell Laboratories | Digital logic circuits for frequency multiplication |
US5359232A (en) * | 1992-05-08 | 1994-10-25 | Cyrix Corporation | Clock multiplication circuit and method |
US5317202A (en) * | 1992-05-28 | 1994-05-31 | Intel Corporation | Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle |
US5422835A (en) * | 1993-07-28 | 1995-06-06 | International Business Machines Corporation | Digital clock signal multiplier circuit |
KR960009965B1 (ko) * | 1994-04-14 | 1996-07-25 | 금성일렉트론 주식회사 | 주파수 배수 회로 |
EP0721157A1 (en) * | 1994-12-12 | 1996-07-10 | Advanced Micro Devices, Inc. | Microprocessor with selectable clock frequency |
JP3561792B2 (ja) * | 1995-09-06 | 2004-09-02 | 株式会社ルネサステクノロジ | クロック発生回路 |
KR0176092B1 (ko) * | 1995-12-20 | 1999-04-01 | 양승택 | 클럭 입력신호의 주파수 체배장치 |
JPH09246923A (ja) * | 1996-03-11 | 1997-09-19 | Seikosha Co Ltd | 周波数逓倍回路 |
JPH09246924A (ja) * | 1996-03-12 | 1997-09-19 | Hitachi Ltd | 逓倍回路 |
US5719510A (en) * | 1996-03-27 | 1998-02-17 | Intel Corporation | Software configurable digital clock generator |
-
1998
- 1998-04-28 JP JP10119553A patent/JP3110377B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-28 KR KR1019990015179A patent/KR100331731B1/ko not_active IP Right Cessation
- 1999-04-28 EP EP99108345A patent/EP0954106B1/en not_active Expired - Lifetime
- 1999-04-28 US US09/299,905 patent/US6351756B1/en not_active Expired - Fee Related
- 1999-04-28 DE DE69937855T patent/DE69937855T2/de not_active Expired - Lifetime
- 1999-04-28 TW TW088106908A patent/TW432799B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6351756B1 (en) | 2002-02-26 |
KR100331731B1 (ko) | 2002-04-09 |
DE69937855D1 (de) | 2008-02-14 |
EP0954106A3 (en) | 2004-12-15 |
TW432799B (en) | 2001-05-01 |
EP0954106B1 (en) | 2008-01-02 |
EP0954106A2 (en) | 1999-11-03 |
DE69937855T2 (de) | 2008-12-24 |
KR19990083557A (ko) | 1999-11-25 |
JPH11312962A (ja) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3110377B2 (ja) | 逓倍回路 | |
US6292040B1 (en) | Internal clock signal generating circuit having function of generating internal clock signals which are multiplication of an external clock signal | |
KR100200892B1 (ko) | 클록발생회로, 피엘엘회로와 도체장치 및 블록발생회로의 설계방법 | |
JP4587620B2 (ja) | クロック制御方法と分周回路及びpll回路 | |
US6225840B1 (en) | Clock generation circuit which reduces a transition time period and semiconductor device using the same | |
JP3388527B2 (ja) | 分数n分周器およびこれを用いた分数n周波数シンセサイザ | |
JP3323054B2 (ja) | 周波数逓倍回路 | |
US7822168B2 (en) | Frequency divider circuit | |
US20060055473A1 (en) | Clock generating circuit | |
JPS6243568B2 (ja) | ||
US6066988A (en) | Phase locked loop circuit with high stability having a reset signal generating circuit | |
EP0771075A2 (en) | Phase locked loop having voltage controlled oscillator utilizing combinational logic | |
US5530407A (en) | Digital trimming for frequency adjustment | |
JP2000059214A (ja) | Pll回路及びpll回路を内蔵した半導体集積回路 | |
US20040095169A1 (en) | Clock generating circuit including memory for regulating delay amount of variable delay circuit in ring oscillator | |
JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
US6108393A (en) | Enhanced prescaler phase interface | |
US6271702B1 (en) | Clock circuit for generating a delay | |
JPH10276083A (ja) | 偶数奇数分周回路 | |
US6346833B1 (en) | Frequency multiplier circuit | |
JP4371598B2 (ja) | 逓倍クロック発生回路 | |
US20060066413A1 (en) | Oscillator | |
JP2006217455A (ja) | リングオシレータ回路 | |
JP2972644B2 (ja) | 遅延時間測定回路 | |
JP3389915B2 (ja) | 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000816 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |