JP2005151153A - デジタル伝送システム - Google Patents

デジタル伝送システム Download PDF

Info

Publication number
JP2005151153A
JP2005151153A JP2003385523A JP2003385523A JP2005151153A JP 2005151153 A JP2005151153 A JP 2005151153A JP 2003385523 A JP2003385523 A JP 2003385523A JP 2003385523 A JP2003385523 A JP 2003385523A JP 2005151153 A JP2005151153 A JP 2005151153A
Authority
JP
Japan
Prior art keywords
pcr
value
counter
unit
digital transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003385523A
Other languages
English (en)
Inventor
Atsushi Miyashita
敦 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2003385523A priority Critical patent/JP2005151153A/ja
Publication of JP2005151153A publication Critical patent/JP2005151153A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】 ビットレートの異なるデジタルデータの変換を伴うデジタル伝送において、簡易な構成で正確なレート変換処理を行わせること。
【解決手段】 エンコード信号のPCRを間欠的に含む圧縮データを取り扱うデジタル伝送システムにおいて、受信した圧縮データを記憶する手段とダミーパケットを挿入する手段とPCR書換えを行う手段を有するスタッフ部と、システムクロックに基づいて所定のデータレートを所定周波数のIF信号に変調するMOD部を有し、スタッフ部には検出したPCR値をカウントするカウンタを設け、該カウンタでのダミーパケット挿入前のPCR検出毎に、所定時間の時間差を与えて初期化を行ったカウンタの値を基に、ダミーパケット挿入後のPCR用ヘッダへ書込むPCR値を決定するデジタル伝送システムである。
【選択図】 図1

Description

本発明は、MPEG(Moving Picture Experts Group)などのTS(Transport Stream)信号を扱うデジタル伝送装置に関する。
近年、ヨーロッパやアメリカおよび日本で映像素材のデジタル伝送が行なわれている。映像素材とは、例えば、中継先から放送局へ送る映像を指す。
図5に、放送用素材である映像を圧縮データ化し、デジタル伝送する基本的な構成例を示す(例えば、特許文献1参照)。
A地点(例えば撮影地点)において、映像信号はエンコーダ(ENC)部100にて、圧縮データ化され、例えば、45MbpsのASI(Asynchronous Serial Interface)信号となる。 例えば、OFDM変調する変調(MOD)部101は、入力される45Mbpsの圧縮データを含むASI(45)信号をデジタル変調し、130MHzのIF信号を作成する。 送信高周波(Th)部102では、デジタル変調された130MHzのIF信号を、例えば7GHz帯の高周波信号に周波数変換し、0.2Wに電力増幅して、例えば、中継地点であるB地点へ向けて送信する。
B地点では、A地点と逆の処理を行う受信高周波(Rh)部202、復調(DEM)部201、デコーダ(DEC)部200を経由して、元の映像信号に再生される。
ところで、伝送距離が遠く、直接に放送局まで伝送できない状況も多い。その場合は、B地点は中継点となり、B地点からC地点(例えば放送局)に向け、別の伝送装置を用いて伝送を行うことになる。 ここで、別の伝送装置がシングルQAM変調のMOD部111で構成された回線とする場合、60MbpsのASI信号を入力とする。
その場合、ビットレートを一致させることが不可欠であり、スタッフ部300を用いて、45MbpsのASI信号を、60MbpsのASI信号に変換しなければならない。
デジタル伝送機器は、ビットレートが一致しないと、信号接続できない。また、ビットレートを一致させないと送信周波数等が大幅にずれる等の不具合が生じるケースもある。
図6に動画像を圧縮するENC部100の構成を示す。 27MHz再生部100−2は、入力された映像のフレーム周期を検出し、その周期を完全再生するように27MHzのクロックを再生する。PCR生成部100−3は、27MHzクロックによって動作するカウンタであり、そのカウンタの値42ビットで表す。多重部(MUX)100−4は、圧縮処理部100−1で圧縮された、例えば45Mbps弱のTSパケットに、PCR情報のパケットを混ぜて、45MbpsのASI形式の圧縮データを作成する。
ここで、PCRとは、Program Clock Referenceの略であり、システムクロックのカウンタ値を符号化した値である。
図7にデジタル変調を行うMOD部101を示す。変調処理部101−1は、クロック発振器(CK_OSC)101−2が発生するクロック(CK)に応じ、45MbpsのASI信号の取り込み、その信号のOFDM方式デジタル変調、20.45MHzのIF_d信号の作成を行う。
直交変調部101−3は、ローカル発振器(Lo−OSC)101−4からの109.55MHzのローカルCKと、IF_d信号をミキサ処理して、130.0MHzのIF信号を作成する。
図8にASI信号の概念図を示す。 基本的には、270MHzのサイクルでシリアルデータであるが、通常は188W(ワード)のパケットを単位としたバーストモードと呼ばれる形態で、圧縮データが間欠的に存在する。
60MbpsのTSデータであるASI60と、45MbpsのTSデータであるASI45の形態は、各々のTSデータのパケットが密に並ぶか、粗く並ぶかの違いとなる。また、概ね100ms以下毎にPCR情報を持ったPCRのパケットが混ざる。このPCR情報を持ったパケットは、伝送レートによらず概ね所定の周期で挿入される。映像信号のフレームレートの違いは、PCRパケットの内容の変化(PCR_n−PCR_m)が、多いか少ないかとなる。
図9にビットレートは同一な45Mbpsであるが、PCR情報のパケットの挿入時刻位置が前後した場合を示す。PCRパケットが4ヶ間隔で存在したケース1の場合、PCR_mパケットとPCR_nパケットでの、PCR情報の値の違いは例えば50となる。
しかし、PCRパケットが3ヶ間隔で存在したケース2の場合、PCR_mパケットに対するPCR_nパケットの挿入時刻が早まるため、PCR情報の値の違いは例えば40と小さくなる。
図10にスタッフ部300の構成を示す。 PCR値検出抽出部300−4は、入力されたTSからPCRパケットを探し、そのPCR値と、PCR用仮カウンタ300−6のカウンタ値を比較し、27M_VCO300−5の周波数を制御する。結果的に、PCR用カウンタ300−6の値は、ENC部100のPCRカウンタ値と同一となり、以降のカウント動作を続ける。
45MbpsのTSデータであるASI45は、メモリ300−1に取り込まれ、60Mbpsのレートで読み出される。しかし、オリジナルが45Mbpsであるため、時々読み出しデータが枯渇する。その場合は、ダミー(Dummy)挿入部300−2でダミーパケットを挿入し、データの枯渇を防止した仮のASI60を作成する。
なお、この処理によって、PCRパケットの時間間隔が前後し、入力映像のフレームレートは不正確となる。そのため、PCRヘッダ検出部300−7は、スタッフィングTSからPCRパケットを探し、その値をPCR書換部300−3に知らせ、連続的に生成しているPCR用仮カウンタ300−6のカウンタ値に置換する。
この処理によって、時間間隔が当初と異なり、値の連続性が乱れたPCRパケットの内容は、正しく修正される。
図11に、スタッフィング処理によって、Dummyパケットが入る例を示す。 45MbpsのオリジナルASI信号は、60Mbps化に際して、パケットTS_oとパケットPCR_nの時点において、読出しデータが枯渇する。 そこで、Dummy挿入部300−2は、パケットTS_oとパケットPCR_nの間にDummyパケットを挿入し、枯渇に対処したスタッフ後ASI信号を作成する。
しかし、この枯渇はビットレートの微妙な違いやTSパケットの編成状況によって様々なパターンが生じる。
図12に、図11で示したDummyパケットの挿入が、1TS早まった場合を示す。45MbpsのオリジナルASI信号は、パケットPCR_n後の時点において、読出しデータが枯渇したとする。 Dummy挿入部300−2は、パケットPCR_nの後にDummyパケットを挿入する。そして、PCR_nの後ろにDummyパケットを持つスタッフ後ASI信号が作成される。
ただし、この場合には、一つ前のPCR_mパケットとPCR_nパケットの実時間の間隔が狭まっている。こ の場合、狭まった時間を10とすると、PCR_nパケットのPCR情報は、B+50からB+40に書き換える必要がある。
この処置を怠ると、C地点でのDEC部200の27MHzクロック再生が異常な周波数を示し、動画像の伸張再生に支障を来たす。
そのため、PCRヘッダ検出部300−7は、スタッフ後に現れるPCRパケットの存在を調べ、新たに発生させているPCR用仮カウンタ300−6の出力に書換えを行う。
特開2003−51963号公報
以上説明した従来の構成において、スタッフィング処理を行うには、ENC部100で生成するPCR情報の元となるカウンタ値を、スタッフ部300で正確に再生するため、スタッフ部300は、27MHzのVCOを装備し、PCR情報と仮カウンタ値との差分を検出し、該27MHzのVCOに周波数補正するPLLループを構成していた。
このため、VCOの装備による機器コストの上昇。 また、受信側において、上記スタッフィングを行う場合、伝送が断した場合、PCRパケットに異常値が入る等の影響で、27MHzの値が大幅に狂い、伝送状態回復後に正しいPCR値のASI信号への復帰動作が即座には困難となる等々の欠点がある。
本発明はこれらの欠点を除去し、ビットレートの異なるデジタルデータの変換を伴うデジタル伝送において、簡易な構成で正確なレート変換処理を行わせることを目的とする。
本発明は上記目的を達成するため、エンコード信号の映像表示レート情報(PCR)を間欠的に含む圧縮データを取り扱うデジタル伝送システムにおいて、受信した上記圧縮データを記憶する手段とダミーパケットを挿入する手段とPCR書換えを行う手段を有するスタッフ部と、当該システムクロックに基づいて所定のデータレートを所定周波数のIF信号に変調する変調(MOD)部を有し、上記スタッフ部には検出したPCR値をカウントするカウンタを設け、該カウンタでのダミーパケット挿入前のPCR検出毎に、所定時間の時間差を与えて初期化を行った上記カウンタの値を基に、ダミーパケット挿入後のPCR用ヘッダへ書込むPCR値を決定するデジタル伝送システムである。
また、上記記憶手段におけるデータ通過時間を1TS単位以上の値Kに設定し、初期化処理の時間遅れを値K未満に設定したデジタル伝送システムである。
更に、エンコード信号の映像表示レート情報(PCR)を間欠的に含む圧縮データを取り扱うデジタル伝送システムにおいて、受信した上記圧縮データを記憶する手段とダミーパケットを挿入する手段とPCR書換えを行う手段を有するスタッフ部と、当該システムクロックに基づいて所定のデータレートを所定周波数のIF信号に変調する変調(MOD)部を有し、上記スタッフ部には検出したPCR値をカウントするカウンタを設け、該カウンタでのダミーパケット挿入前のPCR検出毎に、直ちに初期化を行った上記カウンタの値を一定値分補正した値を基に、ダミーパケット挿入後のPCR用ヘッダへ書込むPCR値を決定するデジタル伝送システムである。
また、上記スタッフ部のクロックとして、上記MOD部のクロック源を基準として用いるものである。
その結果、ダミー(Dummy)パケット挿入により生じる、PCRヘッダの時間間隔のズラし時間は、1TS程度と小さいため、変調系の基準クロックを基に、仮PCRカウンタ値を発生させ、オリジナルPCRヘッダの位相を一定時間遅延して仮PCRカウンタをプリセットする。この状態の仮カウンタ値は時間経過とともに真のPCRとズレが生じて来るが、プリセット直後のズレの少ない状態で書換えに使用されるため、実害は無い。
また、Dummy挿入によるメモリ通過時間等は一定値であり、TSの遅れ時間も前記の所定時間となる。そこで、オリジナルPCRヘッダの検出に応じて仮PCRカウンタを直にプリセットする。この状態の仮カウンタ値はメモリ経由での時間遅れより進んでいるため、補正処理を加えて、書換えPCR値とする。
本発明によれば、ビットレートの異なるデジタルデータの変換を伴うデジタル伝送において、簡易な構成で正確なレート変換処理を行わせること、即ち、27MHz−VCOを装備することなく、誤差の少ないPCR書換え処理が可能となる。
図1に、本発明の第1の実施の形態のブロック構成を示し、以下、詳細に説明をする。MOD部101の変調用クロックを、スタッフ部310の仮PCRカウンタ310−1のクロック入力へ接続する。 PCRヘッダ検出抽出部310−3は、ASI45のTS中に存在するPCRヘッダを検出し、検出パルスを出力する。また、検出したPCRヘッダのPCR値を抽出して仮PCRカウンタ310−1のLOAD端子に印加する。この抽出したPCR値は、次のPCR検出まで保持される。
仮PCRカウンタ310−1は、PR端子にパルスが印加されると、カウンタ値をLOAD端子の値にセットするよう動作する。 Delay310−2は、入力である検出パルスを、所定時間遅延させる動作を行う。
以下、図2を用いてこの動作を説明する。 入力であるASI45は、メモリ300−1、Dummy挿入部300−2を経由することで、概ね、(T1−T0)の遅延時間(K)を生じる。
仮PCRカウンタ310−1は、入力ASI45のPCRパケットの検出に従い、PCRヘッダ検出部300−7で検出したPCRヘッダ検出パルスを、時間(T1−T0)弱(K−α)の遅延した信号によってプリセットされる。 プリセットされる値は、PCRヘッダ検出部300−7で補足したオリジナル値である。 なお図2において、プリセットは、概ね、時刻T1、T3、T6に行われる。
Dummy挿入部300−2によって、次にスタッフ済みではあるが、PCRヘッダの内容にズレが生じている仮ASI60が作成される。 この仮ASI60を図2の中段に示す。 PCR_mは時刻T1直後に、PCR_nは時刻T4に、PCR_1は時刻T6直後に書換え処理される。
ここで、各PCRは、プリセットされた直後である時間α後の仮カウンタ値に従って、それぞれ書換えられるため、オリジナル値との誤差は微少である。
なお、仮PCRカウンタ310−1のプリセットの遅延時間は、
0「ASI45と仮ASI60との遅延時間(K)」>「プリセット遅延時間(K−α)」に設定する。
これは、この条件を満たさない場合、プリセット前の誤差の大きい状態の仮カウンタ値を用いて書換えることを防止するためである。
図3に、本発明の第2の実施の形態のブロック構成を示し、以下、詳細に説明をする。PCRヘッダ検出抽出部310−3は、ASI45のTS中に存在するPCRヘッダを検出し、検出パルスを出力する。なお、本例では、PCR検出パルスは遅延させることなく仮PCRカウンタ310−1のプリセット端子PRに印加する。
また、検出したPCRヘッダのPCR値を抽出して仮PCRカウンタ310−1のLOAD端子に印加する。この抽出したPCR値は、次のPCR検出まで保持される。
仮PCRカウンタ310−1の出力は、補正部310−4を経由してPCR書換部300−3に入力される。補正部310−4は、入力を所定値だけ減算して出力する。
つまり、図4に示す様に、仮PCRカウンタ310−1は、時刻T0にプリセットされ、仮ASI60のPCRヘッダを検出した時刻T1には、一定量の補正(−K+α)を加えた値に書換えられる。
以上は、変調処理のクロックを用いて説明した。ASIインタフェースの場合、ASIインタフェース用として非同期な27MHzクロック等が存在するため、このクロックを利用しても良い。
このクロックを利用した仮カウンタ値も、時間経過とともに最大50ppm程度ズレが生じて来るが、1TS期間の30μs程度なら、ズレは0.05クロック程度でありズレは無い。 仮PCRカウンタは、±50ppm程度のズレを持つ27MHzクロックによって動作している。
したがって、Dummy挿入による1TSのズレは、使用ビットレートが45Mbpsの場合、1632ビット構成であるから、最大でも、36μs程度である。
このため、PCRパケットの挿入時刻が36μsズレていても、
27M×36μs×50ppm=0.05クロック程度である。
また、ビットレートが8Mbps程度と遅い場合でも、200μs程度であり、
27M×200μs×50ppm=0.3クロック程度であり問題ない。
本発明のスタッフ部の第1の実施の形態の構成を示すブロック図 本発明の第1の実施の形態の動作を示すタイムチャート 本発明のスタッフ部の第2の実施の形態の構成を示すブロック図 本発明の第2の実施の形態の動作を示すタイムチャート 従来の一般的な多段デジタル伝送装置の構成を示すブロック図 従来のENC部の構成を示すブロック図 従来のMOD部の構成を示すブロック図 ASI信号の信号形態を示す模式図 ASI信号形態でのPCR挿入の概念を示す模式図 従来のスタッフ部の構成を示すブロック図 スタッフィングしたASI信号形態の概念を示す模式図 スタッフィングし、PCR値を書き換えたASI信号形態の概念を示す模式図
符号の説明
100:ENC部、101:MOD部(45Mbpsタイプ)、102:送信高周波部、202:受信高周波部、201:DEM部(45Mbpsタイプ)、202:DEC部、300:スタッフ部、111:MOD部(60Mbpsタイプ)。

Claims (4)

  1. エンコード信号の映像表示レート情報(PCR)を間欠的に含む圧縮データを取り扱うデジタル伝送システムにおいて、
    受信した上記圧縮データを記憶する手段とダミーパケットを挿入する手段とPCR書換えを行う手段を有するスタッフ部と、当該システムクロックに基づいて所定のデータレートを所定周波数のIF信号に変調する変調(MOD)部を有し、
    上記スタッフ部には検出したPCR値をカウントするカウンタを設け、該カウンタでのダミーパケット挿入前のPCR検出毎に、所定時間の時間差を与えて初期化を行った上記カウンタの値を基に、ダミーパケット挿入後のPCR用ヘッダへ書込むPCR値を決定することを特徴とするデジタル伝送システム。
  2. 請求項1のデジタル伝送システムにおいて、
    上記記憶手段におけるデータ通過時間を1TS単位以上の値Kに設定し、初期化処理の時間遅れを値K未満に設定したことを特徴とするデジタル伝送システム。
  3. エンコード信号の映像表示レート情報(PCR)を間欠的に含む圧縮データを取り扱うデジタル伝送システムにおいて、
    受信した上記圧縮データを記憶する手段とダミーパケットを挿入する手段とPCR書換えを行う手段を有するスタッフ部と、当該システムクロックに基づいて所定のデータレートを所定周波数のIF信号に変調する変調(MOD)部を有し、
    上記スタッフ部には検出したPCR値をカウントするカウンタを設け、該カウンタでのダミーパケット挿入前のPCR検出毎に、直ちに初期化を行った上記カウンタの値を一定値分補正した値を基に、ダミーパケット挿入後のPCR用ヘッダへ書込むPCR値を決定することを特徴とするデジタル伝送システム。
  4. 請求項1乃至3のデジタル伝送システムにおいて、上記スタッフ部のクロックとして、上記MOD部のクロック源を基準として用いることを特徴とするデジタル伝送システム。
JP2003385523A 2003-11-14 2003-11-14 デジタル伝送システム Pending JP2005151153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003385523A JP2005151153A (ja) 2003-11-14 2003-11-14 デジタル伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003385523A JP2005151153A (ja) 2003-11-14 2003-11-14 デジタル伝送システム

Publications (1)

Publication Number Publication Date
JP2005151153A true JP2005151153A (ja) 2005-06-09

Family

ID=34693559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003385523A Pending JP2005151153A (ja) 2003-11-14 2003-11-14 デジタル伝送システム

Country Status (1)

Country Link
JP (1) JP2005151153A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743247B1 (ko) 2005-09-23 2007-07-27 엠텍비젼 주식회사 더미 데이터 블록을 이용한 이미지 부가 정보 제공 방법,장치 및 이를 구현하기 위한 프로그램이 기록된 기록매체
JP2008187248A (ja) * 2007-01-26 2008-08-14 Toshiba Corp ストリーム再生装置
US7817765B2 (en) 2006-07-26 2010-10-19 Tektronix, Inc. Digital transmission apparatus and methods
JP2013502788A (ja) * 2009-08-20 2013-01-24 ローデ ウント シュワルツ ゲーエムベーハー ウント コー カーゲー 符号化装置、デジタルベースバンド信号又は中間周波信号を更に処理する装置、外部でデジタル符号化を行うシステム及び方法
WO2018123857A1 (ja) * 2016-12-28 2018-07-05 日本電信電話株式会社 センシングシステム及び時刻同期方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743247B1 (ko) 2005-09-23 2007-07-27 엠텍비젼 주식회사 더미 데이터 블록을 이용한 이미지 부가 정보 제공 방법,장치 및 이를 구현하기 위한 프로그램이 기록된 기록매체
US7817765B2 (en) 2006-07-26 2010-10-19 Tektronix, Inc. Digital transmission apparatus and methods
JP2008187248A (ja) * 2007-01-26 2008-08-14 Toshiba Corp ストリーム再生装置
JP4682159B2 (ja) * 2007-01-26 2011-05-11 富士通東芝モバイルコミュニケーションズ株式会社 ストリーム再生装置
JP2013502788A (ja) * 2009-08-20 2013-01-24 ローデ ウント シュワルツ ゲーエムベーハー ウント コー カーゲー 符号化装置、デジタルベースバンド信号又は中間周波信号を更に処理する装置、外部でデジタル符号化を行うシステム及び方法
WO2018123857A1 (ja) * 2016-12-28 2018-07-05 日本電信電話株式会社 センシングシステム及び時刻同期方法
JPWO2018123857A1 (ja) * 2016-12-28 2019-07-04 日本電信電話株式会社 センシングシステム及び時刻同期方法
CN110249372A (zh) * 2016-12-28 2019-09-17 日本电信电话株式会社 传感***及时间同步方法
US11038609B2 (en) 2016-12-28 2021-06-15 Nippon Telegraph And Telephone Corporation Sensing system and time synchronization method

Similar Documents

Publication Publication Date Title
JP4528010B2 (ja) ビデオ同期
RU2461128C2 (ru) Приемное устройство и способ приема, программа и приемная система
US7436456B2 (en) Video device and method for synchronising time bases of video devices
US7076150B2 (en) Information transmitting device and method, information terminal device and information terminal receiving method, digital broadcast receiving device and method, and output time calculating device and method
US20060143549A1 (en) Method and Apparatus for Measuring Bit Error Rate (BER) of Tuner
US20090034597A1 (en) Method and apparatus for measuring bit error rate of tuner
EP0883291B1 (en) Frame synchronizing device and method therefor
JP2010531087A (ja) 一定のビットレートのストリームの伝送のためのシステム及び方法
JP2005151153A (ja) デジタル伝送システム
JP2008034905A (ja) デジタル伝送装置及び方法
JP3893643B2 (ja) 信号多重化方法およびそれを用いた伝送信号生成装置
US6806818B2 (en) Apparatus and method for digital stream conversion
JP2004129009A (ja) ストリーム送信装置および受信装置
US7567814B2 (en) Time synchronized radio transmission system
KR100817248B1 (ko) Ieee 1394 버스로 전송되는 mpeg 기록된 데이터를판독하는 방법 및 장치
KR20170137728A (ko) 수신 장치, 수신 방법, 및 프로그램
JP5069580B2 (ja) 信号再生装置
JP3736396B2 (ja) ストリーム送信装置および受信装置
JP5133818B2 (ja) 信号再生装置
JP4762942B2 (ja) デジタルデータ伝送システム,送信アダプタ装置及び受信アダプタ装置
JP4483844B2 (ja) 信号送信方法
JP2009077108A (ja) 受信装置、受信方法およびコンピュータプログラム
JP6484403B2 (ja) 通信装置、通信プログラム、通信方法
JP7069847B2 (ja) 同期処理装置、信号処理システム、同期処理方法、および同期処理用プログラム
JP4919420B2 (ja) 伝送システム、送信装置、受信装置及びクロック制御方法