JP2008034905A - デジタル伝送装置及び方法 - Google Patents

Abstract

【課題】ＰＣＲ付きパケットを含む入力ストリームＴＳをメモリ１０に書込み、早い速度で読出す際のＰＣＲジッタを改善する。
【解決手段】発振器４４は入力ＴＳの基準クロックの周波数の局部クロック信号を発生し、カウンタ４６は局部クロック信号を計数する。ＰＣＲ検出部３８が入力ＴＳ内のＰＣＲを検出した時にラッチ回路４２はカウンタの計数値をラッチし、ＰＣＲ置換部４０は入力ＴＳ内のＰＣＲからラッチされた計数値を減算した値をＰＣＲと置換する。制御手段１４は読出し速度及び書込み速度差が許容範囲外となったときにダミー・パケットを出力ＴＳに挿入する。ＰＣＲ検出部５２が出力ＴＳ内にＰＣＲを検出した時に、ラッチ回路４８がカウンタの計数値をラッチする。ＰＣＲ置換部５４は出力ＴＳ内のＰＣＲにラッチ計数値を加算して、この加算結果を新たなＰＣＲとした出力ＴＳを発生する。
【選択図】図６

Description

本発明は、一般に、デジタル・データを伝送する装置及び方法、例えば、ＭＰＥＧ（Moving Pictures Expert Group）−２デジタル映像データを伝送する装置及び方法に関する。

デジタル・データの伝送には種々の装置及び方法がある。例えば、デジタル・データがＭＰＥＧ−２システムの場合に、このＭＰＥＧ−２システムには、プログラム・ストリーム（ＰＳ：Program Stream）とトランスポート・ストリーム（ＴＳ：Transport Stream）の２つがある。プログラム・ストリームは、比較的エラーのない環境で使用されるように設計されている。一方、トランスポート・ストリームは、エラーの生じやすい環境で使用されるように設計されており、複数のプログラム（番組）を１本のストリームにすることができる。デジタル放送では、トランスポート・ストリームが使用されている。トランスポート・ストリームは、エレメンタリー・ストリーム（ＥＳ：Elementary Stream）などをトランスポート・ストリーム・パケット（ＴＳパケット）と呼ばれる伝送単位で時分割したものである。図１Ａは、トランスポート・ストリームの一例を示す。ＴＳパケットＡ〜Ｃの各々は、ＴＳヘッダ及びペイロードなどから構成されており、特定のＴＳパケット（例えば、パケットＢ）のＴＳヘッダには、時刻基準を表す時間情報であるＰＣＲ（Program Clock Reference）が設定されている。このＰＣＲは、例えば、２７ＭＨｚのクロックを計数して求めた時間情報が送信側で挿入されたものである。よって、受信側で、このＰＣＲの時間情報を参照することにより、同期を行うことができる。

このようなデジタル伝送システムにおいて、特に、ＭＰＥＧ−２システムにおいて、受信側では、図２に示すように、ＦＩＦＯ（First-In First-Out）メモリ１０が、入力用ＴＳクロックに応じて入力トランスポート・ストリームをＦＩＦＯ（First-In First-Out）メモリ１０に書込み、出力用ＴＳクロックに応じて書込まれたトランスポート・ストリームを読出して、出力トランスポート・ストリームとすることにより、バッファの役目を果たしている。入力用ＴＳクロック信号は、入力トランスポート・ストリームに基づいて発生する。ここで、入力用ＴＳクロックの周波数と出力用ＴＳクロックの周波数とが等しい場合は、ＦＩＦＯメモリ１０の書込み速度と読出し速度が同じため問題が生じない。しかし、受信側のデータ処理の都合により、出力用ＴＳクロック周波数が入力用ＴＳクロック周波数よりも高い場合、即ち、読出し速度が書込み速度よりも早い場合、ＦＩＦＯメモリ１０に入力トランスポート・ストリームが空になり、受信待ちが生じてしまう。そこで、図３に示すような装置が提案されている。ここでは、ダミー・パケットであるヌル・パケットを発生するヌル・パケット発生器１２を設け、制御手段１４がＦＩＦＯメモリ１０の書込み速度及び読出し速度を監視し、これら読出し速度及び書込み速度の差が許容範囲外となったときに、電子スイッチ１６を制御して、ヌル・パケットをＦＩＦＯメモリからの出力トランスポート・ストリームに挿入することが提案されている。なお、読出し速度及び書込み速度の差が許容範囲内のときは、スイッチ１６はＦＩＦＯメモリ１０を選択する。ここで、許容範囲外とは、読出し速度及び書込み速度の速度差により、ＦＩＦＯメモリ１０に蓄積された入力（トランスポート）ストリームの量が一定値以下となり、速度差によりＦＩＦＯメモリからストリームを読み出すことが少なくとも困難になる前の状態をいう。

図１を参照して、図３の動作を更に説明する。なお、図１において、入力トランスポート・ストリームＡと出力トランスポート・ストリームＢとの各パケットのデータ量は同じであるが、読出し速度が書込み速度よりも速いため、出力トランスポート・ストリームＢの各パケットの長さが入力トランスポート・ストリームＡの各パケットの長さよりも短くなっている。また、図３のブロックのうち、図２と同じブロックは同じ参照符号で示し、その動作説明は省略する。まず、電子スイッチ１６は、ＦＩＦＯメモリ１０を選択する。図１Ａに示す入力トランスポート・ストリームが入力用ＴＳクロックによりＦＩＦＯメモリ１０に書き込まれる。パケットＡが完全に書き込まれた後、図１Ｂの出力トランスポート・ストリームに示すように、パケットＡが出力用ＴＳクロックにより読出される。パケットＡが読出された後、パケットＢのＦＩＦＯメモリ１０への書込みが完了していないので、制御手段１４がこの許容範囲外状態を検出して、電子スイッチ１６をヌル・パケット発生器１２に切り換えて、出力トランスポート・ストリームＢにヌル・パケットを挿入する。ヌル・パケットの挿入が完了した時点で、入力トランスポート・ストリームのパケットＢはＦＩＦＯメモリ１０に書き込まれているので、制御手段１４が電子スイッチ１６をＦＩＦＯメモリ１０に切り換えて、パケットＢをＦＩＦＯメモリ１０から読出して出力トランスポート・ストリームとする。パケットＢの読出しが終了した時点では、入力トランスポート・ストリームのパケットＣのＦＩＦＯメモリ１０への書込みも終了しているので、引き続き、ＦＩＦＯメモリ１０の読出しを行って、パケットＣを出力トランスポート・ストリームとする。

この例では、パケットＢには、時刻基準を表す時間情報であるＰＣＲが設定されている。しかし、出力トランスポート・ストリームＢでは、パケットＡとパケットＢとの間に、ダミーであるヌル・パケットが挿入されている。よって、パケットＢのＰＣＲの時間情報は、挿入されたダミー・パケットの時間を考慮していないため、ＰＣＲジッタが発生するという欠点があった。

この欠点を改善した装置として、例えば、図４に示すような装置が提案されている。図４のブロックのうち、図２及び３と同じブロックは同じ参照符号で示し、その動作説明は省略する。第１ＰＣＲ検出手段１８は、入力トランスポート・ストリームからＰＣＲ値を検出する。比較手段２０は、ＰＣＲ検出手段１８が検出したＰＣＲ値とＰＣＲ用カウンタ２４の計数値とを比較し、これら値の差に応じて電圧制御発振器（ＶＣＯ）２２の発振周波数（例えば、２７ＭＨｚ）を制御する。カウンタ２４は、ＶＣＯ２２からのパルス信号を計数する。よって、ブロック２０、２２及び２４は、カウンタ２４の計数値が入力トランスポート・ストリームのＰＣＲに同期するように動作する。第２ＰＣＲ検出手段２６は、電子スイッチ１６からのトランスポート・ストリーム内のＰＣＲを検出する。ＰＣＲ検出手段２８は、第２ＰＣＲ検出手段２６からの検出信号（ＰＣＲの検出時点を表す信号）に応じて、電子スイッチ１６からのトランスポート・ストリーム内のＰＣＲ値をカウンタ２４の計数値と置換する。よって、図１Ｂに示すように、パケットＡ及びパッケージＢの間にヌル（ダミー）パケットが挿入されても、その間の時間は、ＰＣＲ用カウンタ２４が計数しているため、パケットＢのＰＣＲは、ヌル・パケットの時間を考慮したＰＣＲ値に置換される。かかる装置は、例えば、特開平１１−２３９１７９号公報に記載された発明と同様である。図４に示すようなデジタル伝送装置では、伝送が中断した場合、ＰＣＲ付きパケットのＰＣＲが異常値になるので、ＶＣＯの発振周波数が大幅に狂い、ＰＣＲ用カウンタ２４の計数値も狂い、ＰＣＲ置換手段２８は、正しいＰＣＲへの置換を行えなくなる。さらに、カウンタ２４から出力される計数値とＰＣＲ検出手段１８で検出されるＰＣＲ値とのオフセットが不定なため、ＰＣＲ値だけではなくＰＴＳ（Presentaion Time Stamp）／ＤＴＳ（Decoding Time Stamp）値も修正する必要がある。このためには、ＰＴＳ／ＤＴＳ値を修正する回路も別途必要となる。

図４の装置の欠点を改善するため、図５に示すような装置が提案されている。図５のブロックのうち、図２、３及び４と同じブロックは同じ参照符号で示し、その動作説明は省略する。第１ＰＣＲ検出手段３０は、入力トランスポート・ストリームからＰＣＲを検出し、ＰＣＲ値をカウンタ３４のロード端子に供給すると共に、ＰＣＲの検出時点を示す検診をカウンタ３４のプリセット端子ＰＲと同期発振器３２に供給する。同期発振器３２は、ＰＣＲの検出時点に同期した２７ＭＨｚのパルス信号を発生する。カウンタ３４は、ＰＣＲ検出手段３０が入力トランスポート・ストリーム内のＰＣＲを検出する毎に、そのＰＣＲをロードし、このロード値から発振器３２の出力パルスを計数する。よって、カウンタ３４は、入力トランスポート・ストリームのＰＣＲ付きパケットを検出する毎に、そのＰＣＲ値にリセットされ、このリセットされたＰＣＲ値から発振器３２のパルスを計数してＰＣＲ値を再生する。ＰＣＲ置換手段２８は、第２ＰＣＲ検出手段２６がスイッチ１６の出力にＰＣＲを検出する毎に、出力トランスポート・ストリームのＰＣＲ値をカウンタ３４が発生したＰＣＲ値に置換する。かかる装置は、例えば、特開２００５−１５１１５３号公報に記載された発明と同様である。

特開平１１−２３９１７９号公報 特開２００５−１５１１５３号公報

図５に示すデジタル伝送装置では、トランスポート・ストリームの特徴の１つである複数のプログラム（番組）を１本のストリームにした場合、各プログラム毎にＰＣＲの連続性が異なるため、第１ＰＣＲ検出手段３０は、どのプログラムのＰＣＲであるかも検出しなければならず、また、カウンタ３４も各プログラム毎に用意しなければならない。さらに、ＰＣＲ置換手段２８も、第２ＰＣＲ検出手段２６がどのプログラムのＰＣＲを検出したかに応じて、複数のカウンタの１つを選択して、ＰＣＲの置換を行わなければならない。よって、ＰＣＲジッタを改善できるが、構成が複雑となり高価となった。上述では、ＭＰＥＧ−２システムについて説明したが、ＭＰＥＧ−２システム以外のデジタル・データの伝送においても同様な課題が存在する。

よって、本発明は、時刻基準を表す時間情報、例えば、ＰＣＲが設定されたパケットを含むパケット列から成る入力ストリームを書込み速度によりメモリに記憶させ、この書込み速度よりも早い読出し速度によりメモリから出力ストリームを読み出す際に、時間情報のジッタを改善すると共に、複数のストリーム系列、例えば、複数のプログラムから成るトランスポート・ストリームであっても簡単な構成で安価に実現できるデジタル伝送装置及び方法を提供するものである。

本発明は、時刻基準を表す時間情報が設定されたパケットを含むパケット列から成る入力ストリームを書込み速度によりメモリ（１０）に記憶させ、書込み速度よりも早い読出し速度によりメモリから出力ストリームを読み出すデジタル伝送装置であって；入力ストリーム内に時間情報を検出した時に第１検出信号を発生する第１検出手段（３８）と；入力ストリームの基準クロックの周波数の局部クロック信号を発生する発振手段（４４）と；この発振手段からの局部クロック信号を計数するカウンタ（４６）と；第１検出信号に応じてカウンタの計数値をラッチする第１ラッチ手段（４２）と；入力ストリーム内の時間情報から第１ラッチ手段にラッチされた計数値を減算して、この減算結果を新たな時間情報とした入力ストリームをメモリに供給する第１置換手段（４０）と；読出し速度及び書込み速度差が許容範囲外となったときに、ダミー・パケット（１２の出力）をメモリからの出力ストリームに挿入するダミー挿入手段（１２、１４、１６）と；このダミー挿入手段からの出力ストリーム内に時間情報を検出した時に第２検出信号を発生する第２検出手段（５２）と；第２検出信号に応じてカウンタの計数値をラッチする第２ラッチ手段（４８）と；ダミー挿入手段からの出力ストリーム内の時間情報に、第２ラッチ手段にラッチされた計数値を加算して、この加算結果を新たな時間情報とした出力ストリームを発生する第２置換手段（５４）とを具えている。なお、括弧内は、実施例との対応関係を単に示すのみであり、本発明を実施例に限定するものではない。
また、本発明は、時刻基準を表す時間情報が設定されたパケットを含むパケット列から成る入力ストリームを書込み速度によりメモリ（１０）に記憶させ、書込み速度よりも早い読出し速度によりメモリから出力ストリームを読み出すデジタル伝送方法であって；入力ストリームの基準クロックの周波数信号を計数するカウンタ（４６）の計数値を、入力ストリーム内に時間情報を検出した時にラッチして第１ラッチ値を求め；入力ストリーム内の時間情報から第１ラッチ値を減算して、この減算結果を新たな時間情報とした入力ストリームをメモリ（１０）に供給し；読出し速度及び書込み速度差が許容範囲外となったときに、ダミー・パケットをメモリ（１０）からの出力ストリームに挿入し；ダミー・パケットが挿入された出力ストリーム内に時間情報を検出した時に、カウンタ（４６）の計数値をラッチして第２ラッチ値を求め；出力ストリーム内の時間情報に第２ラッチ値を加算して、この加算結果を新たな時間情報とした出力ストリームを発生することを特徴とする。

本発明は、時刻基準を表す時間情報が設定されたパケットを含むパケット列から成る入力ストリームをメモリに書込んで読出す際に、時間情報のジッタを改善すると共に、複数のストリーム系列であっても簡単で安価な構成にできるという利点がある。

図６は、本発明の好適実施例のブロック図であり、本発明をＭＰＥＧ−２システムに適用した場合について以下に説明する。図６のブロックのうち、図２〜５と同じブロックは同じ参照符号で示す。時刻基準を表す時間情報であるＰＣＲを検出及び置換する第１ＰＣＲ置換回路３６は、ＰＣＲ検出部（第１検出手段）とＰＣＲ置換部（第１置換手段）４０とから構成される。ＰＣＲ検出部３８は、入力トランスポート・ストリームのパケットのヘッダに設定されているＰＣＲを検出した時に第１検出信号を発生する。この第１検出信号は、ラッチ回路（第１ラッチ手段）４２にそのラッチ・タイミング信号として供給されると共に、同期発振器（発振手段）４４にその同期信号として供給される。発振器４４は、例えば、図４に示す比較手段２０及びＶＣＯ２２と、このＶＣＯの出力信号を比較手段に戻す帰還路とから構成されており、ＰＣＲ検出部３８からの検出信号に同期した局部クロック信号、例えば、２７ＭＨｚのクロック信号を発生する。カウンタ４６は、例えば、４２ビット・カウンタであり、発振器４４からの局部クロック信号を計数して、計数値（デジタル・データ）をラッチ回路４２及びラッチ回路（第２ラッチ手段）４８に供給する。ラッチ回路４２は、ＰＣＲ検出部３８からの第１検出信号を受けた時点、即ち、入力トランスポート・ストリーム内のＰＣＲを検出した時点のカウンタ４６の計数値（Ｃ０）をラッチする。ＰＣＲ置換部４０は、ＰＣＲ検出部３８の検出信号に応じて、入力トランスポート・ストリーム内のＰＣＲの値からラッチ回路４２にラッチされた計数値を減算して、この減算結果を入力トランスポート・ストリームの本来のＰＣＲ値（Ｐ０）と置換する。よって、新たなＰＣＲ値（Ｐ１）は、Ｐ１＝Ｐ０−Ｃ０となる。

メモリ１０は、ＰＣＲ置換部４０からのトランスポート・ストリームを入力用ＴＳクロックにより書込み、出力用ＴＳクロックにより読み出すＦＩＦＯメモリである。ここで、出力用ＴＳクロック周波数が入力用ＴＳクロック周波数よりも高いので、読出し速度が書込み速度よりも速くなる。ＦＩＦＯメモリ１０に入力トランスポート・ストリームの１パケット分が記憶されていないと、受信待ち状態となる。制御手段１４は、ＦＩＦＯメモリ１０の動作状態をモニタし、このように書込み速度及び読出し速度の差が許容範囲外になると、電子スイッチ１６をＦＩＦＯメモリ１０側からヌル（ダミー）パケット発生器１２に切り換え、図１Ｂに示すようにヌル・パケットをメモリ１０からのトランスポート・ストリームに挿入する。また、書込み速度及び読出し速度の差が許容範囲内の戻ると、制御手段１４は、電子スイッチ１６をＦＩＦＯメモリ１０に切り換える。このように、ヌル・パケット発生器１２、制御手段１４及び電子スイッチ１６は、ダミー挿入手段として機能する。このように、書込み速度及び読出し速度の差が許容範囲外になるということは、読出し速度及び書込み速度の速度差により、ＦＩＦＯメモリ１０に蓄積された入力トランスポート・ストリームの量が一定値以下になり、この速度差によりＦＩＦＯメモリ１０からトランスポート・ストリームを読み出すことが少なくとも困難になる前の状態をいう。

電子スイッチ１６の出力端は、第２ＰＣＲ置換回路５０に接続される。この第２ＰＣＲ置換回路５０は、ＰＣＲ検出部（第２検出手段）５２と、ＰＣＲ置換部（第２置換手段）５４を具えている。ＰＣＲ検出部５２は、電子スイッチ１６からの出力トランスポート・ストリームからＰＣＲを検出したときに第２検出信号を発生する。なお、カウンタ４６は、循環型カウンタであり、発振器４４からの局部クロック信号を計数し続けている。ラッチ回路４８は、ＰＣＲ検出部５２からの第２検出信号に応じてカウンタ４６の計数値Ｃ１をラッチする。ＰＣＲ置換部５４は、ＰＣＲ検出部５２の検出信号に応じて、出力トランスポート・ストリーム内のＰＣＲ値Ｐ２にラッチ回路４８にラッチされた計数値Ｃ１を加算して、新たなＰＣＲ値を発生し、この新たな値を出力トランスポート・ストリームの本来のＰＣＲ値（Ｐ２）と置換する。よって、新たなＰＣＲ値（Ｐ３）は、Ｐ３＝Ｐ２＋Ｃ１となる。ＰＣＲを置換したトランスポート・ストリームを最終的な出力とする。

ヌル・パケットが挿入されない場合、即ち、電子スイッチ１６がＦＩＦＯメモリ１０に接続されている場合に、ＰＣＲ付きパケットＢが第１ＰＣＲ置換回路３６、ＦＩＦＯメモリ１０、第１ＰＣＲ置換回路５０を通過すると、第１ＰＣＲ置換部４０でトランスポート・ストリームのＰＣＲ値がオリジナルのＰ０からＰ１（＝Ｐ０−Ｃ０）に置換され、第２ＰＣＲ置換部５４でＰＣＲ値Ｐ１がＰ３に置換される。なお、この場合、Ｐ２＝Ｐ１である。ここで、出力トランスポート・ストリームのＰ３は、Ｐ３＝Ｐ１＋Ｃ１＝（Ｐ０−Ｃ０）＋Ｃ１＝Ｐ０＋（Ｃ１−Ｃ０）となる。Ｃ０及びＣ１は、ＰＣＲ検出部３８及び５２がＰＣＲを検出したときのカウンタ４６の計数値であるので、Ｃ１−Ｃ０は、トランスポート・ストリームが第１ＰＣＲ置換回路３６（ＰＣＲ検出部３８）から第２ＰＣＲ置換回路５０（ＰＣＲ置換部５４）までの伝搬遅延時間に対応する。この伝搬時間が無視できる場合、Ｃ１−Ｃ０が略ゼロであるので、出力トランスポート・ストリームのＰＣＲは、入力トランスポート・ストリームのＰＣＲと同じになる。

図１Ｂに示すように、ＰＣＲ付きパケットＢの前にヌル（ダミー）パケットが挿入された場合、Ｃ１−Ｃ０は、ヌル・パケットの挿入期間と、第１ＰＣＲ置換回路３６から第２ＰＣＲ置換回路５０までの伝搬遅延時間との和である。この伝搬時間が無視できる場合、Ｃ１−Ｃ０がヌル・パケットの挿入期間に対応するので、出力トランスポート・ストリームのＰＣＲは、入力トランスポート・ストリームのＰＣＲに、挿入されたヌル・パケットの期間を加算した値となる。よって、ヌル・パケットが挿入されたのみかかわらず、ＰＣＲの連続性が保持され、ＰＣＲジッタを改善できる。なお、ヌル・パケットがＰＣＲ付きパケットの直前ではなく挿入された場合も同様である。

上述では、第１ＰＣＲ置換回路３６（ＰＣＲ検出部３８）から第２ＰＣＲ置換回路５０（ＰＣＲ置換部５４）までの伝搬遅延時間を無視できる場合について説明したが、この伝搬遅延時間を無視できない場合は、伝搬時間を補正する補正値Ｈを第２ＰＣＲ置換部５４で減算すればよい。すなわち、ＰＣＲ置換部５４では、Ｐ３＝Ｐ２＋Ｃ１−Ｈを求め（Ｐ２：第２ＰＣＲ置換回路５０に入力するトランスポート・ストリームのＰＣＲ値、Ｃ１：ラッチ回路４８の値）、出力トランスポート・ストリームのＰＣＲをＰ３に置換すればよい。なお、伝搬遅延時間は、固定値である。ダミーのＰＣＲ付きトランスポート・ストリームを入力トランスポート・ストリームとして供給することにより、実測により補正値Ｈを求めてもよい。

上述の如く、本発明のデジタル伝送装置を流れるトランスポート・ストリームのＰＣＲ値は、置換を行った場合でも、常に、オリジナルのＰＣＲに基づいており、ダミー・パケットの補償に対して、オリジナルのＰＣＲと全く別のＰＣＲと置換するものではない。よって、各プログラム毎にＰＣＲの連続性が異なる複数のプログラムを１本のストリームにした場合でも、各プログラム毎に専用の回路を設けることなく、総てのプログラムに対して、ＰＣＲの連続性を維持したまま、第１及び第２ＰＣＲ置換回路、ラッチ回路、カウンタなどを共用できる。

上述では、発振器４４は、入力トランスポート・ストリームのＰＣＲに同期している。しかし、入力トランスポート・ストリームが２５６ｋｂｐｓで、このＰＣＲの確度が（ＭＰＥＧ標準に対して）＋３０ｐｐｍの場合、２７ＭＨｚの発振周波数の発振器４４は、５０ｐｐｍ確度の非同期発振器であってもよい。この場合、第１ＰＣＲ検出部３８からの検出信号を発振器４４に供給する必要がない。

上述では、ＭＰＥＧ−２システムについて説明したが、ＭＰＥＧ−２システム以外であっても、時刻基準を表す時間情報が設定されたパケットを含むパケット列から成る入力ストリームをメモリに書込み読出すシステムにも、本発明を適用できる。電子スイッチ１６は、デジタル・マルチプレクサでもよい。

トランスポート・ストリームを説明する図である。 従来技術を説明するブロック図である。 図２を改善した従来技術を説明するブロック図である。 図３を改善した従来技術を説明するブロック図である。 図４を改善した従来技術を説明するブロック図である。 本発明の好適実施例のブロック図である。

符号の説明

１０ ＦＩＦＯメモリ
１２ ヌル（ダミー）パケット発生器（ダミー挿入手段の一部）
１４ 制御手段（ダミー挿入手段の一部）
１６ 電子スイッチ（ダミー挿入手段の一部）
３６ 第１ＰＣＲ置換回路
３８ ＰＣＲ検出部（第１検出手段）
４０ ＰＣＲ置換部（第１置換手段）
４２、４８ ラッチ手段
４４ 発振手段
４６ カウンタ
５０ 第２ＰＣＲ置換回路
５２ ＰＣＲ検出部（第２検出手段）
５４ ＰＣＲ置換部（第２置換手段）

Claims (7)

1. 時刻基準を表す時間情報が設定されたパケットを含むパケット列から成る入力ストリームを書込み速度によりメモリに記憶させ、上記書込み速度よりも早い読出し速度により上記メモリから出力ストリームを読み出すデジタル伝送装置であって、
   上記入力ストリーム内に上記時間情報を検出した時に第１検出信号を発生する第１検出手段と、
   上記入力ストリームの基準クロックの周波数の局部クロック信号を発生する発振手段と、
   該発振手段からの上記局部クロック信号を計数するカウンタと、
   上記第１検出信号に応じて上記カウンタの計数値をラッチする第１ラッチ手段と、
   上記入力ストリーム内の上記時間情報から上記第１ラッチ手段にラッチされた上記計数値を減算して、この減算結果を新たな時間情報とした入力ストリームを上記メモリに供給する第１置換手段と、
   上記読出し速度及び上記書込み速度差が許容範囲外となったときに、ダミー・パケットを上記メモリからの上記出力ストリームに挿入するダミー挿入手段と、
   該ダミー挿入手段からの出力ストリーム内に上記時間情報を検出した時に第２検出信号を発生する第２検出手段と、
   上記第２検出信号に応じて上記カウンタの計数値をラッチする第２ラッチ手段と、
   上記ダミー挿入手段からの出力ストリーム内の上記時間情報に上記第２ラッチ手段にラッチされた上記計数値を加算して、この加算結果を新たな時間情報とした出力ストリームを発生する第２置換手段と
   を具えたデジタル伝送装置。
2. 上記第２置換手段は、上記ストリームが上記第１検出手段から上記第２置換手段まで伝搬する時間に対応する補正値を更に上記時間情報に加算して、この加算結果を新たな時間情報とした出力ストリームを発生することを特徴とする請求項１のデジタル伝送装置。
3. 上記ダミー挿入手段は、上記読出し速度及び上記書込み速度差により、上記メモリに蓄積された上記入力ストリームの量が一定値以下になったとき許容範囲外とすることを特徴とする請求項１のデジタル伝送装置。
4. 上記発振手段は、上記第１検出信号に位相拘束されることを特徴とする請求項１のデジタル伝送装置。
5. 上記メモリは、ＦＩＦＯメモリであることを特徴とする請求項１〜４のデジタル伝送装置
6. 上記入力ストリームは、ＭＰＥＧ２システム信号であることを特徴とする請求項１〜５のデジタル伝送装置。
7. 時刻基準を表す時間情報が設定されたパケットを含むパケット列から成る入力ストリームを書込み速度によりメモリに記憶させ、上記書込み速度よりも早い読出し速度により上記メモリから出力ストリームを読み出すデジタル伝送方法であって、
   上記入力ストリームの基準クロックの周波数信号を計数するカウンタの計数値を、上記入力ストリーム内に上記時間情報を検出した時にラッチして第１ラッチ値を求め、
   上記入力ストリーム内の上記時間情報から上記第１ラッチ値を減算して、この減算結果を新たな時間情報とした入力ストリームを上記メモリに供給し、
   上記読出し速度及び上記書込み速度差が許容範囲外となったときに、ダミー・パケットを上記メモリからの上記出力ストリームに挿入し、
   上記ダミ・パケットが挿入された上記出力ストリーム内に上記時間情報を検出した時に、上記カウンタの計数値をラッチして第２ラッチ値を求め、
   上記出力ストリーム内の上記時間情報に上記第２ラッチ値を加算して、この加算結果を新たな時間情報とした出力ストリームを発生する
   ことを特徴とするデジタル伝送方法。

Images