JP2005150353A - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005150353A JP2005150353A JP2003385094A JP2003385094A JP2005150353A JP 2005150353 A JP2005150353 A JP 2005150353A JP 2003385094 A JP2003385094 A JP 2003385094A JP 2003385094 A JP2003385094 A JP 2003385094A JP 2005150353 A JP2005150353 A JP 2005150353A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- gate
- channel layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 206
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 134
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 134
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000003763 carbonization Methods 0.000 claims 5
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 385
- 230000015556 catabolic process Effects 0.000 description 36
- 230000000694 effects Effects 0.000 description 15
- 230000005684 electric field Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 半導体基板5のセル部に、N+型層4、P+型層3を貫通してN−型ドリフト層2まで達するようにトレンチ6を形成する。トレンチ6の内壁面にN−型エピ層7と、N−型エピ層7のうちトレンチ6の側壁面と対向する部分の上にP+型層8を形成する。さらに、P+型層8およびN−型エピ層7のうちトレンチ6の底面と対向する部分の上にN−型エピ層9とP+型層10とを形成し、N−型エピ層層9の上部に、N−型エピ層9よりも高濃度のN+型層11を形成する。
【選択図】 図1
Description
本発明の一実施形態を適用した炭化珪素半導体装置について説明する。図1に、本実施形態における炭化珪素半導体装置の断面図を示す。この図は、炭化珪素半導体装置におけるセル部に形成されるJ−FETの2セル分に相当する断面を示したものであり、この図に示されるように図の左右に線対称に各セルが配置される。以下、この図に基づいて炭化珪素半導体装置の構成について説明する。
本発明の第2実施形態について説明する。図14は、本実施形態における炭化珪素半導体装置の断面構成を示したものである。本実施形態は、第1実施形態に対して、図1に示したN−型層9の不純物濃度をN−型エピ層7の不純物濃度と異ならせたものである。
本発明の第3実施形態について説明する。図15は、本実施形態における炭化珪素半導体装置の断面構成を示したものである。本実施形態は、第1、第2実施形態に対して、図1、図14に示したP+型層8の形状を異ならせたものである。
本発明の第3実施形態について説明する。本実施形態では、第1〜第3実施形態に示した炭化珪素半導体装置の製造方法と異なる方法で炭化珪素半導体装置を製造するものについて説明する。
(1)上記各実施形態において、炭化珪素半導体装置を構成する各要素の不純物濃度について記載してあるが、それらは単なる例示であり、それらの不純物濃度以外であっても構わない。
5…半導体基板、6…トレンチ、7…N−型エピ層、8…P+型層、9…N−型エピ層、
10…P+型層、11…N+型層、12…第1ゲート配線、13…第2ゲート配線、
14…ソース配線、15…ドレイン電極。
Claims (23)
- 炭化珪素で構成された第1導電型の基板(1、31)上にJ−FETを形成してなる炭化珪素半導体装置において、
前記J−FETの1セルは、
前記基板(1、31)の上に形成され、該基板(1、31)よりも低濃度な炭化珪素で構成された第1導電型の第1半導体層(2)と、
前記第1半導体層(2)の表面に形成された炭化珪素からなる第2導電型の第2半導体層(3、33)と、
前記基板(1、31)の平面方向において、前記第2半導体層(3、33)に隣接するように形成された第1導電型の第1チャネル層(7、36)と、
前記第1チャネル層(7、36)と電気的に接続され、該第1チャネル層(7、36)よりも高濃度とされた第1導電型の第1ソース層(4、40)と、
前記第1チャネル層(7、36)に隣接し、前記第1チャネル層(7、36)を挟んで前記第2半導体層(3、33)の反対側に形成された第2導電型の第2ゲート層(8、37)と、
前記第2ゲート層(8、37)に隣接し、前記第2ゲート層(8、37)を挟んで前記第1チャネル層(7、36)の反対側に形成せれた第1導電型の第2チャネル層(9、38)と、
前記第2チャネル層(9、38)に隣接し、前記第2チャネル層(9、38)を挟んで前記第2ゲート層(8、37)の反対側に形成された第3ゲート層(10、39)と、
前記第2チャネル層(9、38)と電気的に接続され、該第2チャネル層(9、38)よりも高濃度とされた第1導電型の第2ソース層(11、40)と、を備えていることを特徴とする炭化珪素半導体装置。 - 炭化珪素で構成された第1導電型の基板(1)の上に、該基板(1)よりも低濃度な炭化珪素で構成された第1導電型の第1半導体層(2)、炭化珪素で構成された第1ゲート層を成す第2導電型の第2半導体層(3)、炭化珪素で構成された第1ソース層を成す第1導電型の第3半導体層(4)が順に形成されてなる半導体基板(5)と、
前記半導体基板(5)のセル部に形成され、前記第3、第2半導体層(4、3)を貫通して前記第1半導体層(2)まで達するように形成されたトレンチ(6)と、
前記トレンチ(6)の内壁面に形成された第1導電型の第1チャネル層(7)と、
前記第1チャネル層(7)のうち前記トレンチ(6)の側壁面と対向する部分の上に形成された第2導電型の第2ゲート層(8)と、
前記第2ゲート層(8)および前記第1チャネル層(7)のうち前記トレンチ(6)の底面と対向する部分の上に形成された第1導電型の第2チャネル層(9)と、
前記第2チャネル層(9)の表面に形成された第2導電型の第3ゲート層(10)と、
前記第2チャネル層(9)の上部に、前記第2チャネル層(9)よりも高濃度に形成された第1導電型の第2ソース層(11)と、を有してなる炭化珪素半導体装置。 - 炭化珪素で構成された第1導電型の基板(31)の上に、該基板(31)よりも低濃度な炭化珪素で構成された第1導電型の第1半導体層(32)、炭化珪素で構成された第1ゲート層を成す第2導電型の第2半導体層(33)が順に形成されてなる半導体基板(34)と、
前記半導体基板(34)のセル部に形成され、前記第2半導体層(33)を貫通して前記第1半導体層(32)まで達するように形成されたトレンチ(35)と、
前記トレンチ(35)の内壁面に形成された第1導電型の第1チャネル層(36)と、
前記第1チャネル層(36)のうち前記トレンチ(35)の側壁面と対向する部分の上に形成された第2導電型の第2ゲート層(37)と、
前記第2ゲート層(37)および前記第1チャネル層(36)のうち前記トレンチ(35)の底面と対向する部分の上に形成された第1導電型の第2チャネル層(38)と、
前記第2チャネル層(38)の表面に形成された第2導電型の第3ゲート層(39)と、
前記第2チャネル層(39)の上部および前記第1チャネル層(36)の上部に、前記第2チャネル層(38)よりも高濃度に形成された第1導電型のソース層(40)と、を有してなる炭化珪素半導体装置。 - 前記第1チャネル層(7、36)の方が前記第1半導体層(2、32)よりも不純物濃度が濃くされていることを特徴とする請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。
- 前記第1半導体層(2、32)と前記第1チャネル層(7、36)とが不純物濃度が同等にされていることを特徴とする請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。
- 前記第2チャネル層(9、38)の方が前記第1チャネル層(7、36)よりも不純物濃度が濃くされていることを特徴とする請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。
- 前記第2チャネル層(9、38)と前記第1チャネル層(7、36)とが不純物濃度が同等にされていることを特徴とする請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。
- 前記第2ゲート層(8、37)の方が前記第3ゲート層(10、39)よりも深い位置まで形成されていることを特徴とする請求項1ないし7のいずれか1つに記載の炭化珪素半導体装置。
- 前記第2ゲート層(8、37)の方が前記第3ゲート層(10、39)よりも不純物濃度が薄くされていることを特徴とする請求項1ないし8のいずれか1つに記載の炭化珪素半導体装置。
- 前記第2ゲート層(8、37)および前記第3ゲート層(10、39)が共通に接続されたゲート配線(12)を備えていることを特徴とする請求項1ないし9のいずれか1つに記載の炭化珪素半導体装置。
- 前記第2ゲート層(8、37)および前記第3ゲート層(10、39)が別々に接続されたゲート配線を備えていることを特徴とする請求項1ないし9のいずれか1つに記載の炭化珪素半導体装置。
- 前記第2ゲート層(8、37)と前記第3ゲート層(10、39)のうち少なくとも一方がフローティング状態にされていることを特徴とする請求項1ないし9のいずれか1つに記載の炭化珪素半導体装置。
- 前記第3ゲート層(10、39)により前記トレンチ(6、35)が完全に埋め込まれた状態とされていることを特徴とする請求項1ないし12のいずれか1つに記載の炭化珪素半導体装置。
- 前記第3ゲート層(10、39)の表面に形成される絶縁膜を有し、
前記第3ゲート層(10、39)は、前記トレンチ(6、35)の一部を埋め込むように配置され、前記トレンチ(6、35)の残りの部分は前記絶縁膜によって完全に埋め込まれていることを特徴とする請求項1ないし13のいずれか1つに記載の炭化珪素半導体装置。 - 前記第3ゲート層(10、39)の表面に配置されるゲート配線(12)を有し、
前記第3ゲート層(10、39)は、前記トレンチ(6、35)の一部を埋め込むように配置され、前記トレンチ(6、35)の残りの部分は前記ゲート配線(12)によって完全に埋め込まれていることを特徴とする請求項1ないし13のいずれか1つに記載の炭化珪素半導体装置。 - 前記第3ゲート層(10、39)の表面に第1導電型のチャネル層と第2導電型の半導体層とが1組もしくはそれ以上繰り返し形成され、これらによって前記トレンチ(6、35)が埋め込まれた構成となっていることを特徴とする請求項1ないし12のいずれか1つに記載の炭化珪素半導体装置。
- 炭化珪素で構成された第1導電型の基板(1、31)を用意し、この基板(1、31)の上に、該基板(1、31)よりも低濃度な炭化珪素で構成された第1導電型の第1半導体層(2)を形成する工程と、
前記第1半導体層(2)の表面に炭化珪素からなる第2導電型の第2半導体層(3、33)を形成する工程と、
前記基板(1、31)の平面方向において、前記第2半導体層(3、33)に隣接するように第1導電型の第1チャネル層(7、36)を形成する工程と、
前記第1チャネル層(7、36)と電気的に接続されるように、該第1チャネル層(7、36)よりも高濃度な第1導電型の第1ソース層(4、40)を形成する工程と、
前記第1チャネル層(7、36)に隣接するように、前記第1チャネル層(7、36)を挟んで前記第2半導体層(3、33)の反対側に第2導電型の第2ゲート層(8、37)を形成する工程と、
前記第2ゲート層(8、37)に隣接するように、前記第2ゲート層(8、37)を挟んで前記第1チャネル層(7、36)の反対側に第1導電型の第2チャネル層(9、38)を形成する工程と、
前記第2チャネル層(9、38)に隣接するように、前記第2チャネル層(9、38)を挟んで前記第2ゲート層(8、37)の反対側に第3ゲート層(10、39)を形成する工程と、
前記第2チャネル層(9、38)と電気的に接続されるように、該第2チャネル層(9、38)よりも高濃度な第1導電型の第2ソース層(11、40)を形成する工程と、を備えていることを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素で構成された第1導電型の基板(1)の上に、該基板(1)よりも低濃度な炭化珪素で構成された第1導電型の第1半導体層(2)、炭化珪素で構成された第1ゲート層を成す第2導電型の第2半導体層(3)、炭化珪素で構成された第1ソース層を成す第1導電型の第3半導体層(4)が順に形成されてなる半導体基板(5)を用意する工程と、
前記半導体基板(5)のセル部において、前記第3、第2半導体層(4、3)を貫通して前記第1半導体層(2)まで達するようにトレンチ(6)を形成する工程と、
前記トレンチ(6)の内壁面に第1導電型の第1チャネル層(7)を形成する工程と、
前記第1チャネル層(7)のうち前記トレンチ(6)の側壁面と対向する部分の上に第2導電型の第2ゲート層(8)を形成する工程と、
前記第2ゲート層(8)および前記第1チャネル層(7)のうち前記トレンチ(6)の底面と対向する部分の上に第1導電型の第2チャネル層(9)を形成する工程と、
前記第2チャネル層(9)の表面に第2導電型の第3ゲート層(10)を形成する工程と、
前記第2チャネル層(9)の上部に、前記第2チャネル層(9)よりも高濃度な第1導電型の第2ソース層(11)を形成する工程と、を有してなる炭化珪素半導体装置。 - 炭化珪素で構成された第1導電型の基板(31)の上に、該基板(31)よりも低濃度な炭化珪素で構成された第1導電型の第1半導体層(32)、炭化珪素で構成された第1ゲート層を成す第2導電型の第2半導体層(33)が順に形成されてなる半導体基板(34)を用意する工程と、
前記半導体基板(34)のセル部において、前記第2半導体層(33)を貫通して前記第1半導体層(32)まで達するようにトレンチ(35)を形成する工程と、
前記トレンチ(35)の内壁面に第1導電型の第1チャネル層(36)を形成する工程と、
前記第1チャネル層(36)のうち前記トレンチ(35)の側壁面と対向する部分の上に第2導電型の第2ゲート層(37)を形成する工程と、
前記第2ゲート層(37)および前記第1チャネル層(36)のうち前記トレンチ(35)の底面と対向する部分の上に第1導電型の第2チャネル層(38)を形成する工程と、
前記第2チャネル層(38)の表面に第2導電型の第3ゲート層(39)を形成する工程と、
前記第2チャネル層(39)の上部および前記第1チャネル層(36)の上部に、前記第2チャネル層(38)よりも高濃度な第1導電型のソース層(40)を形成する工程と、を有してなる炭化珪素半導体装置。 - 前記第1チャネル層(7、36)を形成する工程では、エピタキシャル成長により前記第1チャネル層(7、36)を形成することを特徴とする請求項17ないし19のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記第1ゲート層(8、37)を形成する工程では、エピタキシャル成長により前記第第1ゲート層(8、37)を形成することを特徴とする請求項17ないし20のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記第2チャネル層(9、38)を形成する工程では、エピタキシャル成長により前記第2チャネル層(9、38)を形成することを特徴とする請求項17ないし21のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記第2ゲート層(10、39)を形成する工程では、エピタキシャル成長により前記第2ゲート層(10、39)を形成することを特徴とする請求項17ないし22のいずれか1つに記載の炭化珪素半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003385094A JP4696444B2 (ja) | 2003-11-14 | 2003-11-14 | 炭化珪素半導体装置及びその製造方法 |
US10/984,957 US7230275B2 (en) | 2003-11-14 | 2004-11-10 | Silicon carbide semiconductor device having junction field effect transistor and method for manufacturing the same |
DE102004054286.4A DE102004054286B4 (de) | 2003-11-14 | 2004-11-10 | Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung |
GB0425080A GB2409106B (en) | 2003-11-14 | 2004-11-12 | Silicon carbide semiconductor device having junction field effect transistor and method for manufacturing the same |
CNB2004100926459A CN100485970C (zh) | 2003-11-14 | 2004-11-15 | 带有结型场效应晶体管的碳化硅半导体器件及其制造方法 |
US11/785,276 US7691694B2 (en) | 2003-11-14 | 2007-04-17 | Silicon carbide semiconductor device having junction field effect transistor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003385094A JP4696444B2 (ja) | 2003-11-14 | 2003-11-14 | 炭化珪素半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150353A true JP2005150353A (ja) | 2005-06-09 |
JP4696444B2 JP4696444B2 (ja) | 2011-06-08 |
Family
ID=33535765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003385094A Expired - Fee Related JP4696444B2 (ja) | 2003-11-14 | 2003-11-14 | 炭化珪素半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7230275B2 (ja) |
JP (1) | JP4696444B2 (ja) |
CN (1) | CN100485970C (ja) |
DE (1) | DE102004054286B4 (ja) |
GB (1) | GB2409106B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034279A (ja) * | 2008-07-29 | 2010-02-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4696444B2 (ja) * | 2003-11-14 | 2011-06-08 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP4586547B2 (ja) * | 2005-01-24 | 2010-11-24 | 住友電気工業株式会社 | 接合型電界効果トランジスタ |
JP5307991B2 (ja) * | 2007-07-27 | 2013-10-02 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
DE102009033302B4 (de) * | 2009-07-15 | 2012-01-26 | Infineon Technologies Ag | Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung |
KR101063935B1 (ko) | 2010-07-16 | 2011-09-14 | 한국전기연구원 | 자기정렬법을 이용한 탄화규소 전계효과 트랜지스터 소자의 제조방법 |
US8481380B2 (en) * | 2010-09-23 | 2013-07-09 | International Business Machines Corporation | Asymmetric wedge JFET, related method and design structure |
US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9142662B2 (en) * | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
JP5720478B2 (ja) * | 2011-08-05 | 2015-05-20 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP2014531752A (ja) | 2011-09-11 | 2014-11-27 | クリー インコーポレイテッドCree Inc. | 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
EP3005419A4 (en) | 2013-06-06 | 2017-03-15 | United Silicon Carbide Inc. | Trench shield connected jfet |
US10396215B2 (en) | 2015-03-10 | 2019-08-27 | United Silicon Carbide, Inc. | Trench vertical JFET with improved threshold voltage control |
JP6973422B2 (ja) * | 2019-01-21 | 2021-11-24 | 株式会社デンソー | 半導体装置の製造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52115190A (en) * | 1976-03-23 | 1977-09-27 | Sony Corp | Junction type field effect transistor |
JPS5591181A (en) * | 1978-12-28 | 1980-07-10 | Nippon Gakki Seizo Kk | Field effect semiconductor device and manufacture of the same |
JPS5941871A (ja) * | 1982-08-31 | 1984-03-08 | Matsushita Electronics Corp | 接合型電界効果半導体装置 |
JP2000216407A (ja) * | 1999-01-20 | 2000-08-04 | Fuji Electric Co Ltd | 炭化けい素縦形fetおよびその製造方法 |
JP2000312008A (ja) * | 1999-04-27 | 2000-11-07 | Fuji Electric Co Ltd | 炭化珪素静電誘導トランジスタおよびその製造方法 |
JP2001527296A (ja) * | 1997-12-19 | 2001-12-25 | ノースロップ グラマン コーポレーション | 改良型静電誘導トランジスタ |
JP2002299350A (ja) * | 2001-03-30 | 2002-10-11 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003031591A (ja) * | 2001-05-08 | 2003-01-31 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003069041A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003152195A (ja) * | 2001-08-29 | 2003-05-23 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003318409A (ja) * | 2002-04-23 | 2003-11-07 | Denso Corp | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573534B1 (en) | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
US6855970B2 (en) * | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
JP4696444B2 (ja) * | 2003-11-14 | 2011-06-08 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
-
2003
- 2003-11-14 JP JP2003385094A patent/JP4696444B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-10 US US10/984,957 patent/US7230275B2/en active Active
- 2004-11-10 DE DE102004054286.4A patent/DE102004054286B4/de not_active Expired - Fee Related
- 2004-11-12 GB GB0425080A patent/GB2409106B/en not_active Expired - Fee Related
- 2004-11-15 CN CNB2004100926459A patent/CN100485970C/zh not_active Expired - Fee Related
-
2007
- 2007-04-17 US US11/785,276 patent/US7691694B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52115190A (en) * | 1976-03-23 | 1977-09-27 | Sony Corp | Junction type field effect transistor |
JPS5591181A (en) * | 1978-12-28 | 1980-07-10 | Nippon Gakki Seizo Kk | Field effect semiconductor device and manufacture of the same |
JPS5941871A (ja) * | 1982-08-31 | 1984-03-08 | Matsushita Electronics Corp | 接合型電界効果半導体装置 |
JP2001527296A (ja) * | 1997-12-19 | 2001-12-25 | ノースロップ グラマン コーポレーション | 改良型静電誘導トランジスタ |
JP2000216407A (ja) * | 1999-01-20 | 2000-08-04 | Fuji Electric Co Ltd | 炭化けい素縦形fetおよびその製造方法 |
JP2000312008A (ja) * | 1999-04-27 | 2000-11-07 | Fuji Electric Co Ltd | 炭化珪素静電誘導トランジスタおよびその製造方法 |
JP2002299350A (ja) * | 2001-03-30 | 2002-10-11 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003031591A (ja) * | 2001-05-08 | 2003-01-31 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003069041A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003152195A (ja) * | 2001-08-29 | 2003-05-23 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2003318409A (ja) * | 2002-04-23 | 2003-11-07 | Denso Corp | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034279A (ja) * | 2008-07-29 | 2010-02-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102004054286B4 (de) | 2017-11-23 |
JP4696444B2 (ja) | 2011-06-08 |
GB2409106B (en) | 2006-08-23 |
US7691694B2 (en) | 2010-04-06 |
DE102004054286A1 (de) | 2005-06-16 |
US20050139859A1 (en) | 2005-06-30 |
US20070200117A1 (en) | 2007-08-30 |
CN1617354A (zh) | 2005-05-18 |
CN100485970C (zh) | 2009-05-06 |
GB2409106A (en) | 2005-06-15 |
US7230275B2 (en) | 2007-06-12 |
GB0425080D0 (en) | 2004-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100675219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US10964809B2 (en) | Semiconductor device and manufacturing process therefor | |
CN113178481B (zh) | 半导体装置 | |
US7691694B2 (en) | Silicon carbide semiconductor device having junction field effect transistor and method for manufacturing the same | |
JP7327905B2 (ja) | 半導体装置およびその製造方法 | |
JP4194890B2 (ja) | 半導体装置とその製造方法 | |
JP6740759B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6696450B2 (ja) | 炭化珪素半導体装置 | |
JP6696328B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5470826B2 (ja) | 半導体装置 | |
US20060208334A1 (en) | Semiconductor device having super junction structure and method for manufacturing the same | |
US8426944B2 (en) | Insulated gate bipolar transistor | |
CN106165101B (zh) | 半导体装置 | |
JP2009088385A (ja) | 半導体装置及びその製造方法 | |
JP6696329B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6903222B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4450247B2 (ja) | 半導体装置 | |
JP7165778B2 (ja) | 半導体装置 | |
JP2005142243A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP6792345B2 (ja) | 半導体装置の製造方法 | |
JP2008078282A (ja) | 半導体装置及びその製造方法 | |
JP7288827B2 (ja) | 半導体装置の製造方法 | |
JP2009246225A (ja) | 半導体装置 | |
JP4997715B2 (ja) | 半導体装置およびその製造方法 | |
JP2017191817A (ja) | スイッチング素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4696444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |