JP2005123271A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005123271A JP2005123271A JP2003354079A JP2003354079A JP2005123271A JP 2005123271 A JP2005123271 A JP 2005123271A JP 2003354079 A JP2003354079 A JP 2003354079A JP 2003354079 A JP2003354079 A JP 2003354079A JP 2005123271 A JP2005123271 A JP 2005123271A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- post electrode
- semiconductor device
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
【課題】 半導体製造工程の前工程において処理されたチップと基板との接着強度および基板接着後のチップの特性を均一化すると共に、基板への十分な接着強度を得ることができる半導体装置の製造方法を提供する。
【解決手段】 集積回路が形成された半導体基板1上にポスト電極2を形成する。続いて、ポスト電極2および半導体基板1の表面を覆うようにエポキシ樹脂などの樹脂3を塗布する。続いて、樹脂3の表面をバックグラインド装置などを用いた機械的なグラインドにより研磨し、ポスト電極2の頭頂部を表面に露出させる。続いて、H2SO4等の薬液を用いて樹脂3をエッチングしてポスト電極2の側壁を露出させ、露出した部分にメッキ4を付着させる。ウェハをダイシングして個々のチップに分割し、パッケージ化された半導体装置を得る。
【選択図】 図1
Description
この発明は、WL−CSP(Wafer Level Chip Size Package)における半導体装置の製造方法に関する。特に、半導体装置の基板への実装において、基板に対するチップの接着強度およびチップを基板に接着した際のチップの特性の改善を図った半導体装置の製造方法に関する。
半導体製造工程はウェハ上に集積回路(IC:Integrated Circuit)を形成する前工程と、前工程において処理されたチップをパッケージ化する後工程とに大きく分かれる。この後工程の際に用いられる技術としてWL−CSPがある。WL−CSPは、パッケージサイズがチップサイズと同じリアルチップサイズとなる、究極の小型化・薄型化・軽量化を実現する省スペースパッケージである。WL−CSPでは、前工程と後工程とにおいてウェハ状態で一括した処理を行うことができる。
図3は従来のWL−CSPにおける半導体装置の製造方法として第1の方法を示している。図には各工程が断面図として図示されている。なお、半導体基板1上には前工程において予め集積回路が形成されているが、図3においては図示を省略している。半導体基板1上に感光性フィルムを塗布し、露光および現像を行い、選択的に開口部を形成する。そして、電解メッキにより開口部に銅を付着させた後、感光性フィルムを除去し、外部との電気的接続用のポスト電極2を形成する。
続いて、アルカリ金属イオンなどの可動イオン、水分(湿気)などからポスト電極2および半導体基板1を保護するために、ポスト電極2および半導体基板1の表面を覆うようにエポキシ樹脂などの樹脂3を塗布すると図3(a)で示される構造が形成される。H2SO4等の薬液を用いて樹脂3をエッチングしてポスト電極2の頭頂部を露出させると図3(b)の構造が形成される。
続いて、チップを基板にハンダ付けした際に、ハンダの濡れ性を向上させ、ハンダとの付着強度を上げるために、露出したポスト電極2の頭頂部および側壁部にメッキ処理を行う。金およびニッケルなどの金属をポスト電極2に付着させると図3(c)の構造が形成される。このとき、メッキはポスト電極2にのみ選択的に行われる。図示しないが、続いてウェハをダイシングして個々のチップに分割し、パッケージ化された半導体装置が完成する。各半導体装置は、例えばプリント基板上にハンダ付けされる。この方法においては、ポスト電極2の側壁にもメッキ処理が施されるので、チップを基板にハンダ付けした際に高い接着力が得られるという利点がある。
また、樹脂3のエッチングを行わない第2の方法がある。この方法においては、図3(a)と同様の構造を形成した後、樹脂3の表面をバックグラインド装置などを用いた機械的なグラインドにより研磨し、ポスト電極2の頭頂部を表面に露出させると共に、ポスト電極2の高さの均一化を行う。続いて、第1の方法と同様に、メッキ処理によりポスト電極2の頭頂部に金属を付着させ、ダイシングおよびハンダ付けを行う。
以上の製造方法によって作製される半導体装置は、小型化・薄型化が要求される電子機器用の半導体装置として利用価値が高い。その一例として、ダイオード・トランジスタ等のディスクリート半導体装置や半導体集積回路が挙げられる。例えば、図3の半導体基板1としてp型のSi基板を用い、その表面に不純物注入を行い、n型の領域を選択的に形成すると横型のpn接合が形成される。そしてp型およびn型の領域上にそれぞれポスト電極を形成し、上述した方法によりパッケージングを行うとダイオードが完成する。
なお、特許文献1には、上述した第1の方法と同様に、半導体基板上にポスト電極を形成し、半導体基板およびポスト電極表面を絶縁膜で覆った後、絶縁膜をエッチングすることによりポスト電極を露出させる半導体装置の接続方法が記載されている。また、特許文献2には、上述した第2の方法と同様に、半導体基板上にポスト電極を形成し、半導体基板およびポスト電極をフッ素樹脂で覆った後、フッ素樹脂の表面を研磨することによりポスト電極を露出させる半導体装置の製造方法が記載されている。
特開平10−340923号公報
特開昭53−83462号公報
しかし、上述した第1の方法においては、電解メッキ時に電界密度が高くなるウェハ周辺部でポスト電極が高く、ウェハの中心部で低くなる傾向があり、ポスト電極の高さは均一でない。そのため、チップをハンダ付けした場合、ポスト電極の高さによってチップの接着強度に差が生じるという問題点があった。また、チップがポスト電極の高さに応じた応力を受けるので、チップ(例えばSiなど)の抵抗等が応力に応じて変化し、チップの特性に差が生じると共に、歩留まりが安定しないという問題点があった。また、第2の方法においては、ポスト電極の高さを均一にすることはできるが、ポスト電極の頭頂部のみにメッキが行われるため、チップを基板にハンダ付けした際に、十分な接着強度を得ることができないという問題点があった。
本発明は、上述した問題点に鑑みてなされたものであって、半導体装置と基板との接着強度および基板接着後のチップの特性を均一化すると共に、基板への十分な接着強度を得ることができる半導体装置の製造方法を提供することを目的とする。
本発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、半導体基板上にポスト電極を形成する工程と、前記半導体基板および前記ポスト電極を保護する保護膜を前記半導体基板上に形成する工程と、前記ポスト電極が露出するまで前記保護膜を研磨する工程と、前記保護膜をエッチングして前記ポスト電極の側壁を露出させる工程とを具備することを特徴とする半導体装置の製造方法である。
請求項2に記載の発明は、請求項1に記載の半導体装置の製造方法において、前記保護膜をエッチングして前記ポスト電極の側壁を露出させる工程の後に、前記ポスト電極の表面をメッキ処理する工程をさらに具備することを特徴とする。
請求項3に記載の発明は、請求項1または請求項2に記載の半導体装置の製造方法において、前記保護膜をエッチングして前記ポスト電極の側壁を露出させる工程において、薬液を用いて前記保護膜をエッチングすることを特徴とする。
請求項4に記載の発明は、請求項1または請求項2に記載の半導体装置の製造方法において、前記保護膜をエッチングして前記ポスト電極の側壁を露出させる工程において、プラズマを用いたドライエッチングにより前記保護膜をエッチングすることを特徴とする。
この発明によれば、半導体基板上にポスト電極および保護用の樹脂膜を形成し、樹脂膜をポスト電極が露出するまで研磨し、続いて保護膜をエッチングし、露出したポスト電極の表面にメッキ処理を施すようにしたので、ポスト電極の高さが均一となると共に、露出したポスト電極の側壁部にもメッキ処理が施される。したがって、半導体装置と基板との接着強度および基板接着後のチップの特性を均一化すると共に、基板への十分な接着強度を得ることができるという効果が得られる。
以下、図面を参照し、この発明を実施するための最良の形態について説明する。図1は、この発明の一実施形態による半導体装置の製造方法を示す概略工程図である。図には各工程が断面図として図示されている。図において1はシリコンなどの半導体基板である。なお、半導体基板1上には半導体製造工程の前工程において予め集積回路が形成されているが、図1においては図示を省略している。半導体基板1上に感光性フィルムを塗布し、露光および現像を行い、選択的に開口部を形成する。なお、感光性フィルムの代わりにフォトレジストを用いてもよい。
続いて、電解メッキにより開口部に銅を付着させた後、感光性フィルムを除去し、外部との電気的接続用のポスト電極2を形成する。ポスト電極2の高さは例えば、100μm程度である。そして、アルカリ金属イオンなどの可動イオン、水分(湿気)などからポスト電極2および半導体基板1を保護するために、ポスト電極2および半導体基板1の表面を覆うようにエポキシ樹脂などの樹脂3を塗布すると図1(a)で示される構造が形成される。なお、ポスト電極2として金、ニッケル、パラジウムなどの金属を用いてもよい。また、樹脂3としてポリイミド系の樹脂を用いてもよい。
樹脂3の塗布においては、半導体基板1上に液状樹脂を定量滴下し、スピンナ(回転数1000rpm〜3000rpm)を用いて回転塗布を行う。塗布を行った後、ホットプレート上で80℃で2時間かけて樹脂3をプレベークし、続いて150℃で3〜6時間ベークして樹脂3を硬化させる。なお、上述したスピンナの回転数、樹脂3のベーク時の温度・時間は一例であり、これに限定されない。なお、樹脂3の形成方法として、上述したスピンナの代わりに、ディスペンサや印刷技術などを用いてもよい。また、樹脂3のベークに関してはホットプレートの代わりにクリーンオーブンなどを用いてもよい。
続いて、樹脂3の表面をバックグラインド装置などを用いた機械的なグラインドにより研磨し、ポスト電極2の頭頂部を表面に露出させると図1(b)で示される構造が形成される。なお、樹脂3の研磨としてCMP(Chemical Mechanical Polishing)装置を用いた機械的・化学的な研磨を行ってもよい。
続いて、H2SO4等の薬液を用いて樹脂3をエッチングしてポスト電極2の側壁を露出させると図1(c)の構造が形成される。ポスト電極2の露出した部分の高さは例えば、10〜15μmである。続いて、チップを基板にハンダ付けした際に、ハンダの濡れ性を向上させ、ハンダとの付着強度を上げるために、露出したポスト電極2の頭頂部および側壁部にメッキ処理を行う。金およびニッケルなどの金属をポスト電極2に付着させると図1(d)の構造が形成される。このとき、メッキはポスト電極2にのみ選択的に行われる。メッキ処理によってポスト電極2に付着する金属の厚さは例えば、1μm程度である。図示しないが、続いてウェハをダイシングして個々のチップに分割し、パッケージ化された半導体装置が完成する。各半導体装置は、例えばプリント基板上にハンダ付けされる。
図2は樹脂3がエポキシ樹脂である場合の薬液によるエッチングのエッチングレートを示している。希釈した硫酸(H2SO4:H2O=1:1、温度110℃)を用いた場合には5μm/minのエッチングレートが得られ、濃硫酸(温度32℃)を用いた場合には12μm/minのエッチングレートが得られた。また、硫酸および過酸化水素の混合溶液(H2SO4:H2O2=1:1、温度90℃)を用いた場合には20μm/minのエッチングレートが得られた。なお、エッチングに用いる薬液としては上記の他に塩酸を用いたり、アセトンやエタノールなどの有機溶媒を用いたり、アンモニア水および過酸化水素の混合溶液(アンモニア過水)などの塩基性溶液を用いたりしてもよい。
樹脂3として市販のエポキシ樹脂を用いた場合、発熱時の放熱を良くし、樹脂3の熱膨張率を半導体基板1と合わせるために、エポキシ樹脂中に粒状のシリカ(SiO2)が添加されている場合がある。この場合に、前述した硫酸等を用いて樹脂3のエッチングを行い、ある程度までエッチングが進むと、樹脂3表面に現れるシリカによってエッチングが阻止され、エッチングレートが低下するという現象がある。これを防ぐために、硫酸等を用いてある程度樹脂3のエッチングを行った後、樹脂3の表面を純水で洗浄し、続いて希フッ酸あるいはバッファードフッ酸に樹脂3を浸してシリカをエッチングすることにより、樹脂3表面のシリカを除去することができる。そして、硫酸等による樹脂3のエッチングと希フッ酸等によるシリカのエッチングを交互に行うことにより、樹脂3をエッチングすることができる。
なお、樹脂3のエッチングとしてプラズマによるドライエッチングを行ってもよい。プラズマとしては例えばO2プラズマを用いることができる。樹脂3としてシリカを含むエポキシ樹脂を用い、樹脂3をドライエッチングによりエッチングした場合にも、ある程度までエッチングが進むと、樹脂3表面に現れたシリカによってエッチングレートが低下する。これを防ぐためには、上述した方法と同様に、ドライエッチングによりある程度樹脂3のエッチングを行った後、樹脂3の表面を純水で洗浄し、続いて希フッ酸あるいはバッファードフッ酸に樹脂3を浸してシリカをエッチングする。そして、樹脂3のドライエッチングと希フッ酸等によるシリカのエッチングを交互に行うことにより、樹脂3をエッチングすることができる。
なお、ポスト電極2の高さやポスト電極2の露出部分の高さ、メッキ4の厚さなどの値は一例であり、上述した値に限定されない。上述した製造方法により、前述したダイオード等の様々な半導体装置の製作が可能である。特に、パッケージサイズがチップサイズと同じであり、小型化・薄型化・軽量化に適しているので、小型電子機器に搭載する半導体装置を製作するのに好適である。
1・・・半導体基板、2・・・ポスト電極、3・・・樹脂、4・・・メッキ。
Claims (4)
- 半導体基板上にポスト電極を形成する工程と、
前記半導体基板および前記ポスト電極を保護する保護膜を前記半導体基板上に形成する工程と、
前記ポスト電極が露出するまで前記保護膜を研磨する工程と、
前記保護膜をエッチングして前記ポスト電極の側壁を露出させる工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記保護膜をエッチングして前記ポスト電極の側壁を露出させる工程の後に、前記ポスト電極の表面をメッキ処理する工程をさらに具備することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記保護膜をエッチングして前記ポスト電極の側壁を露出させる工程において、薬液を用いて前記保護膜をエッチングすることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 前記保護膜をエッチングして前記ポスト電極の側壁を露出させる工程において、プラズマを用いたドライエッチングにより前記保護膜をエッチングすることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354079A JP2005123271A (ja) | 2003-10-14 | 2003-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354079A JP2005123271A (ja) | 2003-10-14 | 2003-10-14 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123271A true JP2005123271A (ja) | 2005-05-12 |
Family
ID=34612175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003354079A Withdrawn JP2005123271A (ja) | 2003-10-14 | 2003-10-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005123271A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250952A (ja) * | 2006-03-17 | 2007-09-27 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
JP2020202205A (ja) * | 2019-06-06 | 2020-12-17 | イビデン株式会社 | プリント配線板とプリント配線板の製造方法 |
-
2003
- 2003-10-14 JP JP2003354079A patent/JP2005123271A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250952A (ja) * | 2006-03-17 | 2007-09-27 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
JP2020202205A (ja) * | 2019-06-06 | 2020-12-17 | イビデン株式会社 | プリント配線板とプリント配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10913655B2 (en) | Manufacturing of integrated circuit resonator | |
TWI820356B (zh) | 半導體裝置及在半導體晶粒周圍形成絕緣層的方法 | |
TWI553811B (zh) | 在具有不同熱膨脹係數的絕緣層之半導體晶粒上方形成具有組合互連結構的半導體封裝之半導體裝置及方法 | |
CN103000574B (zh) | 形成具有响应于外部刺激的有源区域的半导体管芯的方法 | |
US7981727B2 (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
KR20190092574A (ko) | 적층된 기판의 처리 | |
KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100589570B1 (ko) | 반도체 장치의 제조 방법 | |
JP2003309221A (ja) | 半導体装置の製造方法 | |
JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
JP2006114867A (ja) | 半導体装置及びその製造方法 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
US20120225563A1 (en) | Etching liquid for etching silicon substrate rear surface in through silicon via process and method for manufacturing semiconductor chip having through silicon via using the etching liquid | |
JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
JP2008294405A (ja) | 半導体装置及びその製造方法 | |
JP4739292B2 (ja) | イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 | |
JPH11150090A (ja) | 半導体装置の製造方法 | |
JP4458029B2 (ja) | 半導体装置の製造方法 | |
JP3970211B2 (ja) | 半導体装置及びその製造方法 | |
JP2005123271A (ja) | 半導体装置の製造方法 | |
JP2005197568A (ja) | 半導体装置の製造方法 | |
JP2004273561A (ja) | 半導体装置及びその製造方法 | |
JP2006005230A (ja) | 半導体装置およびその製造方法 | |
JP2007250952A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |