JP2005114932A - 液晶表示装置 - Google Patents

Abstract

【課題】補助容量素子間の短絡不良を画素電極に損傷を与えることなく修復可能にする。
【解決手段】補助容量素子５１とＴＦＴ素子７５のソース電極７１とを接続する接続配線７４と画素電極との間に接続配線７４の少なくとも一部と重なるように修復用保護層５６を設ける。補助容量素子５１間に短絡不良が発生した場合には、この接続配線７４の修復用保護層５６が重なっている部分にレーザーを照射することで、接続配線７４を切断したレーザが、修復用保護層５６により画素電極にまで達しないようにする。
【選択図】図２

Description

本発明は、画素毎にスイッチング素子を備えたアクティブマトリクス型の液晶表示装置に関する。

近年、高密度かつ大容量でありながら、高機能、高精細な表示が可能な液晶表示装置の実用化が進められている。

このような液晶表示装置としては各種の方式があるが、中でも隣接する画素間でのクロストークが小さく、高コントラストの表示が得られ、透過型表示が可能で、かつ大面積化も容易などの理由から、互いに交差するように配線された複数本の走査線と複数本の信号線とにより区画された各画素領域にスイッチング素子として薄膜トランジスタ（Thin Film Transistor、以下適宜「ＴＦＴ」と称する）を備えたアクティブマトリクス型の液晶表示装置が多く用いられている（特許文献１参照）。

アクティブマトリクス型の液晶表示装置では、画素電極間からの光漏れを防ぐ目的で遮光部材として黒色樹脂製のブラックマトリクスが設けられること多い。ブラックマトリクスは、カラーフィルタ用の着色層とともに、アレイ基板に対して液晶層を介して対向配置される対向基板に配置されるのが一般的である。一方、光を透過する開口部を備えた画素電極はアレイ基板に配置される。このため、アレイ基板における画素電極と対向基板におけるブラックマトリクスとの位置合せにずれが生じると、開口部の面積割合（開口率）をブラックマトリクスによって低下させる原因となる。

こうした問題点を解決するため、近年においてはアレイ基板の信号線、走査線といった駆動配線上に有機絶縁膜を介して画素電極を設けると共に、駆動配線と画素電極の端辺とが重なるように配置することにより、駆動配線を遮光部材として兼用する構造が提案されている。このような構造とすることで、アレイ基板と対向基板の位置ずれによる開口率の低下がなくなり、高開口率を実現できる。

その一方、駆動配線を遮光部材として兼用する構造では、駆動配線と画素電極との距離が短くなるため、両者間の寄生容量が大きくなり、表示品位が影響を受けやすくなる。これを避ける為に、ある一定量の補助容量素子をＴＦＴ素子に接続することが行われている。
特開平１１−３１６３８２号公報

しかしながら、アクティブマトリクス型の液晶表示装置においては、ＴＦＴ素子に電気的に接続される画素電極が数十万画素から百万画素以上マトリクス状に配列される。このため、全てのパネルで全画素を無欠陥に製造する事は非常に困難であり、ある割合で画素に欠陥が生じる。その原因は様々であるが、補助容量素子間の短絡による不良が多くを占めることが、不良解析により明らかとなっている。補助容量素子間の短絡が発生すると、その画素電極の電位は一定値に固定されるため、常に点灯し続ける欠陥となる。更には、アレイ基板における画素電極と対向基板における対向電極との間に直流電圧が印加され続けるため、液晶層が劣化し易くなる。

このような欠陥を修復する一つの手法として、短絡不良を生じた補助容量素子とＴＦＴ素子とを接続した接続配線をレーザーで切断し、その補助容量素子を画素電極から切り離す手法が知られている。このようにして修復された画素は、駆動配線と画素電極間の寄生容量の影響を受けることになるものの、半点灯の状態に改善されるので、接続配線の切断は有効な手法である。

ところが、補助容量素子とスイッチング素子とを接続する接続配線は、画素電極と重なっているため、接続配線を切断したレーザが、画素電極にまで損傷を与えてしまい、微小な孔が空いて局所的に光抜けが発生するといった問題がある。

本発明は、上記に鑑みてなされたものであり、その目的とするところは、補助容量素子間の短絡不良を画素電極に損傷を与えることなく修復し得る液晶表示装置を提供することにある。

本発明に係る液晶表示装置は、交差するように配置された複数の走査線および複数の信号線と、走査線と信号線の各交差部に配置された画素電極と、前記画素電極に接続配線を介して接続されたスイッチング素子と、前記スイッチング素子に接続配線を介して接続された補助容量素子と、前記補助容量素子の接続配線と前記画素電極との間に当該接続配線の少なくとも一部と重なるように配置された修復用保護層と、を有することを特徴とする。

本発明にあっては、補助容量素子とスイッチング素子を接続する接続配線と画素電極との間に当該接続配線の少なくとも一部と重なるように修復用保護層を設けたことで、補助容量素子間に短絡不良が発生した場合には、この接続配線の修復用保護層が重なっている部分にレーザーを照射し、接続配線を切断したレーザが修復用保護層により画素電極にまで達しないようにして、画素電極の損傷を防止する。

本発明に係る液晶表示装置によれば、画素電極に損傷を与えることなく補助容量間の短絡不良を修復することができる。

また、補助容量をスイッチング素子に接続することで、スイッチング素子に接続された画素電極と駆動配線間の寄生容量を低減でき、もって高品位表示を可能とすることができる。

以下、一実施の形態における液晶表示装置について図面を用いて説明する。

図１の平面透視図に示すように、本液晶表示装置は、走査線５０及びこれと平行に配置された上部電極５１ａおよび下部電極５１ｂからなる補助容量素子５１は、信号線５２と交差するように配置される。画素電極５５の端辺と信号線５２は重なるように配置され、信号線５２は画素電極間の光漏れを防止する遮光部材として兼用される。

図２の拡大透視図に示すように、走査線５０と信号線５２との交差部近傍には、Ｎチャネル型ＬＤＤ（Lightly Doped Drain）構造のＴＦＴ素子７５が配置される。ＴＦＴ素子７５は、そのソース電極７１に接続された接続配線８０ａを介して画素電極５５のコンタクト電極８０ｂに電気的に接続される。一方で、ＴＦＴ素子７５は、ソース電極７１を延出させた接続配線７４により、補助容量素子５１の下部電極５１ｂに電気的に接続される。そして、画素電極５５と接続配線７４との間に接続配線７４の少なくとも一部と重なるように修復用保護層５６が配置される。なお、図１および図２では、画素電極５５を透視した状態を示す。

図３の断面図に示すように、図２のＡ−Ｂ−Ｃ部では、透光性絶縁基板６０の表面上にＴＦＴ素子７５のソース電極７１と補助容量素子５１の接続配線７４が配置される。その上層にゲート絶縁膜６１を介して走査線５０と修復用保護層５６ｂが配置される。修復用保護層５６ｂは、補助容量素子５１の接続配線７４に重なるように配置される。その上層に層間絶縁膜６２を介してＴＦＴ素子７５の接続配線８０ａ、補助容量素子５１の修復用保護層５６ａが配置される。接続配線８０ａは、層間絶縁膜６２に設けられたコンタクトホールを通じてＴＦＴ素子７５のソース電極７１に接続される。修復用保護層５６ａは、修復用保護層５６ｂの直上に配置される。その上層に保護絶縁膜６３を介して透明有機絶縁膜６４が配置され、その上層に画素電極５５が配置される。画素電極５５は、透明電極５３と、開口部５４ａを有する反射電極５４との積層構造からなる。

修復用保護層５６ｂは走査線５０と同一材料で同一層に形成され、修復用保護層５６ａは信号線５２と同一材料で同一層に形成される。また、修復用保護層５６をはじめ、接続配線７４、８０ａ等は、開口率低下の原因とならないように、開口部５４ａに重ならないように配置される。

本液晶表示装置は、このような構造のアレイ基板９０と、対向基板とが対向して配置され、両基板の間隙に液晶層を保持した構成である。

補助容量素子５１間に短絡不良が発生した場合には、補助容量素子５１の接続配線７４をレーザーで切断する際に、透光性絶縁基板６０側からレーザーを接続配線７４の修復用保護層５６が重なっている部分に照射する。このように照射することで、接続配線７４を切断したレーザが、修復用保護層５６によって画素電極５５に達しないようにして、画素電極５５の損傷を防止する。

次に、アレイ基板９０の製造方法について図２および図３を用いて説明する。

まず、高歪点ガラスや石英などを原材料とする透光性絶縁基板６０上にＣＶＤ法などにより非晶質シリコン（ａ−Ｓｉ）膜を５０ｎｍ程度被着する。４５０℃で１時間アニール処理を行った後、ＸｅＣｌエキシマレーザを照射し、ａ−Ｓｉ膜を多結晶化して多結晶シリコン（ｐ−Ｓｉ）膜とする。この多結晶シリコン膜をフォトエッチング法によりパターニングして、ＴＦＴ素子７５のチャネル層７０、図示しない駆動回路用のＴＦＴのチャネル層、ＴＦＴ素子７５のソース電極７１、補助容量素子５１の下部電極５１ｂ、ソース電極７１と補助容量素子５１の下部電極５１ｂとを電気的に接続する接続配線７４となるポリシリコン膜を形成する。

続いて、ＣＶＤ法により透光性絶縁基板６０の上全面にゲート絶縁膜６１となるＳｉＯｘを１００ｎｍ程度被着する。

続いて、ゲート絶縁膜６１の上全面にＴａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体膜又はその積層膜あるいは合金膜を４００ｎｍ程度被着し、フォトエッチング法により所定の形状にパターニングし、走査線５０、補助容量素子５１の上部電極５１ａ、走査線５０を延出して成るＴＦＴ素子７５のゲート電極５０ａ、図示しない駆動回路用のＴＦＴのゲート電極、駆動回路内の各種配線を形成する。同時に、フォトエッチング法により、補助容量素子５１の接続配線７４上の一部領域に、走査線５０と同一材料で同一層に修復用保護層５６ｂを島状に形成する。

その後、ゲート電極をマスクとしてイオン注入やイオンドーピング法によりポリシリコン膜に不純物を注入し、ＴＦＴ素子７５のソース電極７１、ドレイン電極７２、及び駆動回路用のＮチャネル型のＴＦＴのソース電極、ドレイン電極を形成する。不純物の注入は、例えば加速電圧８０［ｋｅＶ］、ドーズ量５×１０^１５［ａｔｏｍｓ／ｃｍ^２］でＰＨ_３/Ｈ_２を注入することでリンを高濃度注入する。

続いて、ＴＦＴ素子７５、駆動回路用のＴＦＴを不純物が注入されないようにレジストで被覆した後、図示しない駆動回路用のＰチャネル型のＴＦＴのゲート電極をマスクとして、加速電圧８０［ｋｅＶ］、ドーズ量５×１０^１５［ａｔｏｍｓ／ｃｍ^２］でＢ_２Ｈ_６/Ｈ_２を注入することでボロンをポリシリコン膜に高濃度注入し、図示しないＰチャネル型の駆動回路用のＴＦＴのソース電極とドレイン電極を形成する。その後、Ｎチャネル型のＬＤＤ（Lightly Doped Drain）を形成するための不純物注入を行い、絶縁基板をアニール処理することにより不純物を活性化する。

続いて、ＰＥＣＶＤ法を用いて絶縁基板の上全面に層間絶縁膜６２となるＳｉＯ_２を５００ｎｍ程度被着する。

続いて、フォトエッチング法により、ＴＦＴ素子７５のドレイン電極７２に至るコンタクトホール、ソース電極７１に至るコンタクトホール、図示しない駆動回路用のＴＦＴのソース電極、ドレイン電極にそれぞれ至るコンタクトホールを層間絶縁膜６２に形成する。

続いて、Ｔａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体膜又はその積層膜あるいは合金膜を５００ｎｍ程度被着し、フォトエッチング法により所定の形状にパターニングし、信号線５２、ＴＦＴ素子７５のドレイン電極７２と信号線５２の接続配線、画素電極５５のコンタクト電極８０ｂ、ソース電極７１と画素電極５５のコンタクト電極８０ｂとを接続する接続配線８０ａ、図示しない駆動回路用のＴＦＴの各種配線等を形成する。同時に、フォトエッチング法により、補助容量素子５１の接続配線７４上の修復用保護層５６ｂと略同位置に、信号線５２と同一材料で同一層に修復用保護層５６ａを島状に形成する。

続いて、ＰＥＣＶＤ法により絶縁基板の全面にＳｉＮｘからなる保護絶縁膜６３を成膜し、その上全面に透明有機絶縁膜６４を２μｍほど塗布し、フォトエッチング法により画素電極５５のコンタクト電極８０ｂに至るコンタクトホールを形成する。

続いて、酸化インジウムスズ（ＩＴＯ：indium tin oxide）をスパッタ法により１００ｎｍ程度成膜し、フォトエッチング法により所定の形状にパターニングして、コンタクト電極８０ｂに接続された透明電極５３を形成し、透明電極５３とＴＦＴ素子７５のソース電極７１とを電気的に接続する。

続いて、例えばアルミニウム（Ａｌ）をスパッタ法により１００ｎｍ程度成膜し、フォトエッチング法により所定の形状にパターニングして、開口部５４ａを有する反射電極５４を形成し、透明電極５３と反射電極５４とを積層することで画素電極５５を形成する。 このような工程により、アクティブマトリクス型の液晶表示装置のアレイ基板９０を製造することができる。

次に、比較例の液晶表示装置について説明する。比較例の液晶表示装置は、図４の平面透視図、図５の拡大透視図、図６の断面図に示すように、修復用保護層５６ａ，５６ｂがない構成であり、その他の部分は、本実施の形態の液晶表示装置と同様である。図４乃至図６において、図１乃至図３と同一物には同一の符号を付すものとし、ここでは重複した説明は省略する。

比較例の液晶表示装置では、補助容量素子５１間に短絡不良が発生した場合には、補助容量素子５１の接続配線７４をレーザーで切断しようとすると、接続配線７４を切断するだけではなく画素電極５５にまで損傷を与えてしまい、画素電極５５に微小な孔が空いて局所的に光抜けが発生することになる。

したがって、本実施の形態によれば、補助容量素子５１とＴＦＴ素子７５のソース電極７１とを接続する接続配線７４と画素電極５５との間に接続配線７４の少なくとも一部と重なるように修復用保護層５６を設けたことで、補助容量素子５１間に短絡不良が発生した場合には、この接続配線７４の修復用保護層５６が重なっている部分にレーザーを照射することにより、接続配線７４を切断したレーザが、修復用保護層５６により画素電極５５にまで達しないようになるので、画素電極５５に損傷を与えることなく補助容量素子５１間の短絡不良を修復することができる。

本実施の形態によれば、補助容量素子５１をＴＦＴ素子７５に接続することで、ＴＦＴ素子７５に接続された画素電極５５と信号線５２との間の寄生容量を低減でき、もって高品位の表示を可能とすることができる。

本実施の形態によれば、修復用保護層５６ｂを、走査線５０を形成するときに走査線５０と同一材料で同一層に形成したことで、製造工程を増加することなく、修復用保護層５６ｂを形成することができる。

本実施の形態によれば、修復用保護層５６ａを、信号線５２を形成するときに信号線５２と同一材料で同一層に形成したことで、製造工程を増加することなく、修復用保護層５６ａを形成することができる。

なお、本実施の形態においては、信号線５２と画素電極５５の端辺とが重なるように配置し、信号線５２を画素電極間の光漏れを防止する遮光部材として用いたが、これに限られるものではない。例えば、走査線５０と画素電極５５の端辺とが重なるように配置することで、走査線５０を遮光部材として用いるようにしてもよい。

一実施形態の液晶表示装置における画素の構成を示す平面透視図である。 図１の破線で示す部分の拡大透視図である。 図２のＡ−Ｂ−Ｃ部の構造を示すアレイ基板の断面図である。 比較例の液晶表示装置における画素の構成を示す平面透視図である。 図４の破線で示す部分の拡大透視図である。 図５のＡ−Ｂ−Ｃ部の構造を示す断面図である。

符号の説明

５０…走査線，５０ａ…ゲート電極
５１…補助容量素子，５２…信号線
５３…透明電極，５４…反射電極
５４ａ…開口部，５５…画素電極
５６ａ，５６ｂ…修復用保護層
６０…透光性絶縁基板
６１…ゲート絶縁膜
６２…層間絶縁膜，６３…保護絶縁膜
６４…透明有機絶縁膜
７１…ソース電極，７２…ドレイン電極
７４…補助容量素子とＴＦＴ素子の接続配線
７５…ＴＦＴ素子
８０ａ…スイッチング素子と画素電極の接続配線
８０ｂ…コンタクト電極，９０…アレイ基板

Claims (3)

1. 交差するように配置された複数の走査線および複数の信号線と、
   走査線と信号線の各交差部に配置された画素電極と、
   前記画素電極に接続配線を介して接続されたスイッチング素子と、
   前記スイッチング素子に接続配線を介して接続された補助容量素子と、
   前記補助容量素子の接続配線と前記画素電極との間に当該接続配線の少なくとも一部と重なるように配置された修復用保護層と、
   を有することを特徴とする液晶表示装置。
2. 前記修復用保護層は、前記走査線を形成するときに当該走査線と同一材料で同一層に形成されることを特徴とする請求項１記載の液晶表示装置。
3. 前記修復用保護層は、前記信号線を形成するときに当該信号線と同一材料で同一層に形成されることを特徴とする請求項１又は２記載の液晶表示装置。