JP2005114843A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005114843A JP2005114843A JP2003345939A JP2003345939A JP2005114843A JP 2005114843 A JP2005114843 A JP 2005114843A JP 2003345939 A JP2003345939 A JP 2003345939A JP 2003345939 A JP2003345939 A JP 2003345939A JP 2005114843 A JP2005114843 A JP 2005114843A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- semiconductor device
- line
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 ライン系で局所的に線幅が異なる屈曲した部位を有する配線パターンM112において、当該レイアウトを大面積のレクトアングルパターンM114とそれらを接続するノード部M113に分割し、M113とM114とを0.22×λ/NA以下の寸法範囲内S113で分離する。このマスクパターンを用い、プロセス上で光学像を繋げ、連続な配線パターンR113として形成する。これにより、従来転写精度の劣化が著しいレクトアングル部のコーナーやノード部との臨界部の光学像を改善することができる。一方、屈曲部近傍に極めて低い光コントラスト部R114が生じる為、マスクレイアウト上この当該部に当たる部位B115にバイアス補正を行いパターンの極細りを修正することで、屈曲部ならびにその近傍の転写精度を最大限に高めることができる(R115)。
【選択図】 図1
Description
M113 ノード部
M114 レクトアングルパターン
M115 マスクレイアウトパターン
S113 スリット
R112 レジスト形状イメージ
R113 レジスト形状イメージ
R114 レジストが極細る部位
R115 レジスト形状イメージ
B115 バイアスパターン
Claims (12)
- ライン系直線パターンで途中局所的に線幅の異なる部位を有する配線系パターンを持つ半導体装置の製造方法であって、前記配線系パターンはレジストパターンを用いて形成される前記半導体装置の製造方法において、
当該配線系パターンをマスク上単純なライン部と線幅の異なるレクトパターン部とに分解し、前記ライン部と前記レクトパターン部と間に規定分離幅0.22×λ/NA(ここで、λは露光光波長、NAは投影レンズの開口数)以下の幅を持つスリットを設けたマスクパターンを用いて露光作業を行うことで前記レジストパターンを形成する半導体装置の製造方法。 - 前記マスクパターンを用いて露光作業を行う際、レジストプロセスをポジトーンかネガトーンかを選択することで、前記レジストパターンの形状を有するラインパターンとスリットパターンとを作り分けられることができる請求項1に記載の半導体装置の製造方法。
- 前記線幅の異なる部位がドックボーン部である、請求項1に記載の半導体装置の製造方法。
- 前記線幅の異なる部位が屈曲部である、請求項1に記載の半導体装置の製造方法。
- 前記ライン部がノード部である、請求項1に記載の半導体装置の製造方法。
- 前記マスクパターンは、マスクレイアウト上の過干渉部に相当する部位にパターンの極細りを修正するためのバイアスパターンを更に有する、請求項1に記載の半導体装置の製造方法。
- 前記マスクパターンを用いて露光作業を行う際、レジストプロセスをポジトーンかネガトーンかを選択することで、前記レジストパターンの形状を有するラインパターンとスリットパターンとを作り分けられることができる請求項6に記載の半導体装置の製造方法。
- 前記線幅の異なる部位がドックボーン部である、請求項6に記載の半導体装置の製造方法。
- 前記線幅の異なる部位が屈曲部である、請求項6に記載の半導体装置の製造方法。
- 前記ライン部がノード部である、請求項6に記載の半導体装置の製造方法。
- ライン系直線パターンで途中局所的に線幅の異なる部位を有する配線系パターンを持つ半導体装置を製造する際に用いられるホトマスクであって、
当該配線系パターンをマスク上単純なライン部と線幅の異なるレクトパターン部とに分解し、前記ライン部と前記レクトパターン部と間に規定分離幅0.22×λ/NA(ここで、λは露光光波長、NAは投影レンズの開口数)以下の幅を持つスリットを設けたマスクパターンを有することを特徴とするホトマスク。 - 前記マスクパターンは、マスクレイアウト上の過干渉部に相当する部位にパターンの極細りを修正するためのバイアスパターンを更に有する、請求項11に記載のホトマスク。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003345939A JP2005114843A (ja) | 2003-10-03 | 2003-10-03 | 半導体装置の製造方法 |
US10/956,142 US7438998B2 (en) | 2003-10-03 | 2004-10-04 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003345939A JP2005114843A (ja) | 2003-10-03 | 2003-10-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005114843A true JP2005114843A (ja) | 2005-04-28 |
Family
ID=34509696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003345939A Pending JP2005114843A (ja) | 2003-10-03 | 2003-10-03 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7438998B2 (ja) |
JP (1) | JP2005114843A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863753B2 (en) | 2006-09-20 | 2011-01-04 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
JP2012252237A (ja) * | 2011-06-06 | 2012-12-20 | Dainippon Printing Co Ltd | マスクデータ生成方法及びそれを用いたマスクの製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007298856A (ja) * | 2006-05-02 | 2007-11-15 | Sii Nanotechnology Inc | 半導体マスク修正装置及び半導体マスク修正方法 |
US7948094B2 (en) * | 2007-10-22 | 2011-05-24 | Rohm Co., Ltd. | Semiconductor device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62141558A (ja) | 1985-12-16 | 1987-06-25 | Oki Electric Ind Co Ltd | ホトマスク及びそれを用いた微細パタ−ンの形成方法 |
US4837176A (en) * | 1987-01-30 | 1989-06-06 | Motorola Inc. | Integrated circuit structures having polycrystalline electrode contacts and process |
JP2697746B2 (ja) | 1989-09-01 | 1998-01-14 | 富士通株式会社 | 投影露光装置用光学マスク |
JP2864915B2 (ja) * | 1992-12-07 | 1999-03-08 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPH07248612A (ja) | 1994-03-08 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
JP2998661B2 (ja) * | 1996-11-11 | 2000-01-11 | 日本電気株式会社 | フォトマスク及び半導体装置のパターン形成方法 |
US5959325A (en) * | 1997-08-21 | 1999-09-28 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
JP2000047366A (ja) | 1998-07-31 | 2000-02-18 | Hitachi Ltd | 半導体装置の製造方法 |
US6598218B2 (en) * | 2000-12-19 | 2003-07-22 | United Microelectronics Corp. | Optical proximity correction method |
US6680150B2 (en) * | 2001-05-25 | 2004-01-20 | Agere Systems Inc. | Suppression of side-lobe printing by shape engineering |
-
2003
- 2003-10-03 JP JP2003345939A patent/JP2005114843A/ja active Pending
-
2004
- 2004-10-04 US US10/956,142 patent/US7438998B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863753B2 (en) | 2006-09-20 | 2011-01-04 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
JP2012252237A (ja) * | 2011-06-06 | 2012-12-20 | Dainippon Printing Co Ltd | マスクデータ生成方法及びそれを用いたマスクの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050084806A1 (en) | 2005-04-21 |
US7438998B2 (en) | 2008-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6660462B1 (en) | Semiconductor device and method of producing the same | |
US7131102B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era | |
JP3819711B2 (ja) | 半導体装置の製造方法 | |
JP4378648B2 (ja) | 照射パターンデータ作成方法、マスク製造方法、及び描画システム | |
US8415089B1 (en) | Single-mask double-patterning lithography | |
CN110456610B (zh) | 优化通孔层工艺窗口的辅助图形及方法 | |
JP4499616B2 (ja) | 露光用マスクとその製造方法、及び半導体装置の製造方法 | |
EP1752825B1 (en) | Lithography Masks and Methods | |
US8129078B2 (en) | Mask, method for manufacturing the same, and method for manufacturing semiconductor device | |
TWI438824B (zh) | Manufacturing method of semiconductor device | |
JP4115615B2 (ja) | マスクパターン設計方法 | |
JP2006276491A (ja) | マスクパターン補正方法、及びフォトマスク作製方法 | |
CN110187600B (zh) | 一种根据规则添加sraf的方法 | |
US8092958B2 (en) | Mask and method for patterning a semiconductor wafer | |
JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
JP2005114843A (ja) | 半導体装置の製造方法 | |
JP2007123342A (ja) | 半導体装置の製造方法。 | |
US20070281218A1 (en) | Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density | |
JP4580656B2 (ja) | 二重露光フォトマスクおよび露光方法 | |
JP2006189749A (ja) | 多重透過位相マスクおよびその製造方法 | |
WO2009125529A1 (ja) | マスクパターンの生成方法及びパターン形成方法 | |
JP2008098203A (ja) | 膜のパターニング方法及び露光用マスク | |
JP3727900B2 (ja) | 位相シフトマスクの設定方法およびその設定方法を用いた位相シフトマスク並びにパターン形成装置 | |
JP2005201967A (ja) | フォトマスクおよびその設計方法 | |
JP2006038896A (ja) | マスクパターン作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080604 |